JP2907168B2 - 半導体装置および半導体装置と基板の接合構造 - Google Patents
半導体装置および半導体装置と基板の接合構造Info
- Publication number
- JP2907168B2 JP2907168B2 JP34192096A JP34192096A JP2907168B2 JP 2907168 B2 JP2907168 B2 JP 2907168B2 JP 34192096 A JP34192096 A JP 34192096A JP 34192096 A JP34192096 A JP 34192096A JP 2907168 B2 JP2907168 B2 JP 2907168B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- solder
- solder balls
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイパッケージを有する半導体装置およびその半導体装
置と基板の接合構造に関するものである。
レイパッケージを有する半導体装置およびその半導体装
置と基板の接合構造に関するものである。
【０００２】
【従来の技術】多ピンの半導体装置を基板に実装する技
術として、外部の基板と接合するための半田や金からな
るボールバンプをパッケージの下面に格子状に配置した
ボールグリッドアレイパッケージが従来から用いられて
いる。
術として、外部の基板と接合するための半田や金からな
るボールバンプをパッケージの下面に格子状に配置した
ボールグリッドアレイパッケージが従来から用いられて
いる。
【０００３】図６および図７は、従来のボールグリッド
アレイパッケージと基板の構成を示すものである。ボー
ルグリッドアレイパッケージでは、図６に示すように、
配線（図示略）が施された基板１上に導電性樹脂により
半導体素子２が接着され、その半導体素子２と基板１の
端子同士が金線３により接続された上、樹脂４で封止さ
れている。そして、基板１の裏面には表面側から引き回
された配線パターン上に半田ボール５が格子状に配置さ
れている。実装時においては、図７に示すように、熱風
等により半田ボール５を溶解すると、ボールグリッドア
レイが半田ボール５の溶解した分だけ沈み込んだ状態で
基板６に固定される。
アレイパッケージと基板の構成を示すものである。ボー
ルグリッドアレイパッケージでは、図６に示すように、
配線（図示略）が施された基板１上に導電性樹脂により
半導体素子２が接着され、その半導体素子２と基板１の
端子同士が金線３により接続された上、樹脂４で封止さ
れている。そして、基板１の裏面には表面側から引き回
された配線パターン上に半田ボール５が格子状に配置さ
れている。実装時においては、図７に示すように、熱風
等により半田ボール５を溶解すると、ボールグリッドア
レイが半田ボール５の溶解した分だけ沈み込んだ状態で
基板６に固定される。
【０００４】ところが、ボールグリッドアレイパッケー
ジの場合、多ピンの半導体装置を対象とすることから、
半田ボール５が比較的狭いピッチでパッケージ下面の全
面にわたって設けられている。そのため、半田ボール５
が溶解した際に、場合によっては半田ボール５同士が繋
がってしまう（この状態を半田ブリッジという）恐れが
あった。
ジの場合、多ピンの半導体装置を対象とすることから、
半田ボール５が比較的狭いピッチでパッケージ下面の全
面にわたって設けられている。そのため、半田ボール５
が溶解した際に、場合によっては半田ボール５同士が繋
がってしまう（この状態を半田ブリッジという）恐れが
あった。
【０００５】そこで、これを回避する手段が特開平６−
２１６３３号公報（以下、公知例１という）に開示され
ている。公知例１では、図８に示すように、基板８上に
配置したチップ部品（図示略）と基板８を接続するため
のランド９ａ、９ｂ間にフォト式ソルダーレジスト工法
を用いて絶縁凸部１０を設けることにより、ランド９
ａ、９ｂ間の半田ブリッジを防止している。
２１６３３号公報（以下、公知例１という）に開示され
ている。公知例１では、図８に示すように、基板８上に
配置したチップ部品（図示略）と基板８を接続するため
のランド９ａ、９ｂ間にフォト式ソルダーレジスト工法
を用いて絶縁凸部１０を設けることにより、ランド９
ａ、９ｂ間の半田ブリッジを防止している。
【０００６】また、特開昭５８−１４８４３４号公報
（以下、公知例２という）、および特開昭６１−２０３
６４８号公報（以下、公知例３という）には、主にフリ
ップチップＩＣに関する半導体装置と基板の構成が開示
されている。
（以下、公知例２という）、および特開昭６１−２０３
６４８号公報（以下、公知例３という）には、主にフリ
ップチップＩＣに関する半導体装置と基板の構成が開示
されている。
【０００７】公知例２では、図９に示すように、基板１
１上にパターン形成された電極導体１２を覆う感光性樹
脂からなる半田ダム１３が形成され、さらに電極導体１
２上のフリップチップＩＣ１４との接続部（半田ダム１
３の開口部）には予備半田１５と半田ボール１６が形成
されている。そして、この半田ボール１６がフリップチ
ップＩＣ１４上の半田バンプ１７と接合されている。こ
のように、フリップチップＩＣ等の電気部品を半田ボー
ルを介して基板に接続することにより、高密度で微小な
電気部品の生産性向上を図っている。
１上にパターン形成された電極導体１２を覆う感光性樹
脂からなる半田ダム１３が形成され、さらに電極導体１
２上のフリップチップＩＣ１４との接続部（半田ダム１
３の開口部）には予備半田１５と半田ボール１６が形成
されている。そして、この半田ボール１６がフリップチ
ップＩＣ１４上の半田バンプ１７と接合されている。こ
のように、フリップチップＩＣ等の電気部品を半田ボー
ルを介して基板に接続することにより、高密度で微小な
電気部品の生産性向上を図っている。
【０００８】また、公知例３では、図１０に示すよう
に、フリップチップＩＣ１８上の半田バンプ１９の周辺
に感光性樹脂等からなる半田ダム２０が設けられてお
り、この半田ダム２０が、半田バンプ１９と基板２１上
の電極導体２２を接合する際の半田ショート（ブリッ
ジ）を防止するとともに、高密度実装を可能にしてい
る。
に、フリップチップＩＣ１８上の半田バンプ１９の周辺
に感光性樹脂等からなる半田ダム２０が設けられてお
り、この半田ダム２０が、半田バンプ１９と基板２１上
の電極導体２２を接合する際の半田ショート（ブリッ
ジ）を防止するとともに、高密度実装を可能にしてい
る。
【０００９】
【発明が解決しようとする課題】ところで、上記公知例
１は、チップ部品が実装される基板側に絶縁凸部を設け
た構成であり、実装時には印刷法によってランド上に半
田を載せるというものである。そこで、仮にこの基板構
成をボールグリッドアレイパッケージに適用したとして
も、ボールグリッドアレイパッケージでは半田ボールの
ピッチが例えば１．２７ｍｍ、１．０ｍｍと極めて狭
く、かつ、各半田ボールの位置精度が悪い場合、実装時
に絶縁凸部が半田ボール間に位置せず、接触することが
考えられる。その場合、実装作業に支障をきたすことで
生産性が低下したり、実装の信頼性が低下する恐れがあ
る。
１は、チップ部品が実装される基板側に絶縁凸部を設け
た構成であり、実装時には印刷法によってランド上に半
田を載せるというものである。そこで、仮にこの基板構
成をボールグリッドアレイパッケージに適用したとして
も、ボールグリッドアレイパッケージでは半田ボールの
ピッチが例えば１．２７ｍｍ、１．０ｍｍと極めて狭
く、かつ、各半田ボールの位置精度が悪い場合、実装時
に絶縁凸部が半田ボール間に位置せず、接触することが
考えられる。その場合、実装作業に支障をきたすことで
生産性が低下したり、実装の信頼性が低下する恐れがあ
る。
【００１０】一方、公知例２、３においては、基板側ま
たはフリップチップＩＣ側に感光性樹脂等の絶縁材料か
らなる半田ダムが形成されているものの、実装後の状態
での半田ダム厚が半田ボールの高さより低いため、半田
ショートが発生する恐れが充分にある。
たはフリップチップＩＣ側に感光性樹脂等の絶縁材料か
らなる半田ダムが形成されているものの、実装後の状態
での半田ダム厚が半田ボールの高さより低いため、半田
ショートが発生する恐れが充分にある。
【００１１】本発明は、上記の課題を解決するためにな
されたものであって、ボールグリッドアレイパッケージ
実装時の半田ショート（ブリッジ）発生を確実に防止し
て、生産性の向上ならびに実装信頼性の向上を図り得る
半導体装置および半導体装置と基板の接合構造を提供す
ることを目的とする。
されたものであって、ボールグリッドアレイパッケージ
実装時の半田ショート（ブリッジ）発生を確実に防止し
て、生産性の向上ならびに実装信頼性の向上を図り得る
半導体装置および半導体装置と基板の接合構造を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に記載の半導体装置は、外部の
基板と接合するための複数の半田ボールが下面に配置さ
れたボールグリッドアレイパッケージを有する半導体装
置において、全ての隣接する半田ボールの間に絶縁性材
料からなる壁部が設けられ、該壁部が複数の分割された
壁部で構成され、これら複数の壁部の間に間隙が設けら
れていることを特徴とするものである。
めに、本発明の請求項１に記載の半導体装置は、外部の
基板と接合するための複数の半田ボールが下面に配置さ
れたボールグリッドアレイパッケージを有する半導体装
置において、全ての隣接する半田ボールの間に絶縁性材
料からなる壁部が設けられ、該壁部が複数の分割された
壁部で構成され、これら複数の壁部の間に間隙が設けら
れていることを特徴とするものである。
【００１３】
【００１４】そして、本発明の請求項２に記載の半導体
装置と基板の接合構造は、外部の基板と接合するための
複数の半田ボールが下面に配置されたボールグリッドア
レイパッケージを有する半導体装置において、全ての隣
接する半田ボールの間に、絶縁性材料からなりその高さ
が半田ボールの高さよりも低い壁部が設けられ、半田ボ
ールが溶解して外部の基板と接合された状態で、壁部の
先端が基板表面に当接しており、前記壁部が複数の分割
された壁部で構成され、これら複数の壁部の間に間隙が
設けられていることを特徴とするものである。
装置と基板の接合構造は、外部の基板と接合するための
複数の半田ボールが下面に配置されたボールグリッドア
レイパッケージを有する半導体装置において、全ての隣
接する半田ボールの間に、絶縁性材料からなりその高さ
が半田ボールの高さよりも低い壁部が設けられ、半田ボ
ールが溶解して外部の基板と接合された状態で、壁部の
先端が基板表面に当接しており、前記壁部が複数の分割
された壁部で構成され、これら複数の壁部の間に間隙が
設けられていることを特徴とするものである。
【００１５】
【００１６】そして、本発明の請求項３に記載の半導体
装置と基板の接合構造は、外部の基板と接合するための
複数の半田ボールが下面に配置されたボールグリッドア
レイパッケージを有する半導体装置において、全ての隣
接する半田ボールの間に、絶縁性材料からなりその高さ
が半田ボールの高さよりも高い壁部が設けられ、半田ボ
ールが溶解して外部の基板と接合された状態で、壁部の
先端が基板に設けられた溝の内部に挿入されており、前
記壁部が複数の分割された壁部で構成され、これら複数
の壁部の間に間隙が設けられていることを特徴とするも
のである。
装置と基板の接合構造は、外部の基板と接合するための
複数の半田ボールが下面に配置されたボールグリッドア
レイパッケージを有する半導体装置において、全ての隣
接する半田ボールの間に、絶縁性材料からなりその高さ
が半田ボールの高さよりも高い壁部が設けられ、半田ボ
ールが溶解して外部の基板と接合された状態で、壁部の
先端が基板に設けられた溝の内部に挿入されており、前
記壁部が複数の分割された壁部で構成され、これら複数
の壁部の間に間隙が設けられていることを特徴とするも
のである。
【００１７】
【００１８】本発明の半導体装置によれば、外部の基板
に接合する際に半田ボールを溶解させても、各半田ボー
ルが絶縁性材料からなる壁部で隔離されるため、半田ボ
ール同士でショート（ブリッジ）が発生することがな
い。また、間隙を設けた複数の壁部を用いた場合、実装
時の熱により発生するガスやフラックス洗浄液等がその
間隙から通り抜ける。
に接合する際に半田ボールを溶解させても、各半田ボー
ルが絶縁性材料からなる壁部で隔離されるため、半田ボ
ール同士でショート（ブリッジ）が発生することがな
い。また、間隙を設けた複数の壁部を用いた場合、実装
時の熱により発生するガスやフラックス洗浄液等がその
間隙から通り抜ける。
【００１９】また、本発明の半導体装置と基板の接合構
造によれば、壁部の高さが半田ボールの高さよりも低い
場合、高い場合のいずれにおいても、半田ボールが溶解
した時に壁部の先端が基板に当接する構成となってい
る。そのため、半田ボールが壁部により（高さ方向に
は）完全に隔離され、半田ボールのショート（ブリッ
ジ）発生をより確実に防止すると同時に、壁部が半導体
装置と基板間の間隔を一定に保持するスペーサの役目を
果たし、半導体装置が基板上に安定して固定される。
造によれば、壁部の高さが半田ボールの高さよりも低い
場合、高い場合のいずれにおいても、半田ボールが溶解
した時に壁部の先端が基板に当接する構成となってい
る。そのため、半田ボールが壁部により（高さ方向に
は）完全に隔離され、半田ボールのショート（ブリッ
ジ）発生をより確実に防止すると同時に、壁部が半導体
装置と基板間の間隔を一定に保持するスペーサの役目を
果たし、半導体装置が基板上に安定して固定される。
【００２０】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１〜図３を参照して説明する。図１は本実施の形態
のボールグリッドアレイパッケージを有する半導体装置
２４と基板２５（実装側）を示す図、図２は半導体装置
２４と基板２５を接合した状態を示す図、図３は半導体
装置２４の裏面を示す図、である。
を図１〜図３を参照して説明する。図１は本実施の形態
のボールグリッドアレイパッケージを有する半導体装置
２４と基板２５（実装側）を示す図、図２は半導体装置
２４と基板２５を接合した状態を示す図、図３は半導体
装置２４の裏面を示す図、である。
【００２１】本半導体装置２４は、図１に示すように、
配線（図示略）が施された基板２６上に導電性樹脂によ
り半導体素子２７が接着され、その半導体素子２７と基
板２６の端子同士が金線２８により接続された上、樹脂
２９で封止されている。また、図３に示すように、基板
２６の裏面には表面側から引き回された配線パターン
（図示せず）上に半田ボール３０が格子状に配置されて
いる。
配線（図示略）が施された基板２６上に導電性樹脂によ
り半導体素子２７が接着され、その半導体素子２７と基
板２６の端子同士が金線２８により接続された上、樹脂
２９で封止されている。また、図３に示すように、基板
２６の裏面には表面側から引き回された配線パターン
（図示せず）上に半田ボール３０が格子状に配置されて
いる。
【００２２】そして、基板２６の裏面には、全ての隣接
する半田ボール３０の間に絶縁性材料からなる壁部３１
が設けられている。この壁部３１は全てが連続した格子
状のものではなく、分割された複数の壁部で構成されて
いる。そして、各壁部３１の間には間隙が設けられてお
り、個々の半田ボール３０は壁部３１によってその四方
を完全には囲まれていない。また、壁部３１の高さは半
田ボール３０の高さより低くなっている。なお、壁部３
１を構成する絶縁性材料には種々のものを適用すること
ができるが、例えば熱特性、強度に優れたポリイミド等
を用いることができる。
する半田ボール３０の間に絶縁性材料からなる壁部３１
が設けられている。この壁部３１は全てが連続した格子
状のものではなく、分割された複数の壁部で構成されて
いる。そして、各壁部３１の間には間隙が設けられてお
り、個々の半田ボール３０は壁部３１によってその四方
を完全には囲まれていない。また、壁部３１の高さは半
田ボール３０の高さより低くなっている。なお、壁部３
１を構成する絶縁性材料には種々のものを適用すること
ができるが、例えば熱特性、強度に優れたポリイミド等
を用いることができる。
【００２３】上記構成の半導体装置２４を基板２５に実
装する際には、図２に示すように、半導体装置２４を基
板２５上の所定の位置に載置した後、半田ボール３０に
熱風等を当てて半田ボール３０を溶解することにより、
ボールグリッドアレイが半田ボール３０の溶解した分だ
け沈み込み、壁部３１の先端が基板２５に当接した状態
で基板２５に固定される。
装する際には、図２に示すように、半導体装置２４を基
板２５上の所定の位置に載置した後、半田ボール３０に
熱風等を当てて半田ボール３０を溶解することにより、
ボールグリッドアレイが半田ボール３０の溶解した分だ
け沈み込み、壁部３１の先端が基板２５に当接した状態
で基板２５に固定される。
【００２４】本実施の形態の半導体装置２４によれば、
基板２５に実装する際に半田ボール３０を溶解させて
も、各半田ボール３０が壁部３１で隔離されるため、隣
接する半田ボール３０間でショート（ブリッジ）が発生
するのを防止することができる。また、壁部３１が半田
ボール３０の四方を完全に囲まない構成となっているた
め、実装時の熱により発生するガスやフラックス洗浄液
等を壁部３１の間隙から逃がすことができ、それらによ
る不具合が生じることがない。
基板２５に実装する際に半田ボール３０を溶解させて
も、各半田ボール３０が壁部３１で隔離されるため、隣
接する半田ボール３０間でショート（ブリッジ）が発生
するのを防止することができる。また、壁部３１が半田
ボール３０の四方を完全に囲まない構成となっているた
め、実装時の熱により発生するガスやフラックス洗浄液
等を壁部３１の間隙から逃がすことができ、それらによ
る不具合が生じることがない。
【００２５】また、この半導体装置２４と基板２５の接
合構造によれば、半田ボール３０が溶解した時に壁部３
１の先端が基板２５に当接する構成となっているため、
高さが低い半田ダムを用いた従来のものと異なり、半田
ボール３０が溶解した状態で半田ボール３０が壁部３１
によって高さ方向に完全に隔離され、半田ボール３０の
ショート（ブリッジ）発生をより確実に防止することが
できる。さらに、壁部３１が半導体装置２４と基板２５
間の間隔を一定に保持するスペーサの役目を果たし、半
導体装置２４を基板２５上に安定して固定することがで
きる。
合構造によれば、半田ボール３０が溶解した時に壁部３
１の先端が基板２５に当接する構成となっているため、
高さが低い半田ダムを用いた従来のものと異なり、半田
ボール３０が溶解した状態で半田ボール３０が壁部３１
によって高さ方向に完全に隔離され、半田ボール３０の
ショート（ブリッジ）発生をより確実に防止することが
できる。さらに、壁部３１が半導体装置２４と基板２５
間の間隔を一定に保持するスペーサの役目を果たし、半
導体装置２４を基板２５上に安定して固定することがで
きる。
【００２６】以下、本発明の第２の実施の形態を図４、
図５を参照して説明する。図４は本実施の形態の半導体
装置３３と基板３２（実装側）を示す図、図５は半導体
装置３３と基板３２を接合した状態を示す図、である。
図５を参照して説明する。図４は本実施の形態の半導体
装置３３と基板３２（実装側）を示す図、図５は半導体
装置３３と基板３２を接合した状態を示す図、である。
【００２７】本実施の形態の場合、図４に示すように、
半導体装置３３本体は第１の実施の形態と同様である
が、壁部３２の高さだけが第１の実施の形態と異なり、
半田ボール３０の高さより高いものとなっている。一
方、実装側の基板２５は、第１の実施の形態では表面が
平坦なものを用いたのに対して、本実施の形態では半導
体装置３３の壁部３２に対応する位置に溝２５ａを形成
したものを用いる。
半導体装置３３本体は第１の実施の形態と同様である
が、壁部３２の高さだけが第１の実施の形態と異なり、
半田ボール３０の高さより高いものとなっている。一
方、実装側の基板２５は、第１の実施の形態では表面が
平坦なものを用いたのに対して、本実施の形態では半導
体装置３３の壁部３２に対応する位置に溝２５ａを形成
したものを用いる。
【００２８】上記構成の半導体装置３３を基板２５に実
装する際には、図５に示すように、半導体装置３３を基
板２５上に載置した後、半田ボール３０に熱風等を当て
て半田ボール３０を溶解すると、ボールグリッドアレイ
が半田ボール３０の溶解した分だけ沈み込み、壁部３２
の先端が基板２５の溝２５ａ内に入り込んだ状態で基板
２５に固定される。
装する際には、図５に示すように、半導体装置３３を基
板２５上に載置した後、半田ボール３０に熱風等を当て
て半田ボール３０を溶解すると、ボールグリッドアレイ
が半田ボール３０の溶解した分だけ沈み込み、壁部３２
の先端が基板２５の溝２５ａ内に入り込んだ状態で基板
２５に固定される。
【００２９】本実施の形態の半導体装置３３およびその
接合構造においても、第１の実施の形態と同様の効果を
奏することができる。
接合構造においても、第１の実施の形態と同様の効果を
奏することができる。
【００３０】さらに、本実施の形態の場合、半導体装置
３３下面の壁部３２の高さが半田ボール３０の高さより
高いため、半導体装置３３を搬送したり、取り扱う際
に、壁部３２によって半田ボール３０が保護され、半田
ボール３０に傷等が生じることがない。
３３下面の壁部３２の高さが半田ボール３０の高さより
高いため、半導体装置３３を搬送したり、取り扱う際
に、壁部３２によって半田ボール３０が保護され、半田
ボール３０に傷等が生じることがない。
【００３１】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば半田ボールの数や配置、半田ボールと壁部の高さの
具体的な値等に関しては適宜設計することができる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば半田ボールの数や配置、半田ボールと壁部の高さの
具体的な値等に関しては適宜設計することができる。
【００３２】
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置によれば、各半田ボールが壁部で隔離される
ため、隣接する半田ボール間でショート（ブリッジ）が
発生するのを防止することができる。また、間隙を設け
た複数の壁部を用いた場合、実装時の熱により発生する
ガスやフラックス洗浄液を間隙から逃がすことができ、
それらによる不具合が生じることがない。これにより、
従来に比べて実装作業の生産性向上、実装信頼性の向上
を図ることができる。
半導体装置によれば、各半田ボールが壁部で隔離される
ため、隣接する半田ボール間でショート（ブリッジ）が
発生するのを防止することができる。また、間隙を設け
た複数の壁部を用いた場合、実装時の熱により発生する
ガスやフラックス洗浄液を間隙から逃がすことができ、
それらによる不具合が生じることがない。これにより、
従来に比べて実装作業の生産性向上、実装信頼性の向上
を図ることができる。
【００３３】また、本発明の半導体装置と基板の接合構
造によれば、半田ボールが溶解した時に壁部の先端が基
板に当接するため、半田ボールが溶解した状態で半田ボ
ールが壁部によって高さ方向には完全に隔離され、半田
ボールのショート発生をより確実に防止することができ
る。さらに、壁部が半導体装置と基板間の間隔を一定に
保持するスペーサの役目を果たし、半導体装置を基板上
に安定して固定することができる。
造によれば、半田ボールが溶解した時に壁部の先端が基
板に当接するため、半田ボールが溶解した状態で半田ボ
ールが壁部によって高さ方向には完全に隔離され、半田
ボールのショート発生をより確実に防止することができ
る。さらに、壁部が半導体装置と基板間の間隔を一定に
保持するスペーサの役目を果たし、半導体装置を基板上
に安定して固定することができる。
【図１】 本発明の第１の実施の形態である半導体装置
と基板（実装側）を示す断面図である。
と基板（実装側）を示す断面図である。
【図２】 同、半導体装置と基板を接合した状態を示す
断面図である。
断面図である。
【図３】 同、半導体装置の裏面図である。
【図４】 本発明の第２の実施の形態である半導体装置
と基板（実装側）を示す断面図である。
と基板（実装側）を示す断面図である。
【図５】 同、半導体装置と基板を接合した状態を示す
断面図である。
断面図である。
【図６】 従来の半導体装置と基板（実装側）を示す断
面図である。
面図である。
【図７】 同、半導体装置と基板を接合した状態を示す
断面図である。
断面図である。
【図８】 公知例１のプリント回路基板を示す平面図で
ある。
ある。
【図９】 公知例２のフリップチップＩＣと基板を接合
した状態を示す断面図である。
した状態を示す断面図である。
【図１０】 公知例３のフリップチップＩＣと基板を接
合した状態を示す断面図である。
合した状態を示す断面図である。
２４，３３ 半導体装置 ２５ 基板（実装側） ２５ａ 溝 ２６ 基板（半導体装置側） ２７ 半導体素子 ２８ 金線 ２９ 樹脂 ３０ 半田ボール ３１，３２ 壁部
Claims (3)
- 【請求項１】 外部の基板と接合するための複数の半田
ボールが下面に配置されたボールグリッドアレイパッケ
ージを有する半導体装置において、 全ての隣接する半田ボールの間に絶縁性材料からなる壁
部が設けられ、該壁部が分割された複数の壁部で構成さ
れ、これら複数の壁部の間に間隙が設けられていること
を特徴とする半導体装置。 - 【請求項２】 外部の基板と接合するための複数の半田
ボールが下面に配置されたボールグリッドアレイパッケ
ージを有する半導体装置において、全ての隣接する半田
ボールの間に、絶縁性材料からなりその高さが前記半田
ボールの高さよりも低い壁部が設けられ、前記半田ボー
ルが溶解して外部の基板と接合された状態で、前記壁部
の先端が前記基板表面に当接しており、前記壁部が分割
された複数の壁部で構成され、これら複数の壁部の間に
間隙が設けられていることを特徴とする半導体装置と基
板の接合構造。 - 【請求項３】 外部の基板と接合するための複数の半田
ボールが下面に配置されたボールグリッドアレイパッケ
ージを有する半導体装置において、全ての隣接する半田
ボールの間に、絶縁性材料からなりその高さが前記半田
ボールの高さよりも高い壁部が設けられ、前記半田ボー
ルが溶解して外部の基板と接合された状態で、前記壁部
の先端が前記基板に設けられた溝の内部に挿入されてお
り、前記壁部が分割された複数の壁部で構成され、これ
ら複数の壁部の間に間隙が設けられていることを特徴と
する半導体装置と基板の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34192096A JP2907168B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体装置および半導体装置と基板の接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34192096A JP2907168B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体装置および半導体装置と基板の接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189806A JPH10189806A (ja) | 1998-07-21 |
| JP2907168B2 true JP2907168B2 (ja) | 1999-06-21 |
Family
ID=18349782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34192096A Expired - Fee Related JP2907168B2 (ja) | 1996-12-20 | 1996-12-20 | 半導体装置および半導体装置と基板の接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907168B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5017930B2 (ja) * | 2006-06-01 | 2012-09-05 | 富士通株式会社 | 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法 |
| JP5042607B2 (ja) * | 2006-12-07 | 2012-10-03 | 日本碍子株式会社 | 封止電子部品 |
| JP2009076569A (ja) * | 2007-09-19 | 2009-04-09 | Nec Electronics Corp | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 |
| US20090127703A1 (en) * | 2007-11-20 | 2009-05-21 | Fujitsu Limited | Method and System for Providing a Low-Profile Semiconductor Assembly |
| JP5020123B2 (ja) * | 2008-03-03 | 2012-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5334545B2 (ja) * | 2008-11-27 | 2013-11-06 | 京セラ株式会社 | 配線基板及びこれを用いたプローブカード |
| TWI466242B (zh) * | 2009-01-05 | 2014-12-21 | Nanya Technology Corp | 具有護桿的半導體封裝體結構 |
| JP2011119580A (ja) * | 2009-12-07 | 2011-06-16 | Fujitsu Ltd | 電子装置及びその製造方法 |
| JP2011142185A (ja) * | 2010-01-06 | 2011-07-21 | Renesas Electronics Corp | 半導体装置 |
| JP5466218B2 (ja) * | 2011-09-15 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
| JP6334945B2 (ja) * | 2014-02-17 | 2018-05-30 | スタンレー電気株式会社 | 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法 |
| US11139282B2 (en) * | 2018-07-26 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and method for manufacturing the same |
| KR102551001B1 (ko) * | 2021-06-15 | 2023-07-04 | 박정재 | 이중 pcb |
| CN117202481A (zh) * | 2023-09-08 | 2023-12-08 | 中国电子科技集团公司第二十六研究所 | 基于三维堆叠结构的模组及其制备方法 |
-
1996
- 1996-12-20 JP JP34192096A patent/JP2907168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189806A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JP2000077471A (ja) | フリップチップ実装基板及びフリップチップ実装構造 | |
| JP2011142185A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP3862120B2 (ja) | 表面実装型電子部品及びその実装方法 | |
| JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
| JPH10313167A (ja) | 配線基板 | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JPH10233401A (ja) | 半導体装置 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH0945807A (ja) | 半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3048236B2 (ja) | 電子部品 | |
| JPS63126258A (ja) | 半導体装置 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JPH03192742A (ja) | 電気回路部品の接続方法 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JPH10107079A (ja) | 半導体装置 | |
| JPS63310128A (ja) | ベアチップ実装基板及びベアチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| LAPS | Cancellation because of no payment of annual fees |