JP2011119580A - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011119580A JP2011119580A JP2009277471A JP2009277471A JP2011119580A JP 2011119580 A JP2011119580 A JP 2011119580A JP 2009277471 A JP2009277471 A JP 2009277471A JP 2009277471 A JP2009277471 A JP 2009277471A JP 2011119580 A JP2011119580 A JP 2011119580A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- partition
- electronic device
- partition plate
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】
電子装置は、回路基板1と、回路基板1に電気的に接続される複数の端子3と、前記複数の端子3に電気的に接続された半導体装置4と、前記複数のはんだバンプ3同士を隔離する隔壁6とを有する。隔壁6がバリアとなってはんだバンプ3が隣のはんだバンプ3に接触できなくなるため、はんだバンプ3同士のブリッジの発生の防止を図るとともに、BGA型の半導体装置4を回路基板1上に容易に実装することができる。
【選択図】 図2
Description
以下、電子装置の各部の詳細について説明する。
図3は、実施例1における隔壁板6の斜視図である。図4は、実施例1における隔壁板6の平面図および側面図である。図4(a)は、実施例1における隔壁板6の平面図である。図4(b)は、実施例1における隔壁板6の側面図であり、図4(a)に示すY方向を見たときの側面図である。
2 電極パッド
3、3a はんだバンプ
4 半導体パッケージ
5 ランド電極
6 隔壁板
6a 第1の隔壁部材
6b 第2の隔壁部材
7 半導体チップ
8 はんだバンプ
9 パッケージ基板
10 封止樹脂
11a,11b スリット
12 はんだペースト
13,14 はんだバンプ
21 回路基板
22 電極パッド
23 はんだバンプ
24 半導体パッケージ
25 ランド電極
26 隔壁板
26a 第1の隔壁部材
26b 第2の隔壁部材
27 半導体チップ
28 はんだバンプ
29 パッケージ基板
30 封止樹脂
31a,31b スリット
32 はんだペースト
33 はんだバンプ
34a,34b 開口
Claims (5)
- 回路基板と、
前記回路基板に電気的に接続される複数の端子と、
前記複数の端子に電気的に接続された半導体装置と、
前記複数の端子同士を隔離する隔壁と
を有することを特徴とする電子装置。 - 前記隔壁は、
第1の方向に沿って配置された複数の第1の隔壁と、
前記第1の方向と交わる方向に沿って配置された複数の第2の隔壁と
を有する請求項1記載の電子装置。 - 前記第1の隔壁及び前記第2の隔壁のそれぞれは、複数のスリットを有し、
前記第1の隔壁の前記スリットと前記第2の隔壁の前記スリットとが嵌め合わされていることを特徴とする請求項2記載の電子装置。 - 前記第1の隔壁及び前記第2の隔壁の少なくとも一方は、前記複数のスリットの間に開口を備えていることを特徴とする請求項3に記載の電子装置。
- 回路基板上方に複数の第1の接合材を形成する工程と、
前記複数の第1の接合材同士を隔離する隔壁を配置する工程と、
前記隔壁上方に第2の接合材を備えた半導体チップを配置するとともに、前記第1の接合材と前記第2の接合材とを接合して端子を形成する工程と
を有することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277471A JP2011119580A (ja) | 2009-12-07 | 2009-12-07 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277471A JP2011119580A (ja) | 2009-12-07 | 2009-12-07 | 電子装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011119580A true JP2011119580A (ja) | 2011-06-16 |
Family
ID=44284540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277471A Pending JP2011119580A (ja) | 2009-12-07 | 2009-12-07 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011119580A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018090704A (ja) * | 2016-12-02 | 2018-06-14 | 日東電工株式会社 | マスキング用粘着テープ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232203A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | Lsiの実装構造 |
JPH10189806A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置および半導体装置と基板の接合構造 |
JP2005093780A (ja) * | 2003-09-18 | 2005-04-07 | Toppan Printing Co Ltd | 半導体装置 |
-
2009
- 2009-12-07 JP JP2009277471A patent/JP2011119580A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232203A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | Lsiの実装構造 |
JPH10189806A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置および半導体装置と基板の接合構造 |
JP2005093780A (ja) * | 2003-09-18 | 2005-04-07 | Toppan Printing Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018090704A (ja) * | 2016-12-02 | 2018-06-14 | 日東電工株式会社 | マスキング用粘着テープ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
JP6415111B2 (ja) | プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 | |
JP5107959B2 (ja) | 基板 | |
JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP6489965B2 (ja) | 電子部品装置及びその製造方法 | |
JP2007324354A (ja) | 半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
US10950464B2 (en) | Electronic device module and manufacturing method thereof | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP2011171427A (ja) | 積層型半導体装置 | |
WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
KR102050011B1 (ko) | 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법 | |
JP2007027576A (ja) | 半導体装置 | |
JP2011119580A (ja) | 電子装置及びその製造方法 | |
JP2016039181A (ja) | モジュールの製造方法 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2005322659A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2001230537A (ja) | ハンダバンプの形成方法 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JPH10116927A (ja) | 接続端子及びその形成方法 | |
JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |