JP6489965B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP6489965B2
JP6489965B2 JP2015140305A JP2015140305A JP6489965B2 JP 6489965 B2 JP6489965 B2 JP 6489965B2 JP 2015140305 A JP2015140305 A JP 2015140305A JP 2015140305 A JP2015140305 A JP 2015140305A JP 6489965 B2 JP6489965 B2 JP 6489965B2
Authority
JP
Japan
Prior art keywords
electronic component
semiconductor chip
underfill resin
solder
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015140305A
Other languages
English (en)
Other versions
JP2017022301A (ja
Inventor
翔太 三木
翔太 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015140305A priority Critical patent/JP6489965B2/ja
Priority to US15/206,417 priority patent/US9953958B2/en
Publication of JP2017022301A publication Critical patent/JP2017022301A/ja
Application granted granted Critical
Publication of JP6489965B2 publication Critical patent/JP6489965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品装置及びその製造方法に関する。
従来、配線基板の上に半導体チップなどの電子部品が搭載された電子部品装置がある。そのような電子部品装置では、さらなる実装の高密度化を図るため、配線基板の上に第１半導体チップをフリップチップ接続した後に、第１半導体チップの上に第２半導体チップをフリップチップ接続して積層する技術が開発されている。
特開２０１３−５５３１３号公報
後述する予備的事項で説明するように、積層型の電子部品装置の製造方法では、半導体チップが積層された半導体モジュールのはんだをボンディングツールによってリフロー加熱して基板側の電極に接続する工程がある。
このとき、半導体モジュールは厚みが厚いことから、実際のリフロー温度がボンディングツールの設定温度よりも低くなるため、半導体モジュールを信頼よく接続できない課題がある。
電子部品が積層された電子部品装置及びその製造方法において、厚みの厚い電子部品であっても信頼性よく接続できる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、配線基板と、前記配線基板上に接続された第１電子部品と、前記配線基板と前記第１電子部品との間に充填され、前記第１電子部品の周囲に配置された台座部と、前記台座部の上面に形成された凸部とを備えた第１アンダーフィル樹脂と、周縁部が前記台座部の凸部に接触した状態で、前記第１電子部品上に接続された第２電子部品と、前記第１電子部品と前記第２電子部品との間に充填された第２アンダーフィル樹脂とを有し、前記第２電子部品の面積は、前記第１電子部品の面積よりも大きく、前記第２アンダーフィル樹脂は、前記第１アンダーフィル樹脂の台座部の上面及び前記第２電子部品の側面の一部を被覆している電子部品装置が提供される。
また、その開示の他の観点によれば、配線基板の上に封止樹脂材を形成する工程と、前記封止樹脂材を介して第１電子部品の電極を前記配線基板に前記第１アンダーフィル樹脂の台座部の上面及び前記第２電子部品の側面の一部を被覆していること接続し、前記配線基板と前記第１電子部品との間に第１アンダーフィル樹脂を充填すると共に、前記第１電子部品の周囲に前記第１アンダーフィル樹脂により上面に凸部を備えた台座部を形成する工程と、第２電子部品の周縁部を前記第１アンダーフィル樹脂の凸部の上に配置し、リフロー炉で加熱することに基づいて、前記第１電子部品上に前記第２電子部品をはんだを介して接続する工程と、前記第１電子部品と前記第２電子部品との間に第２アンダーフィル樹脂を充填する工程とを有する電子部品装置の製造方法が提供される。
以下の開示によれば、電子部品装置では、配線基板上に第１電子部品が接続され、配線基板と第１電子部品との間に第1アンダーフィル樹脂が充填されている。第１アンダーフィル樹脂は、第１電子部品の周囲に配置された台座部と、台座部の上面に形成された凸部とを備えて形成されている。
そして、第２電子部品の周縁部が台座部の凸部に接触した状態で、第２電子部品が第１電子部品上に接続される。
第２電子部品を接続する際に、加熱処理はボンディングツールではなく、リフロー炉によって行われる。このため、第２電子部品の厚みが厚い場合であっても、第２電子部品のはんだを十分に溶融させることができる。
このとき、配線基板に凹状の反りが発生するが、第１アンダーフィル樹脂の台座部の凸部が第２電子部品の周縁部と第１電子部品との間隔を確保するスペーサとして機能する。これにより、第２電子部品の周縁部のはんだが配線基板の凹状の反りによって潰れることが防止される。その結果、第２電子部品と第１電子部品との接続部の破断が回避され、接続の信頼性が確保される。
図１（ａ）及び（ｂ）は予備的事項に係る電子部品装置の製造方法の課題を説明するための断面図（その１）である。 図２は予備的事項に係る電子部品装置の製造方法の課題を説明するための断面図（その２）である。 図３（ａ）及び（ｂ）は予備的事項に係る電子部品装置の製造方法の課題を説明するための断面図（その３）である。 図４は予備的事項に係る電子部品装置の製造方法の課題を説明するための断面図（その４）である。 図５は実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図６は実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図７は実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図８は実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図９は実施形態の電子部品装置の製造方法を示す断面図（その５）である。 図１０は実施形態の電子部品装置の製造方法を示す断面図（その６）である。 図１１は実施形態の電子部品装置の製造方法を示す断面図（その７）である。 図１２は図１１の構造体を上側からみた縮小平面図である。 図１３は実施形態の電子部品装置の製造方法を示す断面図（その８）である。 図１４は実施形態の電子部品装置の製造方法で使用されるリフロー炉を示す側面図及び断面図である。 図１５（ａ）〜（ｃ）は図１４のリフロー炉で積層基板を加熱する際の問題点を示す模式図である。 図１６（ａ）〜（ｄ）は図１５で示した問題点を解決するための原理を示す模式図である。 図１７は実施形態の電子部品装置の製造方法を示す断面図（その９）である。 図１８は実施形態の電子部品装置の製造方法を示す断面図（その１０）である。 図１９は実施形態の電子部品装置の製造方法を示す断面図（その１１）である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない。
予備的事項に係る積層型の電子部品装置の製造方法では、図１（ａ）に示すように、まず、上面に接続パッドＰを備えた配線基板１００を用意する。
次いで、図１（ｂ）に示すように、配線基板１００の上に先封止用の半硬化の第１封止樹脂材２００ａを形成する。さらに、図２に示すように、半導体チップ３００を用意する。
半導体チップ３００は素子形成面側にバンプ電極３２０を備え、背面側に接続電極３４０を備えている。半導体チップ３００のバンプ電極３２０と接続電極３４０とは、不図示の貫通電極を介して接続されている。第１封止樹脂材２００ａの面積は、半導体チップ３００の面積よりも一回り大きく設定される。
そして、同じく図２に示すように、第１ボンディングツール１２０に半導体チップ３００の背面を吸着させる。さらに、図３（ａ）を加えて参照すると、第１ボンディングツール１２０に吸着された半導体チップ３００のバンプ電極３２０を第１封止樹脂材２００ａに押し込み、配線基板１００の接続パッドＰに圧接させる。
さらに、第１ボンディングツール１２０で加熱処理することにより、半導体チップ３００のバンプ電極３２０の先端のはんだ（不図示）をリフローさせる。これにより、半導体チップ３００のバンプ電極３２０を配線基板１００の接続パッドＰにフリップチップ接続する。
このようにして、半導体チップ３００と配線基板１００との間に第１封止樹脂材２００ａから形成される第１アンダーフィル樹脂２００が充填される。第１アンダーフィル樹脂２００は、半導体チップ３００の周囲に台座部２１０を備えて形成される。
第１アンダーフィル樹脂２００の台座部２１０は、第１封止樹脂材２００ａが第１ボンディングツール１２０の周縁部に押圧されて成型される。その後に、半導体チップ３００から第１ボンディングツール１２０を取り外す。
次いで、図３（ｂ）に示すように、半導体チップ３００の背面上に第２封止樹脂材２２０ａを形成する。
続いて、図４に示すように、４つの半導体チップ４２０が樹脂層４４０を介して積層された半導体モジュール４００を用意する。半導体モジュール４００は最下の半導体チップ４２０の素子形成面にバンプ電極４６０を備えており、バンプ電極４６０の先端にはんだＳが形成されている。４つの半導体チップ４２０は、各チップ基板に形成された貫通電極を介して相互接続されている。
そして、同じく図４に示すように、加熱手段１４２を備えた第２ボンディングツール１４０を用意し、第２ボンディングツール１４０に半導体モジュール４００の背面を吸着させる。
さらに、第２ボンディングツール１４０に吸着された半導体モジュール４００のバンプ電極４６０を第２封止樹脂材２２０ａに押し込み、半導体チップ３００の接続電極３４０に圧接させる。
続いて、第２ボンディングツール１４０の加熱手段１４２で加熱処理することにより、半導体モジュール４００のバンプ電極４６０の先端のはんだＳをリフローさせる。これより、半導体モジュール４００のバンプ電極４６０を半導体チップ３００の接続電極３４０にはんだＳを介して接続する。
このとき同時に、第２封止樹脂材２２０ａが硬化して、半導体チップ３００と半導体モジュール４００との間に第２アンダーフィル樹脂（不図示）が充填される。
このとき、半導体モジュール４００のバンプ電極４６０の先端のはんだＳとして、錫／銀系はんだなどの鉛フリーはんだが使用される場合は、リフロー温度は２６０℃程度である。従って、第２ボンディングツール１４０の加熱手段１４２の温度設定がリフロー温度である２６０℃程度に設定される。
しかし、第２ボンディングツール１４０と半導体モジュール４００の下側のはんだＳとは、４つの半導体チップ４２０及びそれらの間の樹脂層４４０の厚み分だけ離れている。
このため、半導体モジュール４００のバンプ電極４６０の先端のはんだＳにかかる加熱温度はかなり低くなり、はんだＳを十分にリフロー加熱することができない。
これは、半導体チップ４２０の間に配置された樹脂層４４０の熱伝導率が低いことにも起因する。
例えば、図４のように、厚みが５０μｍ程度の４つの半導体チップ４２０が積層された半導体モジュール４００では、第２ボンディングツール１４０の加熱手段１４２の設定温度を２６０℃にしても、はんだＳにかかる加熱温度は２１０℃程度に下がってしまう。
この対策として、第２ボンディングツール１４０の加熱手段１４２の設定温度を上げる手法が考えられる。しかし、半導体モジュール４００には、各半導体チップ４２０の厚みや積層数が異なる各種の構造があるため、半導体モジュール４００のはんだＳにかかる温度を正確に制御することは困難である。
このように、半導体モジュール４００は１つの半導体チップよりも厚みがかなり厚いため、実際のリフロー温度が第２ボンディングツール１４０の加熱手段１４２の設定温度よりも低くなる。このため、半導体モジュール４００を半導体チップ３００に信頼よく接続できない課題がある。
以下に説明する実施形態の電子部品装置及びその製造方法では、前述した課題を解決することができる。
（実施形態）
図５〜図１８は実施形態の電子部品装置の製造方法を説明するための図、図１９は実施形態の電子部品装置を示す図である。以下、電子部品装置の製造方法を説明しながら、電子部品装置の構造について説明する。
実施形態の電子部品装置の製造方法では、まず、図５に示すような配線基板５を用意する。配線基板５は、厚み方向の中央部にコア基板１０を備えている。コア基板１０はガラスエポキシ樹脂などの絶縁材料から形成される。
コア基板１０の両面側に銅又は銅合金からなる第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。スルーホールＴＨの内壁にはスルーホールめっき層２１が形成されており、スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。あるいは、コア基板１０のスルーホールＴＨの全体にめっきによる貫通電極が充填された構造を採用してもよい。
コア基板１０の両面側の第１配線層２０はスルーホールめっき層２１を介して相互接続されている。コア基板１０の両面側には、第１配線層２０の接続部上にビアホールＶＨが配置された層間絶縁層１２がそれぞれ形成されている。層間絶縁層１２は、エポキシ樹脂又はポリイミド樹脂などの絶縁性樹脂から形成される。
また、両面側の層間絶縁層１２の上には、ビアホールＶＨを介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。第２配線層２２は銅又は銅合金から形成される。
さらに、両面側の層間絶縁層１２の上には、第２配線層２２の接続部上に開口部１４ａが配置されたソルダレジスト層１４がそれぞれ形成されている。ソルダレジスト層１４は、ポリイミド樹脂又はアクリル樹脂などの絶縁性樹脂から形成される。
そして、コア基板１０の上面側の第２配線層２２の接続部に、ニッケル／金めっき層、又ははんだなどの接続電極ＣＥが形成されている。
そして、配線基板５に対して、温度：１２５℃程度で加熱処理することにより、水分を飛ばして乾燥させる。さらに、アルゴンプラズマで配線基板５の上面を処理することにより、濡れ性を向上させる。これにより、先封止用の封止樹脂材を形成するための前処理が完了する。
次いで、図６に示すように、配線基板５の上に先封止用の半硬化の封止樹脂材３０ａを形成する。図６の例では、封止樹脂材３０ａは、樹脂シートから形成され、エポキシ系樹脂又はアクリル系樹脂などが使用される。
配線基板５は複数の部品搭載領域が画定された大型基板であり、図６では１つの部品搭載領域が部分的に示されている。配線基板５の各部品搭載領域に封止樹脂材３０ａを分割して配置してもよいし、あるいは、配線基板５の全面に封止樹脂材３０ａを配置してもよい。
配線基板５の各部品搭載領域に封止樹脂材３０ａを分割して配置する場合は、まず、配線基板５の上に、各部品搭載領域上に開口部が設けられたマスキングテープ（不図示）を貼付する。
さらに、マスキングテープの全面上に樹脂シート（不図示）を貼付した後に、マスキングテープを引き剥がす。これにより、マスキングテープの開口部内に配置された樹脂シートの部分が部品搭載領域の上に島状に残される。
あるいは、封止樹脂材３０ａとして、樹脂シートを使用する代わりに、ディスペンサなどによって液状樹脂を配線基板５の複数の部品搭載領域に塗布してもよい。
続いて、図７に示すように、半導体チップ６を用意する。半導体チップ６は第1電子部品の一例であり、例えば、シリコン基板を使用するＣＰＵチップである。
半導体チップ６では、シリコンからなるチップ基板４０にその厚み方向に貫通するスルーホールＴＨが形成されている。また、スルーホールＴＨの内面及びチップ基板４０の上面及び下面に絶縁層４１が形成されている。
絶縁層４１としては、シリコン酸化層（ＳｉＯ２層）、シリコン窒化層（ＳｉＮ層）及びポリイミド層などから選択される。そして、スルーホールＴＨ内に銅又は銅合金からなる貫通電極４２が充填されている。
貫通電極４２の上端にはニッケル／金めっき層、又ははんだなどの接続電極ＣＥｘが形成されている。
また、チップ基板４０の下面には貫通電極４２の下端に接続される配線層４４が形成されている。配線層４４は、アルミニウム又は銅、あるいは、それらの合金から形成される。さらに、チップ基板４０の下面に配線層４４の接続部上に開口部４５ａが設けられたパッシベーション膜４５が形成されている。
パッシベーション膜４５は、シリコン酸化層、シリコン窒化層、又はポリイミド樹脂などから形成される。
配線層４４の接続部には柱状電極ＰＥが立設しており、柱状電極ＰＥの先端に丸まったバンプ状のはんだ４６が形成されている。柱状電極ＰＥは、例えば、銅又は銅合金からなる。
このようにして、半導体チップ６の下面側の柱状電極ＰＥが配線層４４、貫通電極４２を介して上面側の接続電極ＣＥｘに電気的に接続されて、上下面側が導通可能な構造となっている。
半導体チップ６の下面側が素子形成面となっており、素子形成面には、不図示のトランジスタ、キャパシタ及び抵抗などの各種の素子が形成されており、それらが多層配線に接続されて電子回路が作り込まれている。
そして、半導体チップ６内の電子回路が配線層４４を介して柱状電極ＰＥに接続されている。
前述した図６の封止樹脂材３０ａの面積は、半導体チップ６の面積より大きく設定されている。例えば、封止樹脂材３０ａの面積は９ｍｍ×９ｍｍ程度であり、半導体チップ６の面積は６ｍｍ×６ｍｍ程度である。
続いて、図８に示すように、ボンディングツール６０を用意する。ボンディングツール６０は、アルミナなどのセラミックス又は金属などから形成される。また、ボンディングツール６０は、ワークを真空吸着するための多数の吸着孔（不図示）と、発熱抵抗体又は赤外線ランプなどから形成される加熱手段（不図示）を備えている。
さらに、ボンディングツール６０の周縁部６１にはホール状の凹部Ｄが並んで形成されている。ボンディングツール６０の周縁部６１の凹部Ｄは、後述するように、半導体チップ６の周囲に配置されるアンダーフィル樹脂にスペーサとして機能する凸部を形成するために設けられる。
ボンディングツール６０は移動機構（不図示）に接続されており、水平方向及び垂直方向の所望の座標位置に移動できるようになっている。
さらに、図９に示すように、ボンディングツール６０に前述した図７の半導体チップ６の背面を吸着させる。ボンディングツール６０の面積は、半導体チップ６の面積より大きく設定されており、配線基板５上の封止樹脂材３０ａの面積とほぼ同一である。
このため、ボンディングツール６０の周縁部６１及び凹部Ｄが半導体チップ６の側面から外側にはみ出して露出した状態となる。
続いて、同じく図９に示すように、前述した図６の封止樹脂材３０ａが形成された配線基板５をボンディングステージ（不図示）の上に配置し、配線基板５を１００℃程度に加熱して封止樹脂材３０ａを軟化させた状態とする。
そして、ボンディングツール６０に吸着された半導体チップ６の柱状電極ＰＥを配線基板５上の封止樹脂材３０ａに押し込む。
これにより、図１０に示すように、半導体チップ６の柱状電極ＰＥをはんだ４６を介して配線基板５の接続電極ＣＥに圧接させる。続いて、ボンディングツール６０からリフロー加熱することにより、はんだ４６を溶融させて半導体チップ６の柱状電極ＰＥを配線基板５の接続電極ＣＥにはんだ４６によってフリップチップ接続する。
はんだ４６としては、例えば、錫／銀系はんだ、又は錫／銀／銅系はんだなどの鉛フリーはんだが使用され、リフロー温度は２６０℃程度に設定される。
リフロー加熱する際に、半硬化の封止樹脂材３０ａが同時に硬化し、半導体チップ６の下側に硬化した第１アンダーフィル樹脂３０が形成される。
このとき、半導体チップ６の外側に配置された封止樹脂材３０ａの周縁部がボンディングツール６０の周縁部６１の下面によって押圧されて成型される。また同時に、ボンディングツール６０の周縁部６１の凹部Ｄ内に封止樹脂材３０ａが充填される。
その後に、図１１に示すように、ボンディングツール６０を半導体チップ６から取り外す。このようにして、半導体チップ６と配線基板５との間の第１アンダーフィル樹脂３０が充填される。これと同時に、半導体チップ６を取り囲む周囲の領域に、第１アンダーフィル樹脂３０が延在して形成された環状の台座部３１が形成される。
さらに、第１アンダーフィル樹脂３０の台座部３１は、その上面に前述したボンディングツール６０の凹部Ｄによって得られる凸部Ｅを備えて形成される。
第１アンダーフィル樹脂３０の凸部Ｅ以外の台座部３１の上面は、半導体チップ６の上面と同一の高さ位置に配置される。
図１２は、図１１を平面からみた縮小平面図である。図１２に示すように、半導体チップ６は平面視して四角形であり、第１アンダーフィル樹脂３０の台座部３１の凸部Ｅは、半導体チップ６を取り囲む領域に複数に分割されて配置される。図１２では、半導体チップ６の接続電極ＣＥｘなどが省略されて描かれている。
第１アンダーフィル樹脂３０の凸部Ｅの形状は、平面視して、円形の他に、四角形などの各種の形状を採用することができる。第１アンダーフィル樹脂３０の凸部Ｅが円形からなる場合は、凸部Ｅの直径は２０μｍ〜１００μｍであり、その高さは例えば２０μｍ程度である。
このようにして、第１アンダーフィル樹脂３０のフィレット部分に多くの樹脂が配置されるようにし、フィレット部分を成型する。これにより、半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１と凸部Ｅが形成される。
台座部３１を含む第１アンダーフィル樹脂３０の面積は、１２ｍｍ×１２ｍｍ程度である。
以上により、図１１に示すように、配線基板５の上に搭載された半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１が配置され、台座部３１の上面に凸部Ｅが形成された構造を有する電子部材３を製造する。
続いて、図１３に示すように、図１１の電子部材３の半導体チップ６の上に積層される半導体モジュール７を用意する。半導体モジュール７は、４つの第１〜第４半導体チップ７ａ，７ｂ，７ｃ、７ｄが積層されて形成される。半導体モジュール７は第２電子部品の一例であり、例えば、各半導体チップ７ａ〜７ｄはシリコン基板を使用するメモリチップである。
第１半導体チップ７ａでは、シリコンからなるチップ基板７０にその厚み方向に貫通するスルーホールＴＨが形成されている。また、スルーホールＴＨの内面及びチップ基板７０の上面及び下面に絶縁層７１が形成されている。
絶縁層７１としては、シリコン酸化層（ＳｉＯ２層）、シリコン窒化層（ＳｉＮ層）及びポリイミド層などから選択される。そして、スルーホールＴＨ内に貫通電極７２が充填されている。
チップ基板７０の下面には貫通電極７２の下端に接続される接続パッドＰが形成されている。貫通電極７２及び接続パッドＰは、銅又は銅合金から形成される。さらに、チップ基板７０の下面に接続パッドＰの上に開口部７４ａが設けられたパッシベーション膜７４が形成されている。
パッシベーション膜７４は、シリコン酸化層、シリコン窒化層、又はポリイミド樹脂などから形成される。
接続パッドＰの上にはバンプ電極ＢＥが形成されており、バンプ電極ＢＥの先端に丸まったはんだＳが形成されている。バンプ電極ＢＥは、例えば、銅又は銅合金からなる。
このようにして、第１半導体チップ７ａの下面側のバンプ電極ＢＥが接続パッドＰ及び貫通電極７２を介して貫通電極７２の上端の接続部に電気的に接続されて、上下面側が導通可能な構造となっている。
前述した図７の半導体チップ６と同様に、第１半導体チップ７ａの下面側が素子形成面となっている。素子形成面には、不図示のトランジスタ、キャパシタ及び抵抗などの各種の素子が形成されており、それらが多層配線に接続されて電子回路が作り込まれている。電子回路が接続パッドＰに接続されている。
そして、第１半導体チップ７ａの背面側に、第１半導体チップ７ａと同一構造の第２半導体チップ７ｂが積層されている。第１半導体チップ７ａの背面側の貫通電極７２の先端に、第２半導体チップ７ｂのバンプ電極ＢＥがはんだＳを介して接続されている。
さらに同様に、第２半導体チップ７ｂの背面側に、第１半導体チップ７ａと同一構造の第３半導体チップ７ｃが積層されている。第２半導体チップ７ｂの背面側の貫通電極７２の先端に、第３半導体チップ７ｂのバンプ電極ＢＥがはんだＳを介して接続されている。
また、第３半導体チップ７ｃの背面側に、貫通電極を備えていない第４半導体チップ７ｄが積層されている。第３半導体チップ７ｃの背面側の貫通電極７２の先端に、第４半導体チップ７ｄのバンプ電極ＢＥがはんだＳを介して接続されている。
第１〜第４半導体チップ７ａ〜７ｄの間の各隙間にエポキシ樹脂などの樹脂層７６がそれぞれ充填されている。以上にように、半導体モジュール７は、４つの半導体チップ７ａ，７ｂ，７ｃ，７ｄが樹脂層７６を介して積層されて構築される。半導体モジュール７内の半導体チップの積層数は任意に設定することができる。
予備的事項で説明したように、ボンディングツールで厚みの厚い半導体モジュール７のはんだをリフロー加熱して接続する手法では、半導体モジュールのはんだを安定して溶融させることは困難である。
このため、本実施形態では、半導体モジュール７の全体を所望の温度で確実に加熱できるリフロー炉を使用してリフロー加熱を行う。図１４の側面図に示すように、表面実装では、チップマウンタ８２で電子部品を基板に搭載し、その基板がベルトコンベア８４でリフロー炉８０に搬送される。
リフロー炉８０には、複数の加熱室及び冷却室（不図示）が備えられており、電子部品が搭載された基板に所定の加熱プロファイルで加熱及び冷却の各処理が施される。図１４の断面図に示すように、リフロー炉８０の側壁内には遠赤外線ヒータなどの加熱手段８６が備えられ、加熱室が窒素ガスで置換された雰囲気でリフロー加熱が行われる。
図１５（ａ）〜（ｃ）には、積層基板をリフロー炉８０でリフロー加熱する際の問題点が示されている。図１５（ａ）に示すように、まず、上記した図１４のチップマウンタ８２で基板８のパッドの上に電子部品９のはんだバンプ９ａを配置する。
次いで、上記した図１４のリフロー炉８０の加熱室で電子部品９のはんだバンプ９ａを溶融させて基板８のパッドに接続する。このとき、図１５（ｂ）に示すように、リフロー炉８０での加熱は、ボンディングツールからの加熱と違って、大型の基板８の全体が加熱されるため、基板８に凹状の反りが発生する。これに対して、電子部品９は面積が小さいため反りの発生は少ない。
このため、基板８の反りの影響により、電子部品９の周縁部のはんだバンプ９ａが基板８で潰された状態で溶融する。この状態で、リフロー炉８０の冷却室で冷却すると、基板８の反りが元に戻るため、電子部品９の周縁部の潰れたはんだバンプ９ａが基板８のパッドから破断してしまう。
この対策として、図１６（ａ）〜（ｄ）には、図１５（ａ）〜（ｃ）で説明した問題点を解決するための原理が示されている。
図１６（ａ）に示すように、周縁部のリング状の領域にスペーサとして機能する凸部８ａが配置された基板８を使用する。そして、図１６（ｂ）に示すように、前述した図１４のチップマウンタ８２で電子部品９のはんだバンプ９ａを基板８のパッドに配置する。このとき、電子部品９の周縁部が基板８の凸部８ａに当接した状態で、電子部品９のはんだバンプ９ａが基板８のパッド上に配置される。
次いで、図１６（ｃ）に示すように、上記した図１４のリフロー炉８０の加熱室で電子部品９のはんだバンプ９ａを溶融させて基板８のパッドに接続する。このとき、前述した図１５（ｂ）の工程と同様に、大型の基板８に凹状の反りが発生する。
しかし、基板８の凸部８ａがスペーサとして機能するため、電子部品９の周縁部と基板８との間の間隔が確保される。このため、基板８が凹状に反るとしても、電子部品９の周縁部のはんだバンプ９ａが潰れることが防止される。
その結果、図１６（ｄ）に示すように、リフロー炉８０の冷却室で冷却して基板８の反りが元に戻っても、電子部品９の周縁部のはんだバンプ９ａは基板８のパッドから破断することなく接続された状態となる。
上記した原理に基づいて、前述した図１１の電子部材３の上に図１３の半導体モジュール７を積層する方法について説明する。図１７に示すように、前述した図１１の電子部材３を用意する。電子部材３の第１アンダーフィル樹脂３０の台座部３１に形成された凸部Ｅが、前述した図１６（ａ）の基板８の凸部８ａに相当し、同様なスペーサとして機能する。
同じく図１７に示すように、前述した図１４のチップマウンタ８２で、図１３の半導体モジュール７のバンプ電極ＢＥの先端のはんだＳを電子部材３の半導体チップ６の接続電極ＣＥｘに配置する。
このとき、半導体モジュール７の周縁部が電子部材３の凸部Ｅに当接した状態となる。半導体モジュール７のバンプ電極ＢＥは、フラックス（不図示）の粘着性を利用して半導体チップ６の接続電極ＣＥｘに仮接着される。
電子部材３の第１アンダーフィル樹脂３０の凸部Ｅの高さは、半導体モジュール７の下面からのバンプ電極ＢＥ及びはんだＳの高さと、半導体チップ６の接続電極ＣＥｘの高さとを足した両者の間隔に対応するように設定される。
次いで、半導体モジュール７が搭載された電子部材３を前述した図１４のリフロー炉８０の加熱室に搬送し、リフロー加熱を行う。前述した図１０の工程と同様に、はんだＳとして、鉛フリーはんだを使用する場合は、リフロー温度は２６０℃程度に設定される。
これにより、半導体モジュール７のバンプ電極ＢＥを半導体チップ６の接続電極ＣＥｘにはんだＳを介して接続する。リフロー炉８０内の最高温度は、はんだＳが溶融する温度に設定される。
このようなリフロー炉８０を使用することにより、厚みが厚い積層型の半導体モジュール７であっても、半導体モジュール７のバンプ電極ＢＥの先端のはんだＳを十分にリフロー加熱して溶融させることができる。
このとき、半導体チップ６が搭載された大型の配線基板５の全体がリフロー炉８０で加熱されるため、前述した図１６（ｃ）と同様に、配線基板５に凹状の反りが発生する。
前述した図１６（ｃ）の基板８は図１７の配線基板５、第１アンダーフィル樹脂３０及び半導体チップ６を含む電子部材３に相当し、図１６（ｃ）の電子部品９は図１７の半導体モジュール７に相当する。
前述した図１６（ｃ）で説明したように、電子部材３に凹状の反りが発生するとしても、電子部材３の周縁部に凸部Ｅが形成されているため、半導体モジュール７の下面全体にわたって半導体チップ６との間の間隔が確保される。
このため、図１７のＡで示される部分のはんだＳが潰された状態で溶融することが防止される。
続いて、半導体モジュール７が搭載された電子部材３を図１４のリフロー炉８０の冷却室で冷却する。このとき、前述した図１６（ｄ）と同様に、配線基板５の反りが元に戻っても、半導体モジュール７の周縁部のはんだＳが半導体チップ６の接続電極ＣＥｘから破断することなく接続された状態となる。
また、半導体モジュール７は、電子部材３の第１アンダーフィル樹脂３０の凸部Ｅに当接するため、凸部Ｅの上面の高さ位置に配置される。これにより、半導体モジュール７のはんだＳをリフロー加熱して溶融させる際に、半導体モジュール７が傾いて接続されることが防止される。
次いで、図１８に示すように、半導体モジュール７と電子部材３との隙間にディスペンサなどによって第２アンダーフィル樹脂３２を充填する。このとき、電子部材３の周縁部の凸部Ｅは半導体モジュール７の下面に接触しているが、間隔を空けて分離されて配置されている。
このため、電子部材３の凸部Ｅの間隔から第２アンダーフィル樹脂３２を充填することができる。第２アンダーフィル樹脂３２は、第１アンダーフィル樹脂３０と同様な樹脂から形成される。
第２アンダーフィル樹脂３２は、第１アンダーフィル樹脂３０の台座部３１の上面及び半導体モジュール７の側面の一部を被覆して形成される。
次いで、図１９に示すように、電子部材３及び半導体モジュール７の上にエポキシ樹脂などのモールド樹脂３４を形成する。これにより、配線基板５の上面と、第１、第２アンダーフィル樹脂３０、３２の各側面と、半導体モジュール７の側面及び上面とが樹脂封止される。
さらに、配線基板５の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。その後に、半導体チップ６及び半導体モジュール７が積層された各部品搭載領域が得られるように、配線基板５を切断する。
以上により、実施形態の電子部品装置１が製造される。
前述した形態では、半導体モジュール７を配線基板５上の半導体チップ６に接続した後に、半導体モジュール７の下側の隙間に第２アンダーフィル樹脂３２を充填している。この他に、半導体モジュール７を接続する前に、配線基板５上の半導体チップ６の上に先封止用樹脂材を形成し、半導体モジュール７のバンプ電極ＢＥを先封止用樹脂材を介して半導体チップ６の接続電極ＣＥｘに接続してもよい。
この場合も、リフロー加熱はリフロー炉で行われる。このとき、先封止用樹脂材が硬化し、図１８と同様に、半導体モジュール７と半導体チップ６との隙間に第２アンダーフィル樹脂３２が充填される。このような先封止技術を使用する場合は、前述した図１２において、第1アンダーフィル樹脂３０の台座部３１の凸部Ｅは分割せずにリング状に繋がっていてもよい。
図１９に示すように、実施形態の電子部品装置１では、前述した図５の配線基板５の上面側の接続電極ＣＥに前述した図７の半導体チップ６の柱状電極ＰＥがはんだ４６を介してフリップチップ接続されている。半導体チップ６は第１電子部品の一例である。
半導体チップ６と配線基板５との間には第１アンダーフィル樹脂３０が充填されている。第１アンダーフィル樹脂３０は、半導体チップ６と配線基板５との間の領域から半導体チップ６の周囲の領域に延在する環状の台座部３１を備えて形成される。
また、第１アンダーフィル樹脂３０の台座部３１は上面に凸部Ｅを備えて形成される。第１アンダーフィル樹脂３０の台座部３１及び凸部Ｅは、前述したようにボンディングツール６０の凹部Ｄを備えた周縁部６１の下面で封止樹脂材３０ａが成型されて得られる。このため、第1アンダーフィル樹脂３０の台座部３１及び凸部Ｅは一体的に形成されている。
さらに、半導体チップ６の上面側の接続電極ＣＥｘには、前述した図１３の半導体モジュール７のバンプ電極ＢＥがはんだＳを介して接続されている。半導体モジュール７の面積は半導体チップ６の面積よりも大きく設定されている。半導体モジュール７は第２電子部品の一例である。
そして、半導体モジュール７の周縁部の下面が、第１アンダーフィル樹脂３０の台座部３１の凸部Ｅの上面に接触して配置されている。半導体モジュール７の側面は、半導体チップ６の側面と第１アンダーフィル樹脂３０の台座部３１の側面との間の領域に配置されている。
また、半導体チップ６と半導体モジュール７との間に第２アンダーフィル樹脂３２が充填されている。第２アンダーフィル樹脂３２は、半導体チップ６と半導体モジュール７との間の領域から第１アンダーフィル樹脂３０の台座部３１の上面に延在し、台座部３１の凸部Ｅ及び半導体モジュール７の最下の第１半導体チップ７ａの側面の一部を被覆している。
このように、本実施形態の電子部品装置１では、半導体チップ６の周囲に第１アンダーフィル樹脂３０の台座部３１を形成し、その台座部３１の上面に凸部Ｅを形成している。そして、半導体モジュール７の周縁部が台座部３１の凸部Ｅに接触した状態で、半導体モジュール７のバンプ電極ＢＥが半導体チップ６の接続電極ＣＥｘにはんだＳを介して接続されている。
本実施形態の電子部品装置１では、前述したように、厚みの厚い半導体モジュール７を配線基板５上の半導体チップ６に接続する際に、リフロー加熱はボンディングツールではなく、リフロー炉８０によって行われる。
このため、厚みの厚い半導体モジュール７の全体が設定温度で確実に加熱されるため、半導体モジュール７のバンプ電ＢＥの先端のはんだＳを十分に溶融させることができる。
このとき、前述したように、半導体モジュール７を配線基板５上の半導体チップ６にリフロー炉で加熱して接続すると、配線基板５に凹状の反りが発生する。しかし、第１アンダーフィル樹脂３０の台座部３１の凸部Ｅが半導体モジュール７の周縁部と配線基板５との間隔を確保するスペーサとして機能する。
このため、配線基板５に凹状の反りが発生するとしても、半導体モジュール７の下面全体にわたって半導体チップ６との間隔が確保される。これにより、半導体モジュール７の周縁部のバンプ電極ＢＥの先端のはんだＳが潰れることが防止され、半導体モジュール７のバンプ電極ＢＥと半導体チップ６の接続電極ＣＥｘとの接続の破断が回避される。
その結果、半導体モジュール７と半導体チップ６との接続の信頼性が確保される共に、電子部品装置の製造歩留りを向上させることができる。
（その他の形態）
前述した実施形態では、配線基板５の上に半導体チップ６及び半導体モジュール７を順に接続して積層している。この形態の他に、配線基板５の代わりに、半導体チップを採用し、２つの半導体チップと半導体モジュールとを積層して同様な構成としてもよい。
あるいは、半導体チップ６の代わりに、シリコンインターポーザなどの他の配線基板を採用し、配線基板の上に他の配線基板及び半導体モジュールを積層して同様な構成としてもよい。
さらには、半導体チップ６及び半導体モジュール７の代わりに、各種の配線基板を採用し、３つの配線基板を積層して同様な構成としてもよい。このように、各種の電子部品を組み合わせて積層して電子部品装置を構築することができる。
１…電子部品装置、５…配線基板、６，７ａ，７ｂ，７ｃ，７ｄ…半導体チップ、７…半導体モジュール、８…基板、８ａ，Ｅ…凸部、９…電子部品、９ａ…はんだバンプ、１０…コア基板、１２…層間絶縁層、１４…ソルダレジスト層、１４ａ，４５ａ，７４ａ…開口部、２０…第１配線層、２１…スルーホールめっき層、２２…第２配線層、３０…第１アンダーフィル樹脂、３０ａ…封止樹脂材、３１…台座部、３２…第２アンダーフィル樹脂、３４…モールド樹脂、４０，７０…チップ基板、４１，７１…絶縁層、４２，７２…貫通電極、４４…配線層、４５，７４…パッシベーション膜、４６，Ｓ…はんだ、６０…ボンディングツール、６１…周縁部、７６…樹脂層、８０…リフロー炉、８２…チップマウンタ、８４…ベルトコンベア、８６…加熱手段、ＢＥ…バンプ電極、ＣＥ，ＣＥｘ…接続電極、Ｄ…凹部、Ｐ…接続パッド、ＰＥ…柱状電極、Ｒ…樹脂体、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (10)

  1. 配線基板と、
    前記配線基板上に接続された第１電子部品と、
    前記配線基板と前記第１電子部品との間に充填され、前記第１電子部品の周囲に配置された台座部と、前記台座部の上面に形成された凸部とを備えた第１アンダーフィル樹脂と、
    周縁部が前記台座部の凸部に接触した状態で、前記第１電子部品上に接続された第２電子部品と、
    前記第１電子部品と前記第２電子部品との間に充填された第２アンダーフィル樹脂と
    を有し、
    前記第２電子部品の面積は、前記第１電子部品の面積よりも大きく、
    前記第２アンダーフィル樹脂は、前記第１アンダーフィル樹脂の台座部の上面及び前記第２電子部品の側面の一部を被覆していることを特徴とする電子部品装置。
  2. 前記第２電子部品は、複数の半導体チップが樹脂層を介して積層された半導体モジュールであることを特徴とする請求項１に記載の電子部品装置。
  3. 前記第１アンダーフィル樹脂の凸部は、前記台座部と一体的に形成されていることを特徴とする請求項１又は２に記載の電子部品装置。
  4. 前記第１アンダーフィル樹脂の凸部は、前記第１電子部品を取り囲む領域に分割されて配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  5. 前記第２電子部品の側面は、前記第１電子部品の側面と前記第１アンダーフィル樹脂の台座部の側面との間の領域に配置されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品装置。
  6. 前記配線基板の前記第１電子部品側の面に設けられた電極と、前記第１電子部品の前記配線基板側に設けられた電極とが第１はんだによって互いに接続され、
    前記第１電子部品の前記第２電子部品側の面に設けられた電極と、前記第２電子部品の前記第１電子部品側に設けられた電極とが第２はんだによって互いに接続されていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品装置。
  7. 配線基板の上に封止樹脂材を形成する工程と、
    前記封止樹脂材を介して第１電子部品の電極を前記配線基板に接続し、前記配線基板と前記第１電子部品との間に第１アンダーフィル樹脂を充填すると共に、前記第１電子部品の周囲に前記第１アンダーフィル樹脂により上面に凸部を備えた台座部を形成する工程と、
    第２電子部品の周縁部を前記第１アンダーフィル樹脂の凸部の上に配置し、リフロー炉で加熱することに基づいて、前記第１電子部品上に前記第２電子部品をはんだを介して接続する工程と、
    前記第１電子部品と前記第２電子部品との間に第２アンダーフィル樹脂を充填する工程と
    を有することを特徴とする電子部品装置の製造方法。
  8. 前記第２電子部品は、複数の半導体チップが樹脂層を介して積層された半導体モジュールであることを特徴とする請求項７に記載の電子部品装置の製造方法。
  9. 前記第１電子部品の周囲に前記第１アンダーフィル樹脂により上面に凸部を備えた台座部を形成する工程において、
    前記第１電子部品は、前記第１電子部品よりも面積が大きなボンディングツールに吸着された状態で前記封止樹脂材に押し込まれ、前記ボンディングツールの周縁部に凹部が形成されており、
    前記ボンディングツールの周縁部で前記封止樹脂材の周縁部が押圧されて、前記台座部及び前記凸部が形成されることを特徴とする請求項７又は８に記載の電子部品装置の製造方法。
  10. 前記第１アンダーフィル樹脂により上面に凸部を備えた台座部を形成する工程において、前記第１アンダーフィル樹脂の凸部は、前記第１電子部品を取り囲む領域に分割されて配置されることを特徴とする請求項７乃至９のいずれか一項に記載の電子部品装置の製造方法。
JP2015140305A 2015-07-14 2015-07-14 電子部品装置及びその製造方法 Active JP6489965B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015140305A JP6489965B2 (ja) 2015-07-14 2015-07-14 電子部品装置及びその製造方法
US15/206,417 US9953958B2 (en) 2015-07-14 2016-07-11 Electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015140305A JP6489965B2 (ja) 2015-07-14 2015-07-14 電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017022301A JP2017022301A (ja) 2017-01-26
JP6489965B2 true JP6489965B2 (ja) 2019-03-27

Family

ID=57776559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015140305A Active JP6489965B2 (ja) 2015-07-14 2015-07-14 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US9953958B2 (ja)
JP (1) JP6489965B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
US10514847B2 (en) * 2016-12-28 2019-12-24 Amazon Technologies, Inc. Data storage system with multiple durability levels
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
DE112018007492T5 (de) * 2018-04-18 2020-12-31 Mitsubishi Electric Corporation Halbleitermodul
US11502029B2 (en) * 2019-07-19 2022-11-15 Stmicroelectronics Pte Ltd Thin semiconductor chip using a dummy sidewall layer
KR20210115349A (ko) * 2020-03-12 2021-09-27 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그 제조방법
TWI810571B (zh) * 2021-05-21 2023-08-01 歆熾電氣技術股份有限公司 適用於加熱安裝的基板、適用於加熱安裝的電路基板及適用於加熱安裝的治具
KR20220162300A (ko) 2021-06-01 2022-12-08 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150346A (ja) * 1999-09-03 2007-06-14 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002184936A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2012256679A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
JP5357241B2 (ja) 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP2015005637A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
KR102107961B1 (ko) * 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
KR102147354B1 (ko) * 2013-11-14 2020-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9343433B2 (en) * 2014-01-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with stacked dies and methods of forming the same
JP6242231B2 (ja) * 2014-02-12 2017-12-06 新光電気工業株式会社 半導体装置及びその製造方法
KR102245003B1 (ko) * 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
JP6276151B2 (ja) * 2014-09-17 2018-02-07 東芝メモリ株式会社 半導体装置
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法

Also Published As

Publication number Publication date
US20170018533A1 (en) 2017-01-19
US9953958B2 (en) 2018-04-24
JP2017022301A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
JP6489965B2 (ja) 電子部品装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP6478853B2 (ja) 電子部品装置及びその製造方法
JP5993248B2 (ja) 電子部品内蔵基板及びその製造方法
KR100730255B1 (ko) 반도체 장치 및 반도체 장치의 조립 방법
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
TWI548043B (zh) 封裝結構及其製法
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
US10679916B2 (en) Circuit module and manufacturing method thereof
JP6242231B2 (ja) 半導体装置及びその製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
JP2015005637A (ja) 半導体装置
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
JP2013021058A (ja) 半導体装置の製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2007042762A (ja) 半導体装置およびその実装体
TW201507098A (zh) 半導體裝置及其製造方法
JPH06291165A (ja) フリップチップ接続構造
US8444043B1 (en) Uniform solder reflow fixture
JP2014192171A (ja) 半導体装置及びその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2015041743A (ja) 半導体チップ、半導体装置、および、半導体装置の製造方法
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190226

R150 Certificate of patent or registration of utility model

Ref document number: 6489965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150