DE112018007492T5 - Halbleitermodul - Google Patents
Halbleitermodul Download PDFInfo
- Publication number
- DE112018007492T5 DE112018007492T5 DE112018007492.7T DE112018007492T DE112018007492T5 DE 112018007492 T5 DE112018007492 T5 DE 112018007492T5 DE 112018007492 T DE112018007492 T DE 112018007492T DE 112018007492 T5 DE112018007492 T5 DE 112018007492T5
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- module according
- semiconductor module
- pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/495—Material
- H01L2224/49505—Connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Eine Halbleitervorrichtung (4a-4d) und eine Verdrahtungsvorrichtung (5) sind auf einer Hauptoberfläche einer Basisplatte (1) vorgesehen. Ein erster Draht (11a-11e) verbindet eine externe Elektrode (7a-7e) und ein erstes Relais-Pad (8a-8e) der Verdrahtungsvorrichtung (5). Ein zweiter Draht (12a-12e) verbindet ein Pad (13a-13e) der Halbleitervorrichtung (4a-4d) und das zweite Relais-Pad (9a-9e) der Verdrahtungsschicht (5). Ein Harz (15) versiegelt die Halbleitervorrichtung (4a-4d), die Verdrahtungsschicht (5) und die ersten und zweiten Drähte (11a-11e, 12a-12e). Der zweite Draht (12a-12e) ist dünner als der erste Draht (11a-11e). Das Pad (13a-13e) ist kleiner als das erste Relais-Pad (8a-8e).
Description
- Gebiet
- Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul.
- Hintergrund
- Verwendet wird ein Halbleitermodul, das eine Vielzahl von Halbleitervorrichtungen enthält, die jeweils Pads aufweisen, an die jeweilige Drähte gebondet sind, wobei die Vielzahl von Halbleitervorrichtungen dafür konfiguriert ist, parallel angesteuert zu werden (z.B. siehe PTL 1).
- Zitatliste
- Patentliteratur
- PTL 1:
WO2014/046058 - Zusammenfassung
- Technisches Problem
- In mit Epoxidharz oder dergleichen versiegelten Halbleitermodulen kann eine Harzeinströmung bewirken, dass ein Draht verschoben wird. Daher ist es schwierig, Drähte feiner auszubilden, um die Herstellbarkeit und Zuverlässigkeit zu sichern. Wenn der Draht jedoch dick ist, muss die Größe des Pad einer Halbleitervorrichtung, an das der Draht gebondet werden soll, ebenfalls vergrößert werden, was zu einem Problem führt, dass eine effektive Fläche der Halbleitervorrichtung reduziert wird.
- Die vorliegende Erfindung wurde implementiert, um das oben erwähnte Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitermodul bereitzustellen, das imstande ist, die effektive Fläche der Halbleitervorrichtung zu vergrößern, während die Herstellbarkeit und Zuverlässigkeit sichergestellt werden.
- Lösung für das Problem
- Ein Halbleitermodul gemäß der vorliegenden Offenbarung umfasst: eine Basisplatte; eine Halbleitervorrichtung, die auf der Basisplatte vorgesehen ist und ein Pad aufweist; eine externe Elektrode; eine Verdrahtungsvorrichtung, die auf der Basisplatte vorgesehen ist und ein erstes Relais-Pad, ein zweites Relais-Pad, das näher zum Pad als das erste Relais-Pad vorgesehen ist, und eine Verdrahtung umfasst, die das erste Relais-Pad und das zweite Relais-Pad verbindet; einen ersten Draht, der die externe Elektrode und das erste Relais-Pad verbindet; einen zweiten Draht, der das Pad und das zweite Relais-Pad verbindet; und ein Harz, das die Halbleitervorrichtung, die Verdrahtungsvorrichtung und die ersten und zweiten Drähte versiegelt, wobei der zweite Draht dünner als der erste Draht ist und das Pad kleiner als das erste Relais-Pad ist.
- Vorteilhafte Effekte der Erfindung
- In der vorliegenden Offenbarung ist es möglich, unter Verwendung der Verdrahtungsvorrichtung den Abstand zwischen den Pads der Halbleitervorrichtungen und den Relais-Pads der Verdrahtungsvorrichtung zu verkürzen, und daher kann, selbst wenn die beide Pads verbindenden Drähte dünner ausgebildet werden, eine Drahtstärke sichergestellt werden. Überdies können die Pads der Halbleitervorrichtungen zum Bonden der feinen Drähte in der Größe reduziert werden. Folglich können die effektiven Flächen der Halbleitervorrichtungen vergrößert werden, während die Herstellbarkeit und Zuverlässigkeit sichergestellt werden.
- Figurenliste
-
-
1 ist eine Draufsicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht. -
2 ist eine Querschnittsansicht entlang I-II in1 . -
3 ist eine Draufsicht, die eine Verdrahtungsvorrichtung gemäß der ersten Ausführungsform veranschaulicht. -
4 ist eine Querschnittsansicht entlang I-II in3 . -
5 ist eine vergrößerte Draufsicht eines durch eine gestrichelte Linie in3 umschlossenen Bereichs. -
6 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer zweiten Ausführungsform veranschaulicht. - Beschreibung von Ausführungsformen
- Ein Halbleitermodul gemäß den Ausführungsformen der vorliegenden Offenbarung wird unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung wird weggelassen.
- Erste Ausführungsform
-
1 ist eine Draufsicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht.2 ist eine Querschnittsansicht entlang I-II in1 .3 ist eine Draufsicht, die eine Verdrahtungsvorrichtung gemäß der ersten Ausführungsform veranschaulicht. - Ein Elektrodensubstrat ist mit einer Schaltungsstruktur
2 aufgebaut, das auf einer oberen Oberfläche eines Isoliersubstrats1 , das eine Basisplatte ist, ausgebildet ist. Eine Metallschicht 3 für eine Verbindung mit einer Kühlvorrichtung über eine Paste oder ein Lötmetall ist auf einer unteren Oberfläche des Isoliersubstrats1 ausgebildet. Die Metallschicht 3 ist nicht auf eine flache beschränkt, sondern ein direkt kühlbarer Teil in Form von Stift-Rippen oder Lamellen kann ausgebildet werden. - Halbleitervorrichtungen 4a bis 4d und eine Verdrahtungsvorrichtung
5 sind auf der Schaltungsstruktur2 auf der gleichen Ebene gelegen vorgesehen und sind mit einem Verbindungsmaterial 6 wie etwa einem Lötmetall gebondet. Metallfilme, die mit einem Lötmetall an die Schaltungsstruktur2 gebondet werden sollen, sind auf Kehrseiten der Halbleitervorrichtungen 4a bis 4d und der Verdrahtungsvorrichtung5 ausgebildet. Die Metallfilme sind vorwiegend aus beispielsweise Nickel geschaffen. Externe Elektroden 7a bis 7e sind nahe der Verdrahtungsvorrichtung5 vorgesehen. - Die Halbleitervorrichtungen 4a bis 4d sind MOSFETs. Ohne darauf beschränkt zu sein können jedoch die Halbleitervorrichtungen 4a bis 4d beliebige erregbare Vorrichtungen wie etwa IGBTs, die gleichfalls Schaltvorrichtungen sind, oder SBDs, welche Freilaufdioden sind, sein. Als die Freilaufdioden können statt der SBDs auch Body-Dioden von MOSFETs genutzt werden. In allen Fällen werden diese Vorrichtungen unter Verwendung eines Verfahrens wie etwa Schleifen auf Dicken eingestellt, die für eine Aufrechterhaltung einer Stehspannung oder dergleichen notwendig und ausreichend sind, um Leitungsverluste zu reduzieren. Auf der anderen Seite ist auf der Verdrahtungsvorrichtung
5 keine Vorrichtung wie etwa ein Transistor oder eine Diode ausgebildet. - Relais-Pads 8a bis 8e sind nahe den externen Elektroden 7a bis 7e auf der oberen Oberfläche der Verdrahtungsvorrichtung
5 vorgesehen. Relais-Pads 9a bis 9e sind näher an Pads 13a bis 13e der Halbleitervorrichtungen 4a bis 4d als die Relais-Pads 8a bis 8e vorgesehen. Eine Verdrahtung 10a bis 10e verbindet jeweils die Relais-Pads 8a bis 8e und die Relais-Pads 9a bis 9e. Drähte 11a bis 11e verbinden jeweils die externen Elektroden 7a bis 7e und die Relais-Pads 8a bis 8e. Drähte 12a bis 12e verbinden jeweils die Pads 13a bis 13e der Halbleitervorrichtungen 4a bis 4d und die Relais-Pads 9a bis 9e. - Ein plattenförmiger Leiter
14 ist über das Verbindungsmaterial 6 wie etwa ein Lötmetall an eine Sourceelektrode, die eine Oberflächenelektrode der Vielzahl von Halbleitervorrichtungen 4a bis 4d ist, gebondet. Vorwiegend aus beispielsweise Nickel geschaffene Metallfilme sind auf den Oberflächenelektroden der Vielzahl von Halbleitervorrichtungen 4a bis 4d für ein Bonden mit Lötmetall ausgebildet. Man beachte, dass, um eine Behinderung zwischen dem plattenförmigen Leiter14 und einem Werkzeug zum Drahtbonden zu verhindern, der plattenförmige Leiter14 nach einem Drahtbonden zwischen den Halbleitervorrichtungen 4a bis 4d und der Verdrahtungsvorrichtung5 gebondet werden muss. - Um die Vorrichtungen und Elektroden von der Außenluft zu isolieren, versiegelt ein Harz
15 die Halbleitervorrichtungen 4a bis 4d, die Verdrahtungsvorrichtung5 und die Drähte 11a bis 11e und 12a bis 12e. Das Harz15 wird beispielsweise gebildet, indem Epoxidharz in ein Harzgehäuse eingespritzt und es gehärtet wird oder ein Harz zum Spritzpressen in eine Metallgussform eingepresst und es gehärtet wird. Die Verwendung des Harzes15 kann die Feuchtigkeitsbeständigkeit, Vibrationsbeständigkeit und Zuverlässigkeit in Bezug auf einen Kühl-/Heizzyklus verbessern. - Die externen Elektroden 7a bis 7e sind hier mit einem Gehäuse oder Leiterrahmen fixiert und sind außerhalb der Baugruppe vorgesehen. Daher ist die Verdrahtungsvorrichtung
5 von den externen Elektroden 7a bis 7e getrennt. Die Drähte 11a bis 11e zum Verbinden der externen Elektroden 7a bis 7e sind lang und weisen höhere Schleifenhöhen auf. Daher müssen die Drähte 11a bis 11 e dick sein, damit sie genug Steifigkeit aufweisen, um nicht durch das Harz15 verschoben zu werden. Die Drähte 11a bis 11e sind beispielsweise Aluminiumdrähte mit einem Durchmesser von 200 µm. Die Verwendung von kostengünstigem Aluminium als das Hauptmaterial der Drähte 11a bis 11 e kann einen Anstieg der Materialkosten unterdrücken, selbst wenn der Drahtdurchmesser vergrößert wird. Überdies ist es möglich, eine herkömmliche Einrichtung zum Drahtbonden zu verwenden, und somit kann sie leichter gemeinsam mit bestehenden Fertigungseinrichtungen vorhanden sein. - Die Drähte 12a bis 12e sind beispielsweise Golddrähte mit einem Durchmesser von 30 µm. Die Verwendung von Gold als das Hauptmaterial der Drähte 12a bis 12e kann eine Verschlechterung der Haltbarkeit aufgrund von Verbindungsfehlern und Oxidation unterdrücken, selbst wenn die Drähte dünner ausgebildet werden. Man beachte, dass, obwohl die Materialkosten von Gold hoch sind, die Längen der Drähte 12a bis 12e reduziert sind und es daher möglich ist, Kostensteigerungen zu unterdrücken. Auf diese Weise sind die Drähte 12a bis 12e dünner als die Drähte 11a bis 11e. Der Drahtdurchmesser ist jedoch nur ein Beispiel, und der Drahtdurchmesser muss wie jeweils geeignet entsprechend Drahtlängen, Viskosität, Strömungsrate, Einströmrichtung oder dergleichen des zu injizierenden Versiegelungsharzes eingestellt werden. Die Pads 13a bis 13e der Halbleitervorrichtungen 4a bis 4d und die Relais-Pads 9a bis 9e, an die die feinen Drähte 12a bis 12e gebondet werden, sind kleiner als die Relais-Pads 8a bis 8e, an die die dicken Drähte 11a bis 11e gebondet werden.
-
4 ist eine Querschnittsansicht entlang I-II in3 . Eine Isolierschicht17 ist auf einem Substrat16 ausgebildet. Die Relais-Pads 8a bis 8e, 9a bis 9e und die Verdrahtung 10a bis 10e sind auf der Isolierschicht17 ausgebildet. Die Vielzahl an Verdrahtungen 10a bis 10e ist mit einem Beschichtungsfilm18 bedeckt. Dadurch ist es möglich, isolierende Eigenschaften sicherzustellen, selbst wenn ein Abstand von Draht zu Draht reduziert ist. Wenn die Größe der Verdrahtungsvorrichtung5 reduziert werden kann, ist es daher möglich, Herstellungskosten weiter zu reduzieren und die Größe des Halbleitermoduls zu reduzieren. Der Beschichtungsfilm18 ist vorwiegend aus Polyimid geschaffen. Dies ermöglicht eine Herstellung zu geringen Kosten und mit hoher Stabilität, die herkömmliche Waferprozesse nutzt und Herstellungskosten und Zuverlässigkeit gewährleistet. Außerdem weist Polyimid auch eine gute Kompatibilität mit einem Versiegelungsbauteil aus Epoxidharz auf. -
5 ist eine vergrößerte Draufsicht eines in3 durch eine gestrichelte Linie umschlossenen Bereichs. Eine Vielzahl von Relais-Pads 8e ist jeweils mit den Gates der Vielzahl von Halbleitervorrichtungen 4a bis 4d verbunden. Die Verdrahtung 10e ist jeweils mit der Vielzahl von Relais-Pads 8e verbunden. Eine Vielzahl von Gate-Widerständen19 ist jeweils zwischen die Vielzahl von Relais-Pads 8e und die Verdrahtung 10e geschaltet. Selbst wenn eine Schwellenspannung der Halbleitervorrichtungen 4a bis 4d aufgrund einer Variation in den Waferprozessen der Halbleitervorrichtungen 4a bis 4d von einem Zielwert verschoben ist, kann die Verschiebung der Schwellenspannung aufgehoben werden, indem der Widerstandswert der Gate-Widerstände19 eingestellt wird. Genauer gesagt wird, je höher die Schwellenspannung der entsprechenden Halbleitervorrichtungen 4a bis 4d ist, der Widerstandswert für die Gate-Widerstände19 umso niedriger eingestellt. Dies macht es möglich, im Halbleitermodul mit Halbleitervorrichtungen, das basierend auf der Schwellenspannung einer Auswahl nach Rang unterzogen werden soll, eine Variation in der Schwellenspannung der Vielzahl von Halbleitervorrichtungen auszugleichen und die Vielzahl von Halbleitervorrichtungen 4a bis 4d gleichmäßig anzusteuern. Infolgedessen wird kein Stromungleichgewicht auftreten, wenn die Vielzahl von Halbleitervorrichtungen 4a bis 4d parallel angesteuert wird, und es ist möglich, Schaltcharakteristiken für jedes Halbleitermodul, das einer Auswahl nach Rang unterzogen wird, so weit wie möglich anzugleichen. - Der Gate-Widerstand
19 ist beispielsweise ein vorwiegend aus Silizium geschaffener Polysilizium-Widerstandsfilm. Nach einem gleichmäßigen Abscheiden eines Polysiliziumfilms wird beispielsweise ein Polysiliziumfilm eines Gate-Widerstands gebildet, indem der Polysiliziumfilm durch eine Fotogravur- bzw. Lichtdruckbearbeitung und Ätzbearbeitung in eine beliebige Form strukturiert wird. Da der Polysilizium-Widerstandsfilm auf dem gleichen Chip in einem herkömmlichen Waferprozess ausgebildet werden kann, ist es auf diese Weise möglich, einen homogenen Gate-Widerstand leicht zu realisieren. Beispielsweise wird eine Fotolithografiemaske gewechselt, wird die Größe des Siliziumfilms für den Gate-Widerstand19 geändert und wird der Widerstandswert des Gate-Widerstands19 eingestellt. Alternativ dazu ist es möglich, den Widerstandswert des Gate-Widerstands19 einzustellen, indem eine Störstellenkonzentration des Siliziumfilms für den Gate-Widerstand19 eingestellt oder der Siliziumfilm für den Gate-Widerstand19 über einen Laserstrahl oder dergleichen getrimmt wird. - In der vorliegenden Ausführungsform ist es möglich, den Abstand zwischen den Pads 13a bis 13e der Halbleitervorrichtungen 4a bis 4d und den Relais-Pads 9a bis 9e der Verdrahtungsvorrichtung
5 unter Verwendung der Verdrahtungsvorrichtung5 zu verkürzen, und daher kann, selbst wenn die beide Pads verbindenden Drähte 12a bis 12e dünner ausgebildet werden, eine Drahtstärke sichergestellt werden. Darüber hinaus können die Pads 13a bis 13e der Halbleitervorrichtungen 4a bis 4d zum Bonden der feinen Drähte 12a bis 12e in der Größe reduziert werden. Folglich können die effektiven Flächen der Halbleitervorrichtungen 4a bis 4d vergrößert werden, während die Herstellbarkeit und Zuverlässigkeit sichergestellt werden. Es ist möglich, durch Vergrößern der effektiven Flächen der Halbleitervorrichtungen 4a bis 4d einen hohen Ausstoß und geringe Kosten zu erzielen. - Die Schaltungsstruktur
2 auf dem Isoliersubstrat1 ist ein Teil mit starker Elektrizität, der mit einem Drain (Leistungsanschluss) auf den unteren Oberflächen der Halbleitervorrichtungen 4a bis 4d verbunden ist und an den eine hohe Spannung angelegt wird. Das Substrat16 der Verdrahtungsvorrichtung5 ist auf dem Teil mit starker Elektrizität ausgebildet. Die Isolierschicht17 wie etwa ein thermischer Oxidfilm ist auf dem Substrat16 ausgebildet, und darauf sind die Relais-Pads 8a bis 8e, 9a bis 9e und die Verdrahtung 10a bis 10e ausgebildet. Die Isolierschicht17 kann eine Isolierung zwischen dem Teil mit starker Elektrizität und der Verdrahtung 10a bis 10e oder dergleichen sicherstellen und dadurch die Zuverlässigkeit verbessern. Man beachte, dass herkömmlicherweise der Teil mit starker Elektrizität und die Signalverdrahtung auf einem Keramiksubstrat ausgebildet wurden und so der Abstand von Draht zu Draht vergrößert werden muss, um den Isolierabstand bzw. die Isolierstrecke zwischen beiden Teilen sicherzustellen. Im Gegensatz dazu kann, da die vorliegende Ausführungsform eine Isolierung von dem Teil mit starker Elektrizität unter Verwendung einer longitudinalen Struktur der Verdrahtungsvorrichtung5 realisiert, der Abstand von Draht zu Draht auf der oberen Oberfläche des Substrats16 nur ein Abstand sein, der für eine Isolierung in der Größenordnung einer Versorgungsspannung der Steuerung notwendig ist. Dies macht es möglich, die Gestaltungsfreiheit eines Layouts der Verdrahtung zu erhöhen und Drähte in kürzestem Abstand zu verbinden. - Die Verdrahtung 10e, die mit den Gates der Halbleitervorrichtungen 4a bis 4d verbunden ist, und die Verdrahtung 10d, die mit der Source verbunden ist, sind in einer Ringform vorgesehen. Die übrige Verdrahtung 10a bis 10c ist innerhalb dieser vorgesehen. Dies kann die Verdrahtungsvorrichtung
5 verkleinern. Die Abstände zwischen den Drähten 12a bis 12e in Verbindungen mit den Halbleitervorrichtungen 4a bis 4d, die keine Abfühl- bzw. Messvorrichtungen aufweisen, können so kurz wie möglich ausgebildet werden, und die Herstellungsausbeute kann dadurch verbessert werden. Man beachte, dass als Reaktion auf eine Änderung im Hauptstrom eine elektromotorische Kraft in der Schleife der ringförmigen Verdrahtung 10d und 10e erzeugt werden kann, was bewirken kann, dass ein induzierter Strom fließt, und bewirken kann, dass die Halbleitervorrichtungen 4a bis 4d nicht funktionieren. Ein Teil der ringförmigen Verdrahtung 10d und 10e kann folglich geöffnet sein. Dies macht es möglich, eine Ausbildung einer Schleife zu vermeiden und eine Induktion vom Hauptstrom zu minimieren. - Die Verwendung des plattenförmigen Leiters
14 kann verglichen mit einem Draht-Bonding den Verdrahtungswiderstand und die Induktivität reduzieren. Da die Pads 13a bis 13e in der vorliegenden Ausführungsform in der Größe reduziert werden können, ist es möglich, die Bondingfläche mit dem plattenförmigen Leiter14 zu vergrößern und den Verdrahtungswiderstand und die Induktivität zu reduzieren. - Eine Reduzierung der Größe der Verdrahtungsvorrichtung
5 schafft freien Raum zum Anordnen der Vielzahl von Halbleitervorrichtungen 4a bis 4d, erhöht den Freiheitsgrad eines Layout-Designs und ermöglicht dadurch, dass die Vielzahl von Halbleitervorrichtungen 4a bis 4d einander benachbart vorgesehen wird. Infolgedessen ist es möglich, die Größe des mit der Vielzahl von Halbleitervorrichtungen 4a bis 4d verbundenen plattenförmigen Leiters14 zu reduzieren. Dadurch ist es möglich, Kosten einer Materialbearbeitung und Materialkosten des plattenförmigen Leiters14 zu reduzieren und zur gleichen Zeit Verluste der Halbleitervorrichtungen 4a bis 4d durch den Effekt einer Reduzierung der Induktivität oder dergleichen zu reduzieren. Überdies ist es auch möglich, eine Spannung zu reduzieren, die durch einen Unterschied im linearen Ausdehnungskoeffizienten zwischen dem plattenförmigen Leiter14 und peripheren Bauteilen der Halbleitervorrichtungen 4a bis 4d hervorgerufen wird, und die Zuverlässigkeit zu verbessern. Darüber hinaus kann der plattenförmige Leiter14 die Verdrahtungsvorrichtung5 bedecken. Dadurch ist es möglich, eine Verdrahtung des Hauptstromkreises zu vereinfachen, die Größe des Halbleitermoduls zu reduzieren und Herstellungskosten, elektrische Charakteristiken und die Zuverlässigkeit zu verbessern. - Die Schleifenhöhe kann reduziert werden, indem man die Drähte 12a bis 12e dünner macht. Selbst wenn der plattenförmige Leiter
14 die Verbindungsstelle zwischen den Halbleitervorrichtungen 4a bis 4d und den Drähten 12a bis 12e bedeckt, ist es deshalb möglich, den Zwischenraum zwischen den Drähten 12a bis 12e und dem plattenförmigen Leiter14 zu minimieren. Daher ist es möglich, Kurzschlüsse zwischen den Drähten 12a bis 12e und dem plattenförmigen Leiter14 zu vermeiden, ohne die Dicke des Halbleitermoduls extrem zu vergrößern. - Die Halbleitervorrichtung 4b enthält eine Messvorrichtung. Die Messvorrichtung ermöglicht, dass der Zustand der Halbleitervorrichtung 4b genau und sukzessiv erfasst wird. Auf diese Weise kann eine Schutzschaltung zur rechten Zeit betätigt werden, und es ist möglich, einen Verlust des Halbleitermoduls zu reduzieren und die Zuverlässigkeit zu verbessern.
- Die Messvorrichtung enthält eine Temperaturmessdiode, die eine Temperatur der Halbleitervorrichtungen detektiert, und eine Strommessvorrichtung, die einen Stromwert detektiert, der durch die Halbleitervorrichtung mit einem konstanten Stromteilungsverhältnis fließt. Das Pad 13a der Halbleitervorrichtung 4b ist mit der Strommessvorrichtung verbunden, und die Pads 13b und 13c sind jeweils mit der Anode und der Kathode der Temperaturmessdioden verbunden. Man beachte, dass ein Kurzschließen des mit der Kathode verbundenen Pad 13c und des mit der Source verbundenen Pad 13d die Anzahl an Pads reduzieren kann.
- Wenn die Vielzahl von Halbleitervorrichtungen 4a bis 4d eng vorgesehen wird, um die Größe des Halbleitermoduls zu reduzieren, steigt wahrscheinlich die Temperatur der innerhalb des Isoliersubstrats
1 vorgesehenen Halbleitervorrichtung an. Aus diesem Grund ist es vorzuziehen, die die Messvorrichtung enthaltende Halbleitervorrichtung 4b verglichen mit den Halbleitervorrichtungen 4a, 4c und 4d, die keine Messvorrichtung enthalten, innerhalb des Isoliersubstrats1 anzuordnen. - Die Halbleitervorrichtungen 4a bis 4d enthalten Substrate aus einem Verbund-Halbleiter wie etwa Siliziumcarbid oder Galliumnitrid. Da Verbund-Halbleiter mit hohen Materialkosten und Bearbeitungskosten verbunden sind, können die Produktkosten reduziert werden, indem die effektiven Flächen der Halbleitervorrichtungen gemäß der vorliegenden Erfindung vergrößert werden.
- Wenn die Verdrahtungsvorrichtung
5 ein Siliziumsubstrat enthält, kann das Siliziumsubstrat unter Verwendung bestehender Waferprozesse leicht gebildet werden und kann unter Verwendung der gleichen Technik wie derjenigen für die Halbleitervorrichtungen 4a bis 4d aufgebaut werden. Somit können die Herstellungskosten reduziert werden. Außerdem kann die Verwendung eines Lichtdruckprozesses komplizierte feine Drähte ausbilden und kann somit die Verdrahtungsvorrichtung5 miniaturisieren. Dies macht es möglich, die Länge einer Hauptstromverdrahtung zu reduzieren und die Induktivität der Hauptstromverdrahtung zu reduzieren und dadurch Schaltverluste zu verringern, wenn eine aus SiC etc. geschaffene Halbleitervorrichtung angesteuert wird. Darüber hinaus ist es möglich, die Verdrahtung in der Verdrahtungsschicht5 , insbesondere die mit dem Gate verbundene Verdrahtung 10e und die mit der Source verbundene Verdrahtung 10d, so eng wie möglich platziert anzuordnen. Aus diesem Grund ist es möglich, eine Induktivität vom Hauptstrom zu minimieren und eine Fehlfunktion der Halbleitervorrichtungen 4a bis 4d zu verhindern. Eine komplizierte Verdrahtung wird insbesondere für die Verdrahtungsvorrichtung mit Drähten ausgebildet, die von der Verdrahtung 10d und 10e verschieden sind; aber die Verdrahtungsschleife zwischen der Verdrahtung 10d und 10e kann leicht minimiert werden. Es ist möglich, eine Verdrahtung gleicher Länge für eine Vielzahl von Halbleitervorrichtungen zu realisieren, indem die Verdrahtungen 10d und 10e, die nahe beieinander vorgesehen sind, ringförmig verdrahtet werden. - Das Substrat
16 kann ein aus GaAs oder dergleichen geschaffenes halbisolierendes Substrat sein. In diesem Fall ist es möglich, die Relais-Pads 8a bis 8e, 9a bis 9e und die Verdrahtung 10a bis 10e direkt auf dem Substrat16 auszubilden und die Notwendigkeit der Isolierschicht17 , die das Substrat16 und die Verdrahtung 10a bis 10e oder dergleichen isoliert, zu eliminieren. Folglich kann der Prozess zum Herstellen der Verdrahtungsvorrichtung5 verkürzt werden und können die Herstellungskosten reduziert werden. Man beachte, dass als die Verdrahtungsvorrichtung5 eine Leiterplatte genutzt werden kann. Die Verwendung einer kostengünstigen Leiterplatte kann Materialkosten reduzieren. - Es ist vorzuziehen, die Dicken von Vorrichtungen durch Schleifen in einem Prozess zum Herstellen von Halbleitervorrichtungen einzustellen und Höhendifferenzen zwischen den Pads 13a bis 13e und den Relais-Pads 9a bis 9e auf 100 µm oder weniger zu reduzieren. Pad-Höhen identisch auszubilden macht es möglich, die Drähte 12a bis 12e zu verkürzen und dadurch zu verhindern, dass die feinen Drähte 12a bis 12e während einer Injektion eines Versiegelungsharzes verschoben werden.
- Zweite Ausführungsform
-
6 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer zweiten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform wird eine Leiterplatte20 als Basisplatte genutzt. Die Halbleitervorrichtungen 4a bis 4d und die Verdrahtungsvorrichtung5 sind auf der gleichen Ebene der Leiterplatte20 vorgesehen. Die Leiterplatte20 ist ein vorwiegend zum Beispiel aus Kupfer geschaffener Wärmespreizer. Der Wärmespreizer ist über eine Isolierfolie oder Isolierplatte, die an die untere Oberfläche gebondet ist, von einem Kühlgehäuse wie etwa einer Luftkühllamelle oder einer Wasserkühllamelle isoliert. Solche Isolatoren und der Wärmespreizer können direkt gebondet oder über eine Wärmeleitpaste oder dergleichen gebondet werden. - Unter Verwendung der Leiterplatte
20 ist es möglich, selbst im Fall der Halbleitervorrichtungen 4a bis 4d mit verhältnismäßig kleinen effektiven Flächen Wärme effizient zu spreizen, den Wärmewiderstand zu reduzieren und die Leitfähigkeit und Zuverlässigkeit in Bezug auf Halbleiterverluste zu verbessern. Insbesondere im Fall der vorwiegend aus Siliziumcarbid oder dergleichen geschaffenen Halbleitervorrichtungen 4a bis 4d ist es schwierig, die Flächen zu vergrößern, und Wärme muss effizient gespreizt werden, und folglich ist die vorliegende Ausführungsform besonders effektiv. - Da es schwierig ist, eine Verdrahtung auf der Leiterplatte
20 auszubilden, wird die Funktion als Verdrahtung oft Leiterrahmen oder dergleichen zugewiesen. Dies bildet ein Hindernis für eine Miniaturisierung des Halbleitermoduls, und Drähte werden aufgrund einer Toleranz bei der Ausbildung oder Montage von Leiterrahmen kurzgeschlossen, was eine Verschlechterung der Fertigungsausbeute und Zuverlässigkeit zur Folge hat. Im Gegensatz dazu ermöglicht in der vorliegenden Ausführungsform die Verwendung der Verdrahtungsvorrichtung5 , dass eine Verdrahtung auf der Leiterplatte20 vorgesehen wird, und somit können diese Probleme gelöst werden. Der Rest der Konfiguration und die Effekte sind jenen der ersten Ausführungsform ähnlich. - Bezugszeichenliste
-
- 1
- Isoliersubstrat (Basisplatte);
- 2
- Schaltungsstruktur (Teil mit starker Elektrizität);
- 4a-4d
- Halbleitervorrichtung;
- 5
- Verdrahtungsvorrichtung;
- 7a-7e
- externe Elektrode;
- 8a-8e, 9a-9e
- Relais-Pad;
- 10a-10e
- Verdrahtung;
- 11a-11e, 12a-12e
- Draht;
- 13a-13e
- Pad;
- 14
- plattenförmiger Leiter;
- 15
- Harz;
- 16
- Substrat;
- 17
- Isolierschicht;
- 18
- Beschichtungsfilm;
- 19
- Gate-Widerstand;
- 20
- Leiterplatte (Basisplatte)
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- WO 2014/046058 [0003]
Claims (18)
- Halbleitermodul, aufweisend: eine Basisplatte; eine Halbleitervorrichtung, die auf der Basisplatte vorgesehen ist und ein Pad aufweist; eine externe Elektrode; eine Verdrahtungsvorrichtung, die auf der Basisplatte vorgesehen ist und ein erstes Relais-Pad, ein zweites Relais-Pad, das näher zum Pad als das erste Relais-Pad vorgesehen ist, und eine Verdrahtung umfasst, die das erste Relais-Pad und das zweite Relais-Pad verbindet; einen ersten Draht, der die externe Elektrode und das erste Relais-Pad verbindet; einen zweiten Draht, der das Pad und das zweite Relais-Pad verbindet; und ein Harz, das die Halbleitervorrichtung, die Verdrahtungsvorrichtung und die ersten und zweiten Drähte versiegelt, wobei der zweite Draht dünner als der erste Draht ist und das Pad kleiner als das erste Relais-Pad ist.
- Halbleitermodul nach
Anspruch 1 , ferner aufweisend einen Teil mit starker Elektrizität, der auf der Basisplatte vorgesehen und mit einem Leistungsanschluss auf einer unteren Oberfläche der Halbleitervorrichtung verbunden ist, wobei die Verdrahtungsvorrichtung ferner ein Substrat, das auf dem Teil mit starker Elektrizität vorgesehen ist, und eine Isolierschicht, die auf dem Substrat vorgesehen ist, umfasst und die ersten und zweiten Relais-Pads und die Verdrahtung auf der Isolierschicht vorgesehen sind. - Halbleitermodul nach
Anspruch 1 , wobei die Basisplatte eine Leiterplatte ist. - Halbleitermodul nach einem der
Ansprüche 1 bis3 , wobei die Verdrahtung eine in einer Ringform vorgesehene erste Verdrahtung und eine innerhalb der ersten Verdrahtung vorgesehene zweite Verdrahtung umfasst. - Halbleitermodul nach
Anspruch 4 , wobei ein Teil der ringförmigen ersten Verdrahtung geöffnet ist. - Halbleitermodul nach einem der
Ansprüche 1 bis5 , wobei die Halbleitervorrichtung eine Vielzahl von Transistoren enthält, das zweite Relais-Pad eine Vielzahl von Pads umfasst, die jeweils mit Gates der Vielzahl von Transistoren verbunden sind, eine Vielzahl von Gate-Widerständen jeweils zwischen die Vielzahl von Pads und die Verdrahtung geschaltet ist und, je höher eine Schwellenspannung der entsprechenden Halbleitervorrichtung ist, der Widerstandswert des Gate-Widerstands umso niedriger ist. - Halbleitermodul nach
Anspruch 6 , wobei ein Hauptmaterial des Gate-Widerstands Silizium ist. - Halbleitermodul nach einem der
Ansprüche 1 bis7 , wobei die Halbleitervorrichtung eine erste Halbleitervorrichtung, die eine Messvorrichtung enthält, und eine zweite Halbleitervorrichtung, die keine Messvorrichtung enthält, umfasst und die erste Halbleitervorrichtung verglichen mit der zweiten Halbleitervorrichtung innerhalb der Basisplatte gelegen ist. - Halbleitermodul nach einem der
Ansprüche 1 bis8 , ferner aufweisend einen plattenförmigen Leiter, der an eine Oberflächenelektrode der Halbleitervorrichtung gebondet ist. - Halbleitermodul nach einem der
Ansprüche 1 bis9 , wobei die Verdrahtungsvorrichtung einen Beschichtungsfilm enthält, der die Verdrahtung bedeckt. - Halbleitermodul nach
Anspruch 10 , wobei ein Hauptmaterial des Beschichtungsfilms Polyimid ist. - Halbleitermodul nach einem der
Ansprüche 1 bis11 , wobei die Halbleitervorrichtung ein Substrat aus einem Verbund-Halbleiter enthält. - Halbleitermodul nach einem der
Ansprüche 1 bis12 , wobei die Verdrahtungsvorrichtung ein Siliziumsubstrat enthält. - Halbleitermodul nach einem der
Ansprüche 1 bis12 , wobei die Verdrahtungsvorrichtung ein halbisolierendes Substrat enthält. - Halbleitermodul nach einem der
Ansprüche 1 bis12 , wobei die Verdrahtungsvorrichtung eine gedruckte Schaltungsplatine ist. - Halbleitermodul nach einem der
Ansprüche 1 bis15 , wobei ein Hauptmaterial des zweiten Drahts Gold ist. - Halbleitermodul nach einem der
Ansprüche 1 bis16 , wobei ein Hauptmaterial des ersten Drahts Aluminium ist. - Halbleitermodul nach einem der
Ansprüche 1 bis17 , wobei eine Höhendifferenz zwischen dem Pad und dem zweiten Relais-Pad 100 µm oder weniger beträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/016022 WO2019202687A1 (ja) | 2018-04-18 | 2018-04-18 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112018007492T5 true DE112018007492T5 (de) | 2020-12-31 |
Family
ID=68240097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112018007492.7T Pending DE112018007492T5 (de) | 2018-04-18 | 2018-04-18 | Halbleitermodul |
Country Status (5)
Country | Link |
---|---|
US (1) | US11430726B2 (de) |
JP (1) | JP6897869B2 (de) |
CN (1) | CN111971793B (de) |
DE (1) | DE112018007492T5 (de) |
WO (1) | WO2019202687A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11295954B2 (en) * | 2016-07-04 | 2022-04-05 | Mitsubishi Electric Corporation | Manufacturing method for a semiconductor device including a polysilicon resistor |
DE112018008167T5 (de) * | 2018-11-26 | 2021-08-12 | Mitsubishi Electric Corporation | Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung |
JP7421935B2 (ja) * | 2020-01-06 | 2024-01-25 | 日立Astemo株式会社 | 半導体装置 |
JP7313315B2 (ja) * | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
JP7337034B2 (ja) * | 2020-09-15 | 2023-09-01 | 三菱電機株式会社 | 半導体パッケージおよび半導体装置 |
JP7472806B2 (ja) | 2021-01-25 | 2024-04-23 | 三菱電機株式会社 | 半導体装置、パワーモジュール及び半導体装置の製造方法 |
JP2023122391A (ja) * | 2022-02-22 | 2023-09-01 | 株式会社デンソー | 半導体装置 |
WO2024079813A1 (ja) * | 2022-10-12 | 2024-04-18 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2747260B2 (ja) * | 1995-10-31 | 1998-05-06 | 九州日本電気株式会社 | セラミック複合リードフレーム及びそれを用いた半導体 装置 |
JP2001284395A (ja) * | 2000-03-31 | 2001-10-12 | Sanken Electric Co Ltd | 半導体装置 |
JP2003204009A (ja) | 2001-11-01 | 2003-07-18 | Sanyo Electric Co Ltd | 半導体装置 |
JP2004039807A (ja) * | 2002-07-02 | 2004-02-05 | Mitsubishi Electric Corp | 半導体パワーモジュール |
JP4384948B2 (ja) | 2004-07-26 | 2009-12-16 | 株式会社日立製作所 | パワーモジュール |
JP4845097B2 (ja) * | 2005-11-28 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US20090032972A1 (en) * | 2007-03-30 | 2009-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP4774075B2 (ja) | 2008-04-18 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体装置に配設される中継部材及び半導体装置 |
JP2010171169A (ja) | 2009-01-22 | 2010-08-05 | Sanken Electric Co Ltd | 半導体モジュール及びその制御方法 |
CN103348467B (zh) * | 2011-04-22 | 2016-03-30 | 三菱电机株式会社 | 半导体装置 |
US9343388B2 (en) * | 2012-01-25 | 2016-05-17 | Mitsubishi Electric Corporation | Power semiconductor device |
WO2014006724A1 (ja) * | 2012-07-05 | 2014-01-09 | 三菱電機株式会社 | 半導体装置 |
WO2014046058A1 (ja) | 2012-09-20 | 2014-03-27 | ローム株式会社 | パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型 |
JP2016115900A (ja) * | 2014-12-18 | 2016-06-23 | 三菱電機株式会社 | 半導体モジュールおよび半導体装置 |
JP6208164B2 (ja) | 2015-03-03 | 2017-10-04 | 三菱電機株式会社 | 半導体モジュールおよびその製造方法 |
JP6489965B2 (ja) | 2015-07-14 | 2019-03-27 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
JP6410952B2 (ja) | 2015-09-04 | 2018-10-24 | 三菱電機株式会社 | 電動機駆動装置および空気調和機 |
JP6559093B2 (ja) * | 2016-05-16 | 2019-08-14 | 三菱電機株式会社 | 半導体装置 |
-
2018
- 2018-04-18 DE DE112018007492.7T patent/DE112018007492T5/de active Pending
- 2018-04-18 WO PCT/JP2018/016022 patent/WO2019202687A1/ja active Application Filing
- 2018-04-18 US US16/954,192 patent/US11430726B2/en active Active
- 2018-04-18 JP JP2020514848A patent/JP6897869B2/ja active Active
- 2018-04-18 CN CN201880092357.3A patent/CN111971793B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019202687A1 (ja) | 2019-10-24 |
US20210167005A1 (en) | 2021-06-03 |
JPWO2019202687A1 (ja) | 2020-12-10 |
CN111971793B (zh) | 2024-05-17 |
US11430726B2 (en) | 2022-08-30 |
CN111971793A (zh) | 2020-11-20 |
JP6897869B2 (ja) | 2021-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112018007492T5 (de) | Halbleitermodul | |
DE102017200256B4 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE102012224355B4 (de) | Leistungsmodul | |
DE102015212832B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE112016005570T5 (de) | Leistungshalbleitervorrichtung | |
DE102010000199B4 (de) | Einkapselungsverfahren | |
DE212018000087U1 (de) | Halbleitervorrichtung | |
DE102018124171A1 (de) | Halbleitervorrichtung | |
DE10100620A1 (de) | Leistungsmodul | |
DE102014104630A1 (de) | Hochleistungs-Einzelchip-Halbleiter-Package | |
DE212018000073U1 (de) | Halbleiterbauelement | |
DE102014113694A1 (de) | Substrat, chipanordnung und verfahren zur herstellung davon | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102018104509A1 (de) | Halbleitervorrichtung | |
DE112018008167T5 (de) | Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung | |
DE102014102006A1 (de) | Halbleitermodule und Verfahren zu deren Bildung | |
DE112020003598T5 (de) | Elektrischer schaltungskörper, leistungsumsetzer und verfahren zur herstellung eines elektrischen schaltungskörpers | |
DE102016104813A1 (de) | Halbleiterpackage mit integrierter Ausgangsinduktivität auf einer gedruckten Leiterplatte | |
DE102018212436A1 (de) | Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung | |
DE102014101712A1 (de) | Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür | |
DE102020112338A1 (de) | Halbleitervorrichtung | |
DE212021000109U1 (de) | Halbleiterbauteil | |
DE102020122125A1 (de) | Halbleitermodul | |
DE112020002920T5 (de) | Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung | |
DE102015108253B4 (de) | Elektronisches Modul und Verfahren zum Herstellen desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |