DE102017209119B4 - Halbleitermodul und Leistungswandler - Google Patents

Halbleitermodul und Leistungswandler Download PDF

Info

Publication number
DE102017209119B4
DE102017209119B4 DE102017209119.3A DE102017209119A DE102017209119B4 DE 102017209119 B4 DE102017209119 B4 DE 102017209119B4 DE 102017209119 A DE102017209119 A DE 102017209119A DE 102017209119 B4 DE102017209119 B4 DE 102017209119B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
insulating layer
metal
semiconductor
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017209119.3A
Other languages
English (en)
Other versions
DE102017209119A1 (de
Inventor
Haruhiko Murakami
Rei YONEYAMA
Takami Otsuki
Akihiko Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017209119A1 publication Critical patent/DE102017209119A1/de
Application granted granted Critical
Publication of DE102017209119B4 publication Critical patent/DE102017209119B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleitermodul, aufweisend:
ein isolierendes Substrat (12), das eine isolierende Schicht (12a), ein erstes Metallmuster (12b), das auf einer oberen Oberfläche der isolierenden Schicht (12a) ausgebildet ist, und ein zweites Metallmuster (12c), das auf einer unteren Oberfläche der isolierenden Schicht (12a) ausgebildet ist, aufweist;
einen Halbleiter-Chip (18, 22), der aus SiC ausgebildet und mit einem ersten Metallverbindungsteil (16, 20) an dem ersten Metallmuster (12b) befestigt ist; und
einen Kühlkörper (10), der mit einem zweiten Metallverbindungsteil (14) an dem zweiten Metallmuster (12c) befestigt ist,
ein Gehäuse (50), welches das isolierende Substrat (12) und den Halbleiter-Chip (18, 22) aufnimmt und an dem Kühlkörper (10) befestigt ist; und
einen Steuerungs-IC (64), in welchem eine Treiberschaltung, die den Halbleiter-Chip (18, 22) treibt, und eine Schutzschaltung für den Halbleiter-Chip (18, 22) integriert sind, wobei
der Steuerungs-IC (64) in dem Gehäuse (50) untergebracht ist,
der Halbleiter-Chip (18, 22) eine Dicke aufweist, die gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm ist, und
die isolierende Schicht (12a) eine Dicke aufweist, die gleich oder größer als 0,8 mm und gleich oder kleiner als 1,0 mm ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul, das zum Beispiel zum Schalten eines hohen Stroms oder für andere ähnliche Zwecke verwendet wird, und einen Leistungswandler, der das Halbleitermodul verwendet.
  • Stand der Technik
  • Die JP 2014 - 130 875 A offenbart ein isolierendes Substrat, das eine Keramikplatte und Elektroden aufweist, die auf oberen und unteren Oberflächen der Keramikplatte ausgebildet sind. Eine Basisplatte ist mit einem Metallverbindungsteil an einer der Elektroden befestigt, und eine Halbleitervorrichtung ist mit einem Metallverbindungsteil an der anderen der Elektroden befestigt.
  • Ein Halbleitermodul, das für eine Leistungssteuerung verwendet wird, weist einen darauf angebrachten Halbleiter-Chip auf. Solch ein Halbleiter-Chip weist einen Bipolartransistor mit isoliertem Gate (IGBT), einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) und eine Freilaufdiode (FWDi) auf. Das Halbleitermodul ist als ein Leistungsmodul bekannt. Das Leistungsmodul weist auf: ein isolierendes Substrat, das auf einen Kühlkörper gelötet ist; und einen Halbleiter-Chip, der auf ein Metallmuster auf dem isolierenden Substrat gelötet ist.
  • Eine Inverter-Vorrichtung als ein Produkt, welches das Leistungsmodul einsetzt, muss einen geringeren Verlust erzielen und verkleinert werden. Folglich muss das Halbleitermodul ebenfalls einen geringeren Verlust erzielen und verkleinert werden. Der geringere Verlust kann mit einem dünneren Halbleiter-Chip und einer optimierten Halbleiter-Chip-Struktur erzielt werden. Das Verkleinern wird mit einem optimierten Gehäuseaufbau erzielt. In dem verkleinerten Halbleitermodul sind jedoch Halbleiter-Chips dicht angeordnet, sodass eine Wärmeableitungsfläche klein gestalten wird. Somit kann die Wärmeableitung beeinträchtigt werden. Das isolierende Substrat kann eine dünnere isolierende Schicht aufweisen, um eine Beeinträchtigung der Wärmeableitung zu verhindern.
  • Somit besteht ein jüngster Trend, dass die Halbleiter-Chips so gestaltet werden, dass sie dünner sind, um das Halbleitermodul mit einem geringeren Verlust zu erzielen, und dass die isolierende Schicht des isolierenden Substrats so gestaltet wird, dass sie dünner ist, um eine höhere Wärmeableitung zu erzielen.
  • Die Halbleiter-Chips und das isolierende Substrat sind mit einem ersten Lötmittel miteinander verbunden. Das isolierende Substrat und der Kühlkörper sind mit einem zweiten Lötmittel miteinander verbunden. Wenn das Halbleitermodul verwendet wird, um in einem Muster zu arbeiten, das eine große Differenz zwischen einer Verbindungstemperatur für die Halbleiter-Chips und einer Gehäusetemperatur bedingt, verursacht der Unterschied in einem linearen Ausdehnungskoeffizienten zwischen den Halbleiter-Chips, dem isolierenden Substrat und dem Kühlkörper eine thermische Ermüdung in dem ersten Lötmittel und dem zweiten Lötmittel. Die thermische Ermüdung kann zu einem Riss in dem ersten Lötmittel und dem zweiten Lötmittel führen, welcher zu einer Verschlechterung der Wärmeableitung führt, was in einer kürzeren Betriebslebensdauer resultiert.
  • Das erste Lötmittel erfährt eine hohe Beanspruchung aufgrund einer Temperaturänderung, wenn der Halbleiter-Chip aus einem Material wie SiC mit einer physikalischen Eigenschaft, dass es härter ist als Si, ausgebildet ist. Die Beanspruchung des ersten Lötmittels wird sogar noch stärker, wenn die isolierende Schicht dünn ist, was zu einer kürzeren Betriebslebensdauer des Halbleitermoduls führt.
  • Die Halbleiter-Chips können so gestaltet sein, dass sie dünner sind, um eine Beanspruchung des ersten Lötmittels zu reduzieren. Unglücklicherweise bedingt ein Verdünnen eines Wafers, der aus SiC besteht, was ein härteres Material als Si ist, ein starkes Abnutzen eines verwendeten Polierwerkzeugs, was zu einer geringen Massenproduktionseffizienz führt.
  • Die US 2013/0240909 A1 beschreibt eine Halbleitervorrichtung, welche ein Halbleiterelementsubstrat umfasst, wobei ein Elektrodenmuster auf einer Oberfläche eines isolierenden Substrats gebildet ist und eine Elektrode auf der Rückseite auf der anderen Oberfläche des isolierenden Substrats ausgebildet ist. Diese umfasst außerdem eine Spannungsrelaxationsklebstoffschicht aus Harz, die mindestens einen Teil eines Teils der Oberfläche des isolierenden Substrats bedeckt, wo das Elektrodenmuster und die Elektrode auf der Rückseite nicht gebildet sind, ein Halbleiterelement, das unter Verwendung eines Bindungsmaterials an der Oberfläche des Elektrodenmusters gegenüber dem isolierenden Substrat befestigt ist, und ein erstes Dichtungsharzelement, das das Halbleiterelement und das Halbleiterelementsubstrat bedeckt, wobei ein Elastizitätsmodul der Spannungsrelaxationsklebstoffschicht niedriger ist als die des ersten Dichtharzelements.
  • Die US 2011/0180809 A1 beschreibt eine P-seitige Gehäuseeinheit und eine N-seitige Gehäuseeinheit, welche auf einer Hauptfläche eines Metallkühlkörpers so angeordnet sind, dass sich eine Hauptfläche in einer Richtung senkrecht zur Hauptfläche des Kühlkörpers erstreckt. Jede der P-seitigen Verpackungseinheiten und der N-seitigen Verpackungseinheiten ist durch einen Endkantenabschnitt eines Kühlkörpers befestigt, der von einem Schienenform-Einheitsmontageteil gehalten wird, das auf der Hauptfläche des Kühlkörpers vorgesehen ist.
  • US 2002 / 0 037 435 A1 offenbart ein Schaltungssubstrat, das ein Keramiksubstrat und eine Al-Schaltung aus Al oder einer Al-Legierung aufweist, die über eine Schicht aus Al und Cu an das Keramiksubstrat gebunden ist.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung ist angesichts der vorstehend beschriebenen Situation entwickelt worden, und eine Aufgabe der vorliegenden Erfindung ist, ein Halbleitermodul und einen Leistungswandler zur Verfügung zu stellen, in welchen eine hohe Wärmeableitung für Halbleiter-Chips sichergestellt werden kann.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche. Die Unteransprüche haben vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung ersichtlicher.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einem ersten Beispiel zur Erläuterung der anspruchsgemäßen Erfindung;
    • 2 ist eine Querschnittsansicht und eine Draufsicht des Halbleitermoduls;
    • 3 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einem zweiten Beispiel;
    • 4 ist ein Diagramm, das ein Verhältnis zwischen der Dicke der isolierenden Schicht und der Beanspruchung auf die ersten Metallverbindungsteile und das zweite Metallverbindungsteil darstellt;
    • 5 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einer ersten Ausführungsform der anspruchsgemäßen Erfindung; und
    • 6 ist ein Diagramm, das einen Leistungswandler gemäß einer zweiten Ausführungsform darstellt.
  • Detaillierte Beschreibung der Beispiele und der bevorzugten Ausführungsformen
  • Halbleitermodule und ein Leistungswandler gemäß Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die Zeichnungen beschrieben. Die gleichen oder korrespondierende Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und eine redundante Beschreibung kann geeignet weggelassen sein.
  • Erstes Beispiel
  • 1 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einem ersten Beispiel zur Erläuterung der anspruchsgemäßen Erfindung. Das Halbleitermodul weist ein isolierendes Substrat 12 auf. Das isolierende Substrat 12 weist auf: eine isolierende Schicht 12a; ein erstes Metallmuster 12b, das auf einer oberen Oberfläche der isolierenden Schicht 12a ausgebildet ist; und ein zweites Metallmuster 12c, das auf einer unteren Oberfläche der isolierenden Schicht 12a ausgebildet ist. Ein Material der isolierenden Schicht 12a ist zum Beispiel AlN, Al2O3 oder SiN.
  • Halbleiter-Chips 18 und 22 sind mit ersten Metallverbindungsteilen 16 und 20 auf dem ersten Metallmuster 12b befestigt. Die Halbleiter-Chips 18 und 22 sind aus SiC ausgebildet. Zum Beispiel ist der Halbleiter-Chip 18 ein Bipolartransistor mit isoliertem Gate (IGBT) und der Halbleiter-Chip 22 ist eine Freilaufdiode. Allgemein sind Halbleiter-Chips oder Wafer, die aus SiC ausgebildet sind, so gestaltet, dass sie eine Dicke von 0,25 mm bis 0,35 mm aufweisen. Zum Beispiel wird ein n-Typ-SiC-Wafer, der eine Dicke von 350 µm aufweist, in dem Paragraph 0005 in der JP 2014 - 82 361 A offenbart. Die Halbleiter-Chips 18 und 22 des Halbleitermoduls gemäß der ersten Ausführungsform der vorliegenden Erfindung weisen jeder eine Dicke von Z2 auf, die gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm ist.
  • Ein Kühlkörper 10 ist mit einem zweiten Metallverbindungsteil 14 an einem zweiten Metallmuster 12c befestigt. Der Kühlkörper 10 ist aus einem Material ausgebildet, das eine hohe Wärmeableitung aufweist wie Metall. Zum Beispiel sind die ersten Metallverbindungsteile 16 und 20 und das zweite Metallverbindungsteil 14 Lötmittel. Das zweite Metallverbindungsteil 14 weist auf: sich direkt unterhalb befindliche Abschnitte 14a, die direkt unterhalb der Halbleiter-Chips 18 und 22 angeordnet sind; und einen sich nicht direkt unterhalb befindlichen Abschnitt 14b, der sich zu den sich direkt unterhalb befindlichen Abschnitten 14a erstreckt und nicht direkt unterhalb der Halbleiter-Chips 18 und 22 angeordnet ist. Eine Fläche, in welcher das zweite Metallverbindungsteil 14 ausgebildet ist, ist größer als eine Fläche, in welcher jedes der ersten Metallverbindungsteile 16 und 20 ausgebildet ist.
  • Die isolierende Schicht 12a und die Halbleiter-Chips 18 und 22 erfüllen das folgende Verhältnis im Sinne einer physikalischen Eigenschaft und eines linearen Ausdehnungskoeffizienten. Genauer führt die dickere isolierende Schicht 12a zu einer geringeren Beanspruchung auf die ersten Metallverbindungsteile 16 und 20 unter den Halbleiter-Chips 18 und 22 und zu einer größeren Beanspruchung auf das zweite Metallverbindungsteil 14 unter dem isolierenden Substrat 12. Ein solches Verhältnis wird auch in allgemeinen anderen Fällen als einem Fall erfüllt, in welchem die isolierende Schicht 12a aus AIN ausgebildet ist und die Halbleiter-Chips 18 und 22 aus SiC ausgebildet sind.
  • Wenn sich die Teile des Halbleitermoduls wiederholt in einem Wärmezyklus ausdehnen und zusammenziehen, wird ein Riss in einem Endteil jedes der ersten Metallverbindungsteile 16 und 20 und in einem Endteil des zweiten Metallverbindungsteils 14 ausgebildet. 1 stellt einen Riss 20a, der in dem ersten Metallverbindungsteil 20 ausgebildet ist, und einen Riss 14c, der in dem zweiten Metallverbindungsteil 14 ausgebildet ist, dar.
  • 2 ist eine Querschnittsansicht und eine Draufsicht des Halbleitermoduls. In 2 sind der Riss 14c, der in dem zweiten Metallverbindungsteil 14 ausgebildet ist, und der Riss 20a, der in dem ersten Metallverbindungsteil 20 ausgebildet ist, zum Zweck der Beschreibung dargestellt. Der Riss 20a an dem ersten Metallverbindungsteil 20 führt direkt zu der Verschlechterung der Wärmeableitung für den Halbleiter-Chip 22. Der Riss 14c, der in dem zweiten Metallverbindungsteil 14 ausgebildet ist, ist in dem sich nicht direkt unterhalb befindlichen Abschnitt 14b ausgebildet und beeinflusst die Wärmeableitung für den Halbleiter-Chip 22 somit weniger wahrscheinlich negativ.
  • Die Größen der Risse 20a und 14c können mit der Dicke der isolierenden Schicht 12a kontrolliert werden, wie vorstehend beschrieben. In dem ersten Beispiel weist die isolierende Schicht 12a eine Dicke Z1 auf, die um einen Faktor von einschließlich 2,66 bis einschließlich 5 größer ist als die Dicke Z2 jedes der Halbleiter-Chips 18 und 22. Somit ist die isolierende Schicht 12a so gestaltet, dass sie so dick ist, dass sich der Riss in den ersten Metallverbindungsteilen 16 und 20 unter den Halbleiter-Chips 18 und 22 verkleinert und in dem zweiten Metallverbindungsteil 14 unter dem isolierenden Substrat 12 vergrößert.
  • Somit wird verhindert, dass der Riss in den ersten Metallverbindungsteilen 16 und 20 ausgebildet wird, so dass er die Wärmeableitung für die Halbleiter-Chips 18 und 22 nicht wesentlich verschlechtert, sondern dass er in dem sich nicht direkt unterhalb befindlichen Abschnitt 14b des zweiten Metallverbindungsteils 14 ausgebildet wird, weil der Riss, der in solch einem Abschnitt ausgebildet ist, die Wärmeableitung für die Halbleiter-Chips 18 und 22 weniger wahrscheinlich nachteilig beeinflusst. Somit kann eine hohe Wärmeableitung für die Halbleiter-Chips sichergestellt werden. Der Riss wird wahrscheinlich in den ersten Metallverbindungsteilen 16 und 20 ausgebildet, insbesondere wenn die Halbleiter-Chips 18 und 22 aus einem harten Material wie SiC ausgebildet sind. Alles in allem kann mit der kontrollierten Bildung des Risses, wie vorstehend beschrieben, der Riss, der in den ersten Metallverbindungsteilen 16 und 20 aufgrund der thermischen Ermüdung ausgebildet wird, verhindert oder reduziert werden.
  • Wie vorstehend beschrieben, sind in dem Halbleitermodul gemäß dem ersten Beispiel die Risse, die in den ersten Metallverbindungsteilen 16 und 20 ausgebildet sind, kleiner als der Riss, der in dem zweiten Metallverbindungsteil 14 ausgebildet ist. Somit wird ein relativ großer Riss in dem zweiten Metallverbindungsteil 14 ausgebildet. Dennoch sind die Halbleiter-Chips 18 und 22 in einer Draufsicht in Mittenbereichen des isolierenden Substrats 12 ausgebildet. Somit kann der Riss in dem sich nicht direkt unterhalb befindlichen Abschnitt 14b ausgebildet sein aber ist nicht in dem sich direkt unterhalb befindlichen Abschnitt 14a ausgebildet. Alles in allem wird die Wärmeableitung für die Halbleiter-Chips 18 und 22 nicht wesentlich beeinträchtigt.
  • Das isolierende Substrat 12 mit den aus SiC ausgebildeten Halbleiter-Chips 18 und 22 kann einem hohen Strom widerstehen und ist somit so gestaltet, dass es groß ist. Mit einer solchen Gestaltung weist der sich nicht direkt unterhalb befindliche Abschnitt 14b des zweiten Metallverbindungsteils 14 eine große Fläche auf, und somit erreicht der Riss, der in dem sich nicht direkt unterhalb befindlichen Abschnitt 14b ausgebildet ist, weniger wahrscheinlich den sich direkt unterhalb befindlichen Abschnitt 14a.
  • Das Halbleitermodul gemäß einem ersten Beispiel zur Erläuterung der anspruchsgemäßen Erfindung kann auf verschiedene Weisen modifiziert werden, ohne das vorstehend beschriebene Merkmal zu beeinträchtigen. Zum Beispiel kann jede Zahl von Halbleiter-Chips auf dem isolierenden Substrat 12 befestigt sein. Das Gleiche gilt für Halbleitermodule und einen Leistungswandler gemäß nachfolgend beschriebenen Beispielen und Ausführungsformen. Die Halbleitermodule und der Leistungswandler gemäß den nachfolgend beschriebenen Beispielen und Ausführungsformen sind denen gemäß dem ersten Beispiel ähnlich, und somit werden hauptsächlich ihre Unterschiede von dem ersten Beispiel beschrieben.
  • Zweites Beispiel
  • 3 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einem zweiten Beispiel. Die Dicke Z2 des Halbleiter-Chips ist gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm. Die Dicke Z3 der isolierenden Schicht 12a ist gleich oder größer als 0,8 mm. 4 ist ein Diagramm, das ein Verhältnis zwischen der Dicke der aus AIN ausgebildeten isolierenden Schicht 12a und der Beanspruchung der ersten Metallverbindungsteile 16 und 20 sowie dem zweiten Metallverbindungsteil 14 darstellt. Ein Abschnitt A in 4 stellt eine unelastische Beanspruchung der ersten Metallverbindungsteile 16 und 20 sowie des zweiten Metallverbindungsteils 14 unter einer Bedingung, in welcher der Halbleiter-Chip aus Si ausgebildet ist und die isolierende Schicht aus AIN eine Dicke von 0,653 mm aufweist, als eine Referenz eines erhöhten Betrags dar.
  • Hierbei wirkt die größere Beanspruchung auf das zweite Metallverbindungteil 14 unter dem isolierenden Substrat 12 als auf die ersten Metallverbindungsteile 16 und 20. Wenn jedoch der Halbleiter-Chip aus SiC ausgebildet ist, wie in Abschnitt B in 4 gezeigt, wirkt die größere Verformung auf die ersten Metallverbindungsteile 16 und 20 unter den Halbleiter-Chips, selbst wenn die Dicke der aus AIN ausgebildeten isolierenden Schicht 12a von 0,653 mm unverändert ist. Dies gilt, weil SiC ein Material ist, das härter ist als Si. Wie vorstehend beschrieben, wirkt, wenn der Halbleiter-Chip aus SiC ausgebildet ist, eine große Beanspruchung wahrscheinlich auf die ersten Metallverbindungsteile 16 und 20.
  • Wie in den Abschnitten C, D und E in 4 dargestellt, nimmt die Beanspruchung auf die ersten Metallverbindungsteile 16 und 20 ab und die Beanspruchung auf das zweite Metallverbindungsteil 14 nimmt zu, wenn die Dicke der isolierenden Schicht 12a auf 0,8 mm, 1,0 mm und 1,5 mm zunimmt. In dem zweiten Beispiel ist die Dicke Z3 der isolierenden Schicht 12a nicht kleiner als 0,8 mm. Somit ist die Beanspruchung auf die ersten Metallverbindungsteile 16 und 20 immer kleiner als die Beanspruchung auf das zweite Metallverbindungsteil 14. Mit anderen Worten übersteigt die Beanspruchung auf die ersten Metallverbindungsteile 16 und 20 nicht die Beanspruchung in einem Fall, in welchem die isolierende Schicht aus Si gebildet ist, wie in dem Abschnitt A in 4 gezeigt. Alles in allem kann eine hohe Wärmeableitung für den Halbleiter-Chip sichergestellt werden.
  • Erste Ausführungsform
  • 5 ist eine Querschnittsansicht eines Halbleitermoduls gemäß einer ersten Ausführungsform der anspruchsgemäßen Erfindung. Das isolierende Substrat 12 und der Halbleiter-Chip 18 sind in einem Gehäuse 50 untergebracht. Das Gehäuse 50 ist an dem Kühlkörper 10 befestigt. Ein Anschluss 52 ist auf dem Gehäuse befestigt. Eine gedruckte Schaltungsplatine 54 ist an dem Anschluss 52 befestigt. Die gedruckte Schaltungsplatine 54 ist direkt über dem isolierenden Substrat 12 in dem Gehäuse 50 angeordnet. Anschlussflächen 60 aus einem leitfähigen Material sind auf der gedruckten Schaltungsplatine 54 ausgebildet. Anschlüsse 64a eines integrierten Schaltkreises (IC) 64 zur Steuerung sind mit einem Lötmittel 62 an den Anschlussflächen 60 befestigt. In dem Steuerungs-IC 64 sind eine Treiberschaltung, die den Halbleiter-Chip 18 treibt, und eine Schutzschaltung für den Halbleiter-Chip 18 integriert. Der Steuerungs-IC 64 ist in dem Gehäuse untergebracht.
  • Ein Anschluss 56, der sich aus dem Gehäuse 50 erstreckt, ist mit der gedruckten Schaltungsplatine 54 verbunden. Der Anschluss 56 fungiert als ein Signalanschluss. Ein Hauptanschluss 70, der sich aus dem Gehäuse 50 erstreckt, ist an dem Gehäuse 50 befestigt. Eine Abdeckung 74 ist an dem Gehäuse 50 befestigt. Dieses Halbleitermodul mit dem Gehäuse 50, das den Steuerungs-IC 64 einschließt, in welchem die Treiberschaltung und die Schutzschaltung für den Halbleiter-Chip 18 integriert sind, wird als ein intelligentes Leistungsmodul (IPM) bezeichnet. Das IPM muss mehr verkleinert werden als die Halbleitermodule. Wenn die Chips wegen des Verkleinerns des Gehäuses dicht angeordnet sind, wird eine Wärmedichte in dem IPM hoch, und somit ändert sich die Chip-Verbindungstemperatur wesentlich, während sich das IPM in einem Betriebszustand befindet. In einer solchen Situation kann die Anordnung, die in dem ersten oder zweiten Beispiel beschrieben ist, eingesetzt werden, sodass eine hohe Wärmeableitung für den Halbleiter-Chip sichergestellt werden kann.
  • Zweite Ausführungsform
  • 6 ist ein Diagramm, das einen Leistungswandler gemäß einer zweiten Ausführungsform darstellt. Der Leistungswandler weist mindestens ein Halbleitermodul gemäß der Ausführungsform auf. Somit sind die isolierende Schicht 12a und die Halbleiter-Chips mit den Dicken, die vorstehend beschrieben sind, in mindestens einem Teil des Leistungswandlers ausgebildet. Der in 6 dargestellte Leistungswandler weist sechs Schaltvorrichtungen und sechs Freilaufdioden als Halbleiter-Chips auf, die insgesamt eine Drei-Phasen-Inverter-Schaltung bilden. Der Leistungswandler ist jedoch nicht auf die Inverter-Schaltung beschränkt, und ein Konverter, ein Servo-Verstärker oder eine Leistungsversorgungseinheit können ausgebildet sein.
  • Ein Leistungswandler kann das Halbleitermodul gemäß einer der vorstehenden Beispiele oder Ausführungsform aufweisen, das eine kleine Größe, eine dichte Anordnung und eine lange Lebensdauer aufweisen. Somit kann der Leistungswandler eine kleinere Gehäusegröße mit geringerer Gestaltungseinschränkung, die einem Gehäuse und einer Sammelschiene des Leistungswandlers auferlegt wird, aufweisen. Herkömmlicherweise ist die Zahl von Steuerungsleistungsvorrichtungen eines Inverters beschränkt gewesen, weil die Anordnung der anzubringenden Halbleitermodule wegen der Gehäusegröße des Inverters begrenzt gewesen ist. Diesbezüglich kann das Halbleitermodul gemäß der vorliegenden Erfindung in dem Leistungswandler freier angeordnet werden, wodurch eine höhere Zahl von Steuerungsleistungsvorrichtungen angebracht werden kann. Alles in allem kann ein Inverter mit verbesserter Funktionalität erzielt werden.
  • Die technischen Merkmale, die in den vorstehend beschriebenen Ausführungsformen beschrieben sind, können geeignet kombiniert werden, um verwendet zu werden.
  • In der vorliegenden Erfindung wird eine Bildung eines Risses in einem ersten Metallverbindungsteil, das direkt unter einem Halbleiter-Chip ausgebildet ist, verhindert, aber wird in einem zweiten Metallverbindungsteil unter einem isolierenden Substrat toleriert, das groß ausgebildet ist, wenn ein SiC-Halbleiter-Chip verwendet wird, und somit kann eine hohe Wärmeableitung für den Halbleiter-Chip sichergestellt werden.
  • Zusammengefasst weist ein Halbleitermodul ein isolierendes Substrat, das eine isolierende Schicht, ein erstes Metallmuster, das auf einer oberen Oberfläche der isolierenden Schicht ausgebildet ist, und ein zweites Metallmuster, das auf einer unteren Oberfläche der isolierenden Schicht ausgebildet ist, aufweist, einen Halbleiter-Chip, der aus SiC ausgebildet ist und mit einem ersten Metallverbindungsteil an dem ersten Metallmuster befestigt ist, und einen Kühlkörper, der mit einem zweiten Metallverbindungsteil an dem zweiten Metallmuster befestigt ist, auf, wobei der Halbleiter-Chip eine Dicke aufweist, die gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm ist, und die isolierende Schicht eine Dicke aufweist, die um einen Faktor von einschließlich 2,66 bis einschließlich 5 größer ist als die Dicke des Halbleiter-Chips.
  • Bezugszeichenliste
    • 10
    Kühlkörper
    12
    isolierendes Substrat
    12a
    isolierende Schicht
    12b
    erstes Metallmuster
    12c
    zweites Metallmuster
    14
    Metallverbindungsteil
    14a
    direkt unterhalb befindlicher Abschnitt
    14b
    nicht direkt unterhalb befindlicher Abschnitt
    14c
    Riss
    16
    Metallverbindungsteil
    18
    Halbleiter-Chip
    20
    Metallverbindungsteil
    20a
    Riss
    22
    Halbleiter-Chip
    50
    Gehäuse
    52
    Anschluss
    54
    gedruckte Schaltungsplatine
    56
    Anschluss
    60
    Anschlussfläche
    62
    Lötmittel
    64
    integrierter Schaltkreis, IC
    64a
    Anschluss
    70
    Hauptanschluss

Claims (4)

  1. Halbleitermodul, aufweisend: ein isolierendes Substrat (12), das eine isolierende Schicht (12a), ein erstes Metallmuster (12b), das auf einer oberen Oberfläche der isolierenden Schicht (12a) ausgebildet ist, und ein zweites Metallmuster (12c), das auf einer unteren Oberfläche der isolierenden Schicht (12a) ausgebildet ist, aufweist; einen Halbleiter-Chip (18, 22), der aus SiC ausgebildet und mit einem ersten Metallverbindungsteil (16, 20) an dem ersten Metallmuster (12b) befestigt ist; und einen Kühlkörper (10), der mit einem zweiten Metallverbindungsteil (14) an dem zweiten Metallmuster (12c) befestigt ist, ein Gehäuse (50), welches das isolierende Substrat (12) und den Halbleiter-Chip (18, 22) aufnimmt und an dem Kühlkörper (10) befestigt ist; und einen Steuerungs-IC (64), in welchem eine Treiberschaltung, die den Halbleiter-Chip (18, 22) treibt, und eine Schutzschaltung für den Halbleiter-Chip (18, 22) integriert sind, wobei der Steuerungs-IC (64) in dem Gehäuse (50) untergebracht ist, der Halbleiter-Chip (18, 22) eine Dicke aufweist, die gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm ist, und die isolierende Schicht (12a) eine Dicke aufweist, die gleich oder größer als 0,8 mm und gleich oder kleiner als 1,0 mm ist.
  2. Halbleitermodul gemäß Anspruch 1, wobei ein Material der isolierenden Schicht (12a) AIN, Al2O3 oder SiN ist.
  3. Halbleitermodul gemäß Anspruch 1 oder 2, wobei das zweite Metallverbindungsteil (14) einen sich direkt unterhalb befindlichen Abschnitt (14a), der direkt unterhalb des Halbleiter-Chips (18, 22) angeordnet ist, und einen sich nicht direkt unterhalb befindlichen Abschnitt (14b), der sich zu dem sich direkt unterhalb befindlichen Abschnitt (14a) erstreckt und nicht direkt unterhalb des Halbleiter-Chips (18, 22) angeordnet ist, aufweist, und ein Riss (20a), der in dem ersten Metallverbindungsteil (20) ausgebildet ist, kleiner ist als ein Riss (14c), der in dem sich nicht direkt unterhalb befindlichen Abschnitt (14b) ausgebildet ist.
  4. Leistungswandler, der mindestens ein Halbleitermodul umfasst, das aufweist: ein isolierendes Substrat (12), das eine isolierende Schicht (12a), ein erstes Metallmuster (12b), das auf einer oberen Oberfläche der isolierenden Schicht (12a) ausgebildet ist, und ein zweites Metallmuster (12c), das auf einer unteren Oberfläche der isolierenden Schicht (12a) ausgebildet ist, aufweist; einen Halbleiter-Chip (18, 22), der aus SiC ausgebildet und mit einem ersten Metallverbindungsteil (16, 20) an dem ersten Metallmuster (12b) befestigt ist; einen Kühlkörper (10), der mit einem zweiten Metallverbindungsteil (14) an dem zweiten Metallmuster (12c) befestigt ist, ein Gehäuse (50), welches das isolierende Substrat (12) und den Halbleiter-Chip (18, 22) aufnimmt und an dem Kühlkörper (10) befestigt ist; und einen Steuerungs-IC (64), in welchem eine Treiberschaltung, die den Halbleiter-Chip (18, 22) treibt, und eine Schutzschaltung für den Halbleiter-Chip (18, 22) integriert sind, wobei der Steuerungs-IC (64) in dem Gehäuse (50) untergebracht ist, der Halbleiter-Chip (18, 22) eine Dicke aufweist, die gleich oder größer als 0,25 mm und gleich oder kleiner als 0,35 mm ist, und die isolierende Schicht (12a) eine Dicke aufweist, die gleich oder größer als 0,8 mm und gleich oder kleiner als 1,0 mm ist.
DE102017209119.3A 2016-07-12 2017-05-31 Halbleitermodul und Leistungswandler Active DE102017209119B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016137730A JP6759784B2 (ja) 2016-07-12 2016-07-12 半導体モジュール
JP2016-137730 2016-07-12

Publications (2)

Publication Number Publication Date
DE102017209119A1 DE102017209119A1 (de) 2018-01-18
DE102017209119B4 true DE102017209119B4 (de) 2024-02-22

Family

ID=60783074

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017209119.3A Active DE102017209119B4 (de) 2016-07-12 2017-05-31 Halbleitermodul und Leistungswandler

Country Status (4)

Country Link
US (1) US10727150B2 (de)
JP (1) JP6759784B2 (de)
CN (1) CN107611111B (de)
DE (1) DE102017209119B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122210B1 (ko) * 2019-10-18 2020-06-12 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
CN114556600A (zh) * 2019-10-24 2022-05-27 三菱电机株式会社 热电转换元件模块以及热电转换元件模块的制造方法
JP7178980B2 (ja) * 2019-10-30 2022-11-28 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037435A1 (en) 1999-05-28 2002-03-28 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate
DE102008052029A1 (de) 2007-11-29 2009-06-18 Infineon Technologies Ag Halbleitermodul mit Schaltbauteilen und Treiberelektronik
US20110057713A1 (en) 2008-06-12 2011-03-10 Kabushiki Kaisha Yaskawa Denki Power module
US20110180809A1 (en) 2010-01-27 2011-07-28 Mitsubishi Electric Corporation Semiconductor device module
US20130182470A1 (en) 2012-01-17 2013-07-18 International Rectifier Corporation Power Module Package Having a Multi-Phase Inverter and Power Factor Correction
US20130240909A1 (en) 2010-11-25 2013-09-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2014082361A (ja) 2012-10-17 2014-05-08 Fuji Electric Co Ltd 炭化珪素ｍｏｓ型半導体装置の製造方法
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001284513A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp パワー半導体装置
JP2001358263A (ja) * 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
WO2011078010A1 (ja) * 2009-12-25 2011-06-30 富士フイルム株式会社 絶縁基板、絶縁基板の製造方法、配線の形成方法、配線基板および発光素子
JP5626087B2 (ja) * 2011-04-13 2014-11-19 三菱電機株式会社 半導体装置
US9153519B2 (en) * 2011-05-13 2015-10-06 Fuji Electric Co., Ltd. Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5966504B2 (ja) * 2012-03-28 2016-08-10 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
JP6044097B2 (ja) * 2012-03-30 2016-12-14 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
US9572291B2 (en) * 2012-05-22 2017-02-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP6147256B2 (ja) * 2012-07-19 2017-06-14 三菱電機株式会社 電力用半導体モジュール
JP6154383B2 (ja) * 2012-08-23 2017-07-05 日産自動車株式会社 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
EP4293714A3 (de) * 2012-09-20 2024-02-28 Rohm Co., Ltd. Leistungshalbleiter-modul
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6265693B2 (ja) 2013-11-12 2018-01-24 三菱電機株式会社 半導体装置およびその製造方法
JP6129090B2 (ja) 2014-01-30 2017-05-17 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
CN105765716B (zh) * 2014-05-15 2018-06-22 富士电机株式会社 功率半导体模块和复合模块
JP2015220295A (ja) 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法
JP6316412B2 (ja) * 2014-05-20 2018-04-25 三菱電機株式会社 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037435A1 (en) 1999-05-28 2002-03-28 Denki Kagaku Kogyo Kabushiki Kaisha Circuit substrate
DE102008052029A1 (de) 2007-11-29 2009-06-18 Infineon Technologies Ag Halbleitermodul mit Schaltbauteilen und Treiberelektronik
US20110057713A1 (en) 2008-06-12 2011-03-10 Kabushiki Kaisha Yaskawa Denki Power module
US20110180809A1 (en) 2010-01-27 2011-07-28 Mitsubishi Electric Corporation Semiconductor device module
US20130240909A1 (en) 2010-11-25 2013-09-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US20130182470A1 (en) 2012-01-17 2013-07-18 International Rectifier Corporation Power Module Package Having a Multi-Phase Inverter and Power Factor Correction
JP2014082361A (ja) 2012-10-17 2014-05-08 Fuji Electric Co Ltd 炭化珪素ｍｏｓ型半導体装置の製造方法
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2018010929A (ja) 2018-01-18
CN107611111A (zh) 2018-01-19
JP6759784B2 (ja) 2020-09-23
CN107611111B (zh) 2021-09-07
DE102017209119A1 (de) 2018-01-18
US10727150B2 (en) 2020-07-28
US20180019180A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE112013007361B4 (de) Halbleitervorrichtung
DE102018124171A1 (de) Halbleitervorrichtung
DE112017002961B4 (de) Leistungs-halbleitereinheit
DE112015005654T5 (de) Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
DE102016206865B4 (de) Halbleitervorrichtung
DE112013007447B4 (de) Halbleitervorrichtung
DE112014002061T5 (de) Halbleitermodul
DE112016001142T5 (de) Leistungs-Halbleitervorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102015215133B4 (de) Halbleitervorrichtung
DE102017209119B4 (de) Halbleitermodul und Leistungswandler
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE112019000595T5 (de) Halbleitervorrichtung
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE112019000184T5 (de) Halbleitervorrichtung
DE112012006007T5 (de) Halbleitermodul
DE112014006908T5 (de) Halbleitervorrichtung
DE102015216962B4 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE112020003399T5 (de) Halbleiterbauteil
DE102020122125A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division