DE112015005654T5 - Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit - Google Patents

Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit Download PDF

Info

Publication number
DE112015005654T5
DE112015005654T5 DE112015005654.8T DE112015005654T DE112015005654T5 DE 112015005654 T5 DE112015005654 T5 DE 112015005654T5 DE 112015005654 T DE112015005654 T DE 112015005654T DE 112015005654 T5 DE112015005654 T5 DE 112015005654T5
Authority
DE
Germany
Prior art keywords
thin
electrode
circuit board
corner
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112015005654.8T
Other languages
English (en)
Inventor
Shinnosuke Soda
Yohei Omoto
Komei Hayashi
Shinji Tsukamoto
Yasumichi Hatanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=56126333&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE112015005654(T5) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015005654T5 publication Critical patent/DE112015005654T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Es ist eine isolierte Leiterplatte, die zuverlässig und widerstandsfähig gegenüber thermischen Spannungen ist, die aufgrund des Anliegens eines Thermoschock-Zyklus wiederholt anliegen, ebenso wie ein Leistungsmodul sowie eine Leistungseinheit angegeben, die diese isolierte Leiterplatte aufweisen. Eine isolierte Leiterplatte (100) weist ein isoliertes Substrat (1), eine erste Elektrode (2a) sowie eine zweite Elektrode (2b) auf. Die erste Elektrode (2a) ist an einer Hauptoberfläche des isolierten Substrats (1) ausgebildet und weist in einer Draufsicht eine polygonale Form auf. Die zweite Elektrode (2b) ist an der anderen Hauptoberfläche gegenüberliegend zu der einen Hauptoberfläche des isolierten Substrats (1) ausgebildet und weist in einer Draufsicht eine polygonale Form auf. Ein dünner Bereich (3) ist in einem Eckenbereich ausgebildet, wobei der Eckenbereich ein Bereich ist, der in Bezug auf Richtungen entlang von Außenkanten (5) von einer Ecke (4) von zumindest einer von der ersten und der zweiten Elektrode (2a, 2b) in einer Draufsicht einen Bereich einer Länge der Außenkanten (5) einnimmt, und der dünne Bereich (3) eine Dicke aufweist, die kleiner als die eines anderen Bereichs als der dünne Bereich (3) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine isolierte Leiterplatte, die in einer Leistungselektronik-Vorrichtung verwendet wird, sowie auf ein Leistungsmodul sowie eine Leistungseinheit, die eine solche isolierte Leiterplatte aufweisen.
  • STAND DER TECHNIK
  • Eine isolierte Leiterplatte, die in einem Halbleiter-Leistungsmodul verwendet wird, weist einen Aufbau auf, bei dem eine Schaltungs-Elektrode mit einer Hauptoberfläche und der anderen Hauptoberfläche eines isolierenden Substrats verbunden ist, das aus einer Keramik hergestellt ist. Mit der in jüngster Zeit erfolgten Zunahme der Stromdichte und einem Betrieb von Leistungsmodulen bei höheren Temperaturen hat man in Betracht gezogen, die Dicke der Schaltungs-Elektrode zwecks einer Reduzierung des elektrischen Widerstands und des thermischen Widerstands zu vergrößern.
  • Wenn die Dicke einer Schaltungs-Elektrode vergrößert wird, kann aufgrund von thermischen Spannungen, die durch einen Unterschied von den thermischen Ausdehnungskoeffizienten zwischen dem isolierten Substrat und der Schaltungs-Elektrode verursacht werden, ein Brechen eines isolierten Substrats und ein Ablösen der Schaltungs-Elektrode auftreten, wenn ein Thermoschock-Zyklus an einem Leistungsmodul anliegt, das eine solche Schaltungs-Elektrode aufweist.
  • Um derartige Probleme anzugehen, die aufgrund der vergrößerten Dicke einer Schaltungs-Elektrode entstehen können, schlägt die Japanische Patentveröffentlichung Nr. 5-25397 (PTD 1) zum Beispiel eine Technik vor, bei der ein Außenkantenbereich einer Schaltungs-Elektrode derart gebildet wird, dass eine gestufte Form vorliegt, so dass die Schaltungs-Elektrode bei diesem stufenförmigen Bereich eine geringere Dicke als bei einem Bereich mit Ausnahme des stufenförmigen Bereichs aufweist. Die Japanische Patentanmeldungs-Offenlegungsschrift Nr. 8-274423 (PTD 2) schlägt zum Beispiel eine Technik vor, bei der in der Nähe eines Außenkantenbereichs einer Schaltungs-Elektrode eine Mehrzahl von nicht zusammenhängenden Gräben angeordnet ist.
  • LITERATURLISTE
  • Patentdokumente
    • PTD 1: Japanische Patenveröffentlichung Nr. 5-25397
    • PTD 2: Japanische Patentanmeldungs-Offenlegungsschrift Nr. 8-274423
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Technisches Problem
  • Ein Problem bei einer isolierten Leiterplatte, wie sie in der Japanischen Patentveröffentlichung Nr. 5-25397 vorgeschlagen ist, besteht darin, dass, wenngleich thermische Spannungen in dem Außenkantenbereich der Schaltungs-Elektrode reduziert werden, die Querschnittsfläche eines Bereichs, durch den sich Wärme ausbreitet, aufgrund der reduzierten Dicke des Außenkantenbereichs der Schaltungs-Elektrode abnimmt, was zu einem vergrößerten thermischen Widerstand führt.
  • Ein Problem bei einer isolierten Leiterplatte, wie sie in der Japanischen Patentanmeldungs-Offenlegungsschrift Nr. 8-274423 vorgeschlagen ist, besteht darin, dass, auch wenn eine Zunahme des thermischen Widerstands im Vergleich mit der isolierten Leiterplatte der Japanischen Patentveröffentlichung Nr. 5-25397 reduziert wird, der Effekt einer Reduzierung von thermischen Spannungen in dem Außenkantenbereich der Elektrode gering ist, was zu dem Unvermögen führt, ein Ablösen der Elektrode in ausreichendem Maße zu unterbinden.
  • Dies beruht auf der Tatsache, dass in dem Außenkantenbereich der Elektrode kein Graben ausgebildet ist, so dass die Dicke der Elektrode nicht reduziert ist. Wenn die Querschnittsfläche einer Schaltungs-Elektrode auf diese Weise reduziert wird, dann gibt es eine Kompromiss-Relation zwischen der thermischen Spannung und dem thermischen Widerstand.
  • Die vorliegende Erfindung wurde im Hinblick auf die vorstehend beschriebenen Probleme konzipiert, und ihre Aufgabe besteht in der Angabe einer isolierten Leiterplatte, bei der eine Zunahme von thermischen Spannungen aufgrund des Anliegens eines Thermoschock-Zyklus unterbunden wird und eine Zunahme eines thermischen Widerstands unterbunden wird, sowie in der Angabe eines Leistungsmoduls und einer Leistungseinheit, die eine derartige isolierte Leiterplatte aufweisen.
  • Lösung für das Problem
  • Eine isolierte Leiterplatte gemäß der vorliegenden Erfindung weist ein isoliertes Substrat, eine erste Elektrode und eine zweite Elektrode auf. Die erste Elektrode ist auf einer Hauptoberfläche des isolierten Substrats ausgebildet und weist in einer Draufsicht eine polygonale Form auf. Die zweite Elektrode ist auf der anderen Hauptoberfläche ausgebildet, die der einen Hauptoberfläche des isolierten Substrats gegenüberliegt, und weist in einer Draufsicht eine polygonale Form auf. In einem Eckenbereich ist ein dünner Bereich ausgebildet, wobei es sich bei dem Eckenbereich um einen Bereich handelt, der in Bezug auf Richtungen entlang von Außenkanten von einer Ecke von zumindest einer von der ersten und der zweiten Elektrode in einer Draufsicht aus einen Bereich einer Länge der Außenkanten einnimmt, und der dünne Bereich weist eine Dicke auf, die geringer als die eines anderen Bereichs als des dünnen Bereichs ist.
  • Vorteilhafte Effekte der Erfindung
  • Da der dünne Bereich in dem Eckenbereich der ersten und der zweiten Elektrode angeordnet ist, wird eine Zunahme von thermischen Spannungen in der ersten und der zweiten Elektrode gemäß der vorliegenden Erfindung unterbunden, auch wenn die Dicke dieser Elektroden vergrößert wird. Ein Ablösen der ersten und der zweiten Elektrode, was durch eine vergrößerte thermische Spannung verursacht wird, kann dadurch unterbunden werden, und eine Zunahme eines thermischen Widerstands kann ebenfalls unterbunden werden. Dadurch weist die isolierte Leiterplatte eine verbesserte Zuverlässigkeit auf.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine schematische Draufsicht in 1(A), welche die Konfiguration einer isolierten Leiterplatte einer ersten Ausführungsform bei einer Betrachtung von der Seite einer Oberflächen-Elektrode aus zeigt, eine schematische Schnittansicht in 1(B) eines Bereichs entlang der Linie IB-IB gemäß 1(A), eine schematische Schnittansicht in 1(C) eines Bereichs entlang der Linie IC-IC gemäß 1(A) sowie eine schematische Schnittansicht in 1(D) eines Bereichs entlang der Linie ID-ID gemäß 1(A);
  • 2 ist eine schematische Draufsicht, welche die Konfiguration der isolierten Leiterplatte der ersten Ausführungsform bei einer Betrachtung von der Seite einer Rückseiten-Elektrode aus zeigt;
  • 3 zeigt eine schematische Draufsicht in 3(A) auf die Oberflächen-Elektrode, die keinen darin ausgebildeten dünnen Bereich aufweist, sowie eine schematische Schnittansicht in 3(B) eines Bereichs entlang der Linie IIIB-IIIB gemäß 3(A);
  • 4 zeigt eine schematische Draufsicht in 4(A) auf die Oberflächen-Elektrode, die einen darin ausgebildeten peripheren dünnen Bereich aufweist, sowie eine schematische Schnittansicht in 4(B) eines Bereichs entlang der Linie IVB-IVB gemäß 4(A);
  • 5 zeigt eine schematische Draufsicht in 5(A) auf die Oberflächen-Elektrode, die darin ausgebildete dünne Eckenbereiche aufweist, sowie eine schematische Schnittansicht in 5(B) eines Bereichs entlang der Linie VB-VB gemäß 5(A);
  • 6 ist eine graphische Darstellung, die eine Relation zwischen der Abmessung eines dünnen Eckenbereichs und einem Wert einer thermischen Spannung an einer Elektrode, die den darin ausgebildeten dünnen Eckenbereich aufweist, bei einer variierenden Dicke des dünnen Eckenbereichs zeigt;
  • 7 zeigt eine schematische Draufsicht in 7(A), welche die Position eines Punktes maximaler Spannung der Elektrode zeigt, wenn der dünne Eckenbereich relativ klein ist, sowie eine schematische Draufsicht in 7(B), welche die Position eines Punktes maximaler Spannung der Elektrode zeigt, wenn der dünne Eckenbereich relativ groß ist;
  • 8 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer ersten Modifikation der ersten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 9 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer zweiten Modifikation der ersten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 10 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer dritten Modifikation der ersten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 11 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer vierten Modifikation der ersten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 12 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer fünften Modifikation der ersten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 13 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer zweiten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 14 zeigt eine schematische Draufsicht in 14(A), welche die Konfiguration einer isolierten Leiterplatte einer Modifikation der zweiten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt, eine schematische Schnittansicht in 14(B) eines Bereichs entlang der Linie XIVB-XIVB gemäß 14(A) sowie eine schematische Schnittansicht in 14(C) eines Bereichs entlang der Linie XIVC-XIVC gemäß 14(A);
  • 15 zeigt eine schematische Draufsicht in 15(A), welche die Konfiguration einer isolierten Leiterplatte einer dritten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt, sowie eine schematische Schnittansicht in 15(B) eines Bereichs entlang der Linie XVB-XVB gemäß 15(A);
  • 16 ist eine schematische Draufsicht, welche die Konfiguration einer isolierten Leiterplatte einer vierten Ausführungsform bei einer Betrachtung von der Seite der Oberflächen-Elektrode aus zeigt;
  • 17 ist eine schematische Schnittansicht, welche die Konfiguration eines Leistungsmoduls gemäß einer fünften Ausführungsform zeigt;
  • 18 ist eine schematische Schnittansicht, welche die Konfiguration einer Leistungseinheit gemäß der fünften Ausführungsform zeigt, die das Leistungsmodul gemäß 17 aufweist;
  • 19 ist eine schematische Schnittansicht, welche die Konfiguration einer Leistungseinheit gemäß einer sechsten Ausführungsform zeigt, die das Leistungsmodul gemäß 17 aufweist;
  • 20 ist eine schematische Schnittansicht, welche die Konfiguration einer Leistungseinheit einer siebenten Ausführungsform zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung auf der Grundlage der Zeichnungen beschrieben.
  • Erste Ausführungsform
  • Zunächst wird die Konfiguration einer isolierten Leiterplatte 100 der vorliegenden Ausführungsform unter Verwendung der 1 und 2 beschrieben. Es ist anzumerken, dass zum Zweck einer Darstellung eine X-Richtung, eine Y-Richtung sowie eine Z-Richtung eingeführt werden. Darüber hinaus sind sämtliche Werte hinsichtlich Abmessungen, wie beispielsweise eine Dicke, hier als Gesamtdurchschnittswerte dargestellt, deren lokale Variationen vernachlässigt werden.
  • Wie unter Bezugnahme auf 1(A), 1(B), 1(C) und 2 ersichtlich, weist eine isolierte Leiterplatte 100 der vorliegenden Ausführungsform ein isoliertes Substrat 1 sowie eine Elektrode 2 auf, und die Elektrode 2 weist eine Oberflächen-Elektrode 2a (eine erste Elektrode) sowie eine Rückseiten-Elektrode 2b (eine zweite Elektrode) auf.
  • Bei dem isolierten Substrat 1 handelt es sich um ein plattenartiges Element, das in einer Draufsicht zum Beispiel eine rechteckige Form aufweist. Hierbei ist das isolierte Substrat 1 aus einem keramischen Material hergestellt, wie beispielsweise Aluminiumnitrid. Es können jedoch auch Aluminiumoxid oder Siliciumnitrid als ein Material verwendet werden, welches das isolierte Substrat 1 bildet.
  • Hierbei beträgt als Beispiel eine Abmessung s1 des isolierten Substrats 1 in der X-Richtung, die der horizontalen Richtung in 1(A) entspricht, 20 mm, eine Abmessung s2 des isolierten Substrats 1 in der Y-Richtung, die der vertikalen Richtung (senkrecht zu der X-Richtung) in 1(A) entspricht, beträgt 20 mm, und eine Abmessung (eine Dicke) s3 des isolierten Substrats 1 in der Z-Richtung, die der vertikalen Richtung (senkrecht zu der X- und der Y-Richtung) in 1(B) entspricht, beträgt 0,32 mm.
  • Auf einer, das heißt zum Beispiel auf einer oberen, Hauptoberfläche des isolierten Substrats 1 ist eine Oberflächen-Elektrode 2a ausgebildet, wie in 1(B) gezeigt. Auf der anderen, das heißt zum Beispiel auf der unteren, Hauptoberfläche des isolierten Substrats 1 ist eine Rückseiten-Elektrode 2b ausgebildet, wie in 1(B) gezeigt. Die Oberflächen-Elektrode 2a und die Rückseiten-Elektrode 2b weisen in einer Draufsicht grundsätzlich eine polygonale Form auf, beide weisen jedoch hier eine quadratische Form auf.
  • Es ist bevorzugt, dass bei der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b grundsätzlich als ein normaler Verwendungsbereich eine Abmessung a1 in der X-Richtung und eine Abmessung a2 in der Y-Richtung der Oberflächen-Elektrode 2a ebenso wie eine Abmessung b1 in der X-Richtung und eine Abmessung b2 in der Y-Richtung der Rückseiten-Elektrode 2b so festgelegt sind, dass sie nicht weniger als 10 mm (insbesondere nicht weniger als 10 mm und nicht mehr als 100 mm) betragen.
  • Hier betragen als Beispiel eine Abmessung a1 in der X-Richtung und eine Abmessung a2 in der Y-Richtung der Oberflächen-Elektrode 2a ebenso wie eine Abmessung b1 in der X-Richtung und eine Abmessung b2 in der Y-Richtung der Rückseiten-Elektrode 2b jeweils 18 mm, und die Abmessungen (die Dicken) a3 und b3 in der Z-Richtung der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b betragen jeweils 1 mm. Die Oberflächen-Elektrode 2a und die Rückseiten-Elektrode 2b sind jeweils zum Beispiel aus Kupfer hergestellt, dies ist jedoch nicht beschränkend, und sie können zum Beispiel auch aus Aluminium oder Silber hergestellt sein.
  • Wie nachstehend beschrieben, ist bei einem tatsächlichen Leistungsmodul ein Leistungs-Halbleiterelement 51 (ein Halbleiter-Chip mit einem daran ausgebildeten Halbleiter-Element) zum Beispiel mittels einer Lot-Verbindungsschicht mit der Oberfläche der Oberflächen-Elektrode 2a verbunden oder an dieser montiert.
  • Jede von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b weist dünne Eckenbereiche 3 (dünne Bereiche) auf, die in deren Eckenbereichen ausgebildet sind. Bei einem dünnen Eckenbereich 3 handelt es sich um einen Bereich, der in der Z-Richtung eine geringere Dicke als der andere Bereich (andere Bereich als der dünne Eckenbereich 3) der Oberflächen-Elektrode 2a aufweist. Eine Abmessung t1 in der X-Richtung und eine Abmessung t2 in der Y-Richtung des dünnen Eckenbereichs 3 der Oberflächen-Elektrode 2a betragen jeweils 2 mm, und eine Dicke t3 in der Z-Richtung des dünnen Eckenbereichs 3 beträgt 0,3 mm.
  • In einer ähnlichen Weise betragen eine Abmessung t4 in der X-Richtung und eine Abmessung t5 in der Y-Richtung eines dünnen Eckenbereichs 3 der Rückseiten-Elektrode 2b jeweils 2 mm, und eine Dicke t6 in der Z-Richtung des dünnen Eckenbereichs beträgt 0,3 mm. Auf diese Weise weist ein dünner Eckenbereich 3 bei der vorliegenden Ausführungsform in einer Draufsicht sowohl bei der Oberflächen-Elektrode 2a als auch bei der Rückseiten-Elektrode 2b eine quadratische Form auf.
  • Mit dem ”Eckenbereich”, wie er hier verwendet wird, ist ein eine Ecke 4 aufweisender Bereich gemeint, der die polygonale Form von jeder von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 3b bildet, und der innerhalb des Bereichs von Koordinaten eines Bereichs in Bezug auf die Richtungen (die X-Richtung und die Y-Richtung) entlang von Außenkanten 5 liegt, welche die Seiten der polygonalen Form von der Ecke 4 aus bilden.
  • Mit anderen Worten, bei dem Eckenbereich handelt es sich um einen Bereich, der nur die Länge (zum Beispiel 2 mm) eines Bereichs der Länge der Außenkanten 5 (18 mm) in Bezug auf die X-Richtung und die Y-Richtung von der Ecke 4 aus einnimmt. Dementsprechend ist ein dünner Eckenbereich 3 innerhalb des Bereichs des Eckenbereichs ausgebildet, der eine Ecke 4 aufweist und der zusammenhängend mit der Ecke 4 ausgebildet ist, so dass er lediglich einen Bereich einnimmt, der einer sehr geringen Länge relativ zu der Länge der Außenkanten 5 in Bezug auf die X-Richtung und die Y-Richtung von jener Ecke 4 aus entspricht.
  • Auf noch auf eine andere Weise gesagt, der Eckenbereich ist lediglich in einem Bereich relativ nahe der Ecke 4 ausgebildet, so dass er nicht die Gesamtheit (gleich 18 mm) in den Richtungen entlang der Außenkanten 5 von der Ecke 4 aus einnimmt. Dementsprechend ist der dünne Eckenbereich 3 lediglich in einem Bereich relativ nahe der Ecke 4 ausgebildet.
  • Als nächstes werden unter Verwendung der 3 bis 6 eine Funktion und ein Effekt, die durch das Bilden der dünnen Eckenbereiche 3 in den Eckenbereichen der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b, wie vorstehend beschrieben, erzeugt werden, sowie eine bevorzugte Abmessung der dünnen Eckenbereiche 3 beschrieben. Es ist anzumerken, dass, wenngleich die Beschreibung insgesamt hier nur für die Oberflächen-Elektrode 2a angegeben ist, das gleiche grundsätzlich auch für die Rückseiten-Elektrode 2b gilt. Darüber hinaus sind sämtliche Bedingungen für einen Thermoschock-Zyklus-Test bei den nachstehenden Daten die gleichen.
  • Wie unter Bezugnahme auf 3(A) und 3(B) ersichtlich, betragen bei dieser Oberflächen-Elektrode 2a die Abmessung a1 in der X-Richtung und die Abmessung a2 in der Y-Richtung jeweils 18 mm wie bei der Oberflächen-Elektrode 2a gemäß 1(A), und eine Dicke a3 in der Z-Richtung wird von 0,2 mm bis 1,6 mm variiert. Darüber hinaus weist diese Oberflächen-Elektrode 2a keine darin ausgebildeten dünnen Eckenbereiche 3 auf und weist im Wesentlichen als Ganzes eine konstante Dicke a3 auf. Sämtliche anderen Bedingungen sind ähnlich wie jene bei der isolierten Leiterplatte 100 gemäß 1.
  • Die Tabelle 1 zeigt nachstehend Resultate von Experimenten, bei denen bestimmt wurde, ob ein Ablösen der Oberflächen-Elektrode 2a von dem isolierten Substrat 1 auftrat oder nicht, wenn ein Thermoschock-Zyklus-Test an einer isolierten Leiterplatte durchgeführt wird, die eine in 3 gezeigte Oberflächen-Elektrode 2a aufweist, die auf einer Hauptoberfläche des isolierten Substrats 1 ausgebildet war.
  • Es ist anzumerken, dass der Thermoschock-Zyklus-Test so durchgeführt wurde, dass eine Last an der Oberflächen-Elektrode 2a angebracht wurde, wobei die Oberflächen-Elektrode wiederholt einer Temperaturerhöhung und einer Temperaturverringerung zwischen –40°C und +175°C ausgesetzt wurde. Tabelle 1
    Dicke der Oberflächen-Elektrode 2a Ablösen der Elektrode 2a von dem isolierten Substrat 1
    0,2 mm O (nicht abgelöst)
    0,3 mm O (nicht abgelöst)
    0,4 mm O (nicht abgelöst)
    0,6 mm X (abgelöst)
    0,8 mm X (abgelöst)
    1,0 mm X (abgelöst)
    1,2 mm X (abgelöst)
    1,5 mm X (abgelöst)
    1,6 mm X (abgelöst)
  • Aus der Tabelle 1 ist ersichtlich, dass sich die Oberflächen-Elektrode 2a von dem isolierten Substrat 1 ablöst, wenn die Dicke der Oberflächen-Elektrode einen Wert von nicht weniger als 0,6 mm erreicht.
  • Wie nunmehr unter Bezugnahme auf 4(A) und 4(B) ersichtlich, betragen bei dieser Oberflächen-Elektrode 2a eine Abmessung a1 in der X-Richtung und eine Abmessung a2 in der Y-Richtung jeweils 18 mm wie bei der Oberflächen-Elektrode 2a gemäß 1(A), und eine Dicke a3 in der Z-Richtung eines anderen Bereichs als dem peripheren dünnen Bereich 6 wird von 0,2 mm bis 1,6 mm variiert.
  • Mit anderen Worten, diese Oberflächen-Elektrode 2a weist einen peripheren dünnen Bereich 6 auf, der entlang ihrer Außenkanten 5 in dem gesamten Außenkantenbereich in der Nähe der Außenkanten 5 ausgebildet ist (so dass er um den Außenkantenbereich der Oberflächen-Elektrode 2a herum verläuft).
  • Mit dem peripheren dünnen Bereich 6 ist wie mit dem dünnen Eckenbereich 3 ein Bereich der Oberflächen-Elektrode 2a gemeint, der in der Z-Richtung eine geringere Dicke als der andere Bereich der Oberflächen-Elektrode 2a aufweist, er unterscheidet sich jedoch dahingehend von dem dünnen Eckenbereich 3, der nur in einem Bereich der Länge der Außenkanten 5 von der Ecke 4 aus ausgebildet ist, dass er um den Außenkantenbereich herum so verläuft, dass er die gesamte Länge der Außenkanten 5 in Bezug auf die Richtungen entlang der Außenkanten 5 einnimmt. Als solches wird vom Gesichtspunkt einer Unterscheidung von dem dünnen Eckenbereich 3 der Ausdruck ”peripherer dünner Bereich 6” verwendet, der sich von dem dünnen Eckenbereich 3 unterscheidet.
  • Eine Breite p1 des peripheren dünnen Bereichs 6 in Bezug auf die Richtungen (die X-Richtung und die Y-Richtung), die sich mit den Außenkanten 5 schneiden, beträgt 1,0 mm, und eine Dicke p2 des peripheren dünnen Bereichs 6 in Bezug auf die Z-Richtung beträgt 0,3 mm (ist jedoch gleich 0,1 mm für Proben, bei denen eine Gesamtdicke der Elektrode 2a Werte von 0,2 mm und 0,3 mm besitzt).
  • Tabelle 2 zeigt nachstehend Resultate von Experimenten, bei denen bestimmt wurde, ob ein Ablösen der Oberflächen-Elektrode 2a von dem isolierten Substrat 1 stattfand oder nicht, wenn ein Thermoschock-Zyklus-Test an einer isolierten Leiterplatte durchgeführt wurde, welche die in 4 gezeigte Oberflächen-Elektrode 2a aufwies, die auf einer Hauptoberfläche des isolierten Substrats ausgebildet war. Tabelle 2
    Dicke der Oberflächen-Elektrode 2a Ablösen der Elektrode 2a von dem isolierten Substrat 1
    0,2 mm O (nicht abgelöst)
    0,3 mm O (nicht abgelöst)
    0,4 mm O (nicht abgelöst)
    0,6 mm O (nicht abgelöst)
    0,8 mm O (nicht abgelöst)
    1,0 mm O (nicht abgelöst)
    1,2 mm X (abgelöst)
    1,5 mm X (abgelöst)
    1,6 mm X (abgelöst)
  • Aus Tabelle 2 ist ersichtlich, dass sich in dem Fall, in dem ein peripherer dünner Bereich 6 angeordnet ist, die Oberflächen-Elektrode 2a von dem isolierten Substrat 1 ablöst, wenn die Dicke der Oberflächen-Elektrode 2a nicht weniger als 1,2 mm erreicht.
  • Wie nunmehr unter Bezugnahme auf 5(A) und 5(B) ersichtlich, betragen bei dieser Oberflächen-Elektrode 2a eine Abmessung a1 in der X-Richtung und eine Abmessung a2 in der Y-Richtung jeweils 18 mm wie bei der Oberflächen-Elektrode 2a gemäß 1(A), und eine Dicke in der Z-Richtung eines anderen Bereichs der Oberflächen-Elektrode 2a als dem Bereich der dünnen Eckenbereiche 3 wird von 0,2 mm bis 1,6 mm variiert. Mit anderen Worten, diese Oberflächen-Elektrode 2a weist dünne Eckenbereiche 3 auf, die in ihren Eckenbereichen ausgebildet sind.
  • Abmessungen t1 und t2 des dünnen Eckenbereichs 3 in Bezug auf die X-Richtung und die Y-Richtung, die in 5(A) gezeigt sind, betragen jeweils 2 mm, und eine Dicke t3 des dünnen Eckenbereichs 3 in Bezug die Z-Richtung beträgt 0,3 mm (ist jedoch gleich 0,1 mm für Proben, bei denen eine Gesamtdicke der Elektrode 2a Werte von 0,2 mm und 0,3 mm besitzt).
  • Die Tabelle 3 zeigt nachstehend Resultate von Experimenten, bei denen bestimmt wurde, ob ein Ablösen der Oberflächen-Elektrode 2a von dem isolierten Substrat 1 auftritt oder nicht, wenn ein Thermoschock-Zyklus-Test an der isolierten Leiterplatte 100 der vorliegenden, in 1 gezeigten Ausführungsform durchgeführt wurde, welche die in 5 gezeigte Oberflächen-Elektrode 2a aufwies, die auf einer Hauptoberfläche des isolierten Substrats 1 ausgebildet war. Tabelle 3
    Dicke der Oberflächen-Elektrode 2a Ablösen der Elektrode 2a von dem isolierten Substrat 1
    0,2 mm O (nicht abgelöst)
    0,3 mm O (nicht abgelöst)
    0,4 mm O (nicht abgelöst)
    0,6 mm O (nicht abgelöst)
    0,8 mm O (nicht abgelöst)
    1,0 mm O (nicht abgelöst)
    1,2 mm O (nicht abgelöst)
    1,5 mm O (nicht abgelöst)
    1,6 mm X (abgelöst)
  • In Tabelle 3 löste sich in dem Fall, in dem dünne Eckenbereiche 3 angeordnet sind, die Oberflächenelektrode 2a nicht ab, auch wenn die Dicke (in der Z-Richtung eines anderen Bereichs als dem Bereich der dünnen Eckenbereiche 3) der Oberflächen-Elektrode 2a auf 1,5 mm erhöht wurde.
  • Wie vorstehend beschrieben, tritt in dem Fall, in dem dünne Eckenbereiche 3 oder dergleichen nicht angeordnet sind (wie in 3) das Ablösen auf, wenn die Dicke der Elektrode 2 (der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) einen Wert von 0,6 mm erreicht, während in dem Fall, in dem dünne Eckenbereiche 3 in den Eckenbereichen angeordnet sind (wie in den 1 und 5) das Ablösen nicht auftritt, auch wenn die Dicke (des anderen Bereichs als dem Bereich der dünnen Eckenbereiche 3) der Elektrode 2 auf 1,5 mm eingestellt ist.
  • Vom Gesichtspunkt einer Reduzierung des elektrischen Widerstands und des thermischen Widerstands der Elektrode 2 her ist es bevorzugt, dass die Elektrode 2 so dick wie möglich ist. So lässt sich sagen, dass es bei der vorliegenden Ausführungsform bevorzugt ist, dünne Eckenbereiche 3 in den Eckenbereichen anzuordnen und die Dicke in der Z-Richtung (des anderen Bereichs als dem Bereich der dünnen Eckenbereiche 3) (von zumindest einer von) der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b auf nicht weniger als 0,6 mm und nicht mehr als 1,5 mm einzustellen.
  • Dass es bevorzugt ist, dünne Eckenbereiche 3 in den Eckenbereichen anzuordnen, kann auch mit den nachstehenden Daten begründet werden. Daten in der Tabelle 4 zeigen nachstehend einen Vergleich von maximalen Werten einer thermischen Spannung zwischen einer Oberflächen-Elektrode 2a, in der keiner von den dünnen Eckenbereichen 3 und dem peripheren dünnen Bereich 6 ausgebildet ist, wie in 3, einer Oberflächen-Elektrode 2a, in der ein peripherer dünner Bereich 6 ausgebildet ist, wie in 4, und einer Oberflächen-Elektrode 2a, in der dünne Eckenbereiche 3 ausgebildet sind, wie in 5.
  • Es ist anzumerken, dass die Abmessungen der dünnen Eckenbereiche 3 und dergleichen von jeder Elektrode 2 grundsätzlich die gleichen wie die Werte sind, die vorstehend im Zusammenhang mit den 3 bis 5 beschrieben sind, und die Dicke (eines Bereichs, in dem dünne Eckenbereiche 3 und ein peripherer dünner Bereich 6 nicht ausgebildet sind) in jedem Fall 1,0 mm beträgt.
  • Tabelle 4 zeigt maximale Werte einer Scherspannung als der thermischen Spannung im Sinne von relativen Werten in Bezug auf einen Wert von 1 für die Oberflächen-Elektrode 2a, in der keiner von den dünnen Eckenbereichen 3 und dem peripheren dünnen Bereich 6 ausgebildet ist, wie in 3. Es ist anzumerken, dass diese Spannungswerte mit der Methode der finiten Elemente erhalten wurden. Tabelle 4
    Verhältnis maximaler Werte der thermischen Spannung
    Ohne einen dünnen Bereich 1
    Mit einem peripheren dünnen Bereich 6 0,68
    Mit dünnen Eckenbereichen 3 0,64
  • In Tabelle 4 beträgt der maximale Wert der Scherspannung in dem Fall, in dem ein peripherer dünner Bereich 6 angeordnet ist, wie in 4, das 0,68-fache, und der maximale Wert der Scherspannung beträgt in dem Fall, in dem dünne Eckenbereiche 3 angeordnet sind, wie in 5, das 0,64-fache in Bezug auf den maximalen Wert der Scherspannung der Elektrode 2 ohne dünne Eckenbereiche 3 oder dergleichen, wie in 3. Das heißt, es ist ersichtlich, dass eine Reduzierung der Dicke nur der Eckenbereiche der Elektrode 2 zu einer beträchtlich reduzierten Spannung führt.
  • Als nächstes wird eine Variation des thermischen Widerstands der Elektrode 2 aufgrund der Anordnung von dünnen Eckenbereichen 3 oder dergleichen beschrieben. Tabelle 5 zeigt nachstehend relative Werte des thermischen Widerstands der Elektroden 2 gemäß 4 (mit einem peripheren dünnen Bereich 6) und 5 (mit dünnen Eckenbereichen 3) in Bezug auf einen Wert von 1 des thermischen Widerstands der Elektrode 2 ohne dünne Eckenbereiche 3 oder dergleichen (ohne einen dünnen Bereich) gemäß 3. Es ist anzumerken, dass die Abmessungen der dünnen Eckenbereiche 3 und dergleichen von jeder Elektrode 2 grundsätzlich die gleichen wie die Werte sind, die vorstehend in den 3 bis 5 beschrieben wurden, und die Dicke (eines Bereichs, in dem dünne Eckenbereiche 3 und ein peripherer dünner Bereich 6 nicht ausgebildet sind) beträgt in jedem Fall 1,0 mm. Es ist anzumerken, dass diese Spannungswerte durch die Methode der finiten Elemente gewonnen wurden. Tabelle 5
    Thermischer Widerstand
    Ohne einen dünnen Bereich 1
    Mit einem peripheren dünnen Bereich 6 1,087
    Mit dünnen Eckenbereichen 3 1,018
  • In Bezug auf den thermischen Widerstand der Elektrode 2 ohne dünne Eckenbereiche 3 oder dergleichen, wie in 3, nahm in Tabelle 5 der thermische Widerstand der Elektrode 2, die mit einem peripheren dünnen Bereich 6 versehen war, wie in 4, um etwa 9% zu, während der thermische Widerstand der Elektrode 2, die mit dünnen Eckenbereichen 3 versehen war, wie in 5, lediglich um etwa 2% zunahm.
  • Daher kann eine Reduzierung der Dicke nur der Eckenbereiche der Elektrode 2 wie bei der vorliegenden Ausführungsform zu einer Relaxation der (thermischen) Spannung der Elektrode 2 führen, die durch Wärme verursacht wird, die von dem auf der Elektrode 2 angeordneten Leistungs-Halbleiterelement erzeugt wird, während eine Zunahme des thermischen Widerstands der Elektrode 2 zwecks Abführung dieser erzeugten Wärme minimiert wird. Mit anderen Worten, bei der vorliegenden Ausführungsform kann eine Zunahme sowohl der thermischen Spannung als auch des thermischen Widerstands unterbunden werden.
  • Als nächstes werden optimale Werte für die Dicke und die Abmessung des dünnen Eckenbereichs 3 bei der vorliegenden Ausführungsform beschrieben. Bezugnehmend auf 6 repräsentiert die horizontale Achse dieser graphischen Darstellung einen normierten Wert, der durch Teilen der geringsten Breite des dünnen Eckenbereichs 3 durch die Dicke des dünnen Eckenbereichs 3 erhalten wird, und die vertikale Achse repräsentiert einen relativen Wert der normierten thermischen Spannung während eines Thermoschock-Zyklus-Tests bei jeder Probe.
  • Mit der geringsten Breite des dünnen Eckenbereichs 3, wie sie hier verwendet wird, ist der geringste Abstand von einer Ecke 4 der Elektrode 2, die der dünne Eckenbereich 3 aufweist (die als ein Ausgangspunkt des dünnen Eckenbereichs 3 dient), zu einem anderen Bereich als dem Bereich des dünnen Eckenbereichs 3 bei dieser Elektrode 2 gemeint.
  • Das heißt, wie unter Bezugnahme auf 1 ersichtlich, ist die geringste Breite von jedem der vier dünnen Eckenbereiche 3, die an der Oberflächen-Elektrode 2a ausgebildet sind, ein Wert T gleich t1 und t2. Bezugnehmend auf 2 ist die geringste Bereite von jedem der vier dünnen Eckenbereiche 3, die an der Oberflächen-Elektrode 2b ausgebildet sind, ein Wert T gleich t4 und t5.
  • Die Daten in 6 wurden durch die Methode der finiten Elemente für die Elektrode 2 abgeleitet, die grundsätzlich Abmessungen aufweist, die gleich den in 5 beschriebenen Werten sind, und die Dicke (eines Bereichs, in dem dünne Eckenbereiche 3 nicht ausgebildet sind) beträgt in jedem Fall 1,0 mm. Die Dicke der dünnen Eckenbereiche 3 wird innerhalb eines Bereichs von 0,1 mm bis 0,5 mm variiert.
  • In 6 liegen die Werte für eine thermische Spannung im Allgemeinen bei einem Minimum, wenn die normierte geringste Breite des dünnen Eckenbereichs 3 auf der horizontalen Achse innerhalb eines Bereichs von nicht weniger als 5 bis nicht mehr als 10 liegt. Die thermische Spannung nimmt im Allgemeinen zu, wenn diese geringste Breite unter 5 abfällt und nimmt im Allgemeinen ebenfalls zu, wenn diese geringste Breite 10 übersteigt.
  • Wird somit berücksichtigt, dass der Bereich von nicht weniger als 5 und nicht mehr als 10 eine geeignete Abmessung der geringsten Breite des dünnen Eckenbereichs 3 darstellt, dann ist innerhalb dieses Bereichs der relative Wert für die thermische Spannung nicht höher als 0,7, wenn die Dicke des dünnen Eckenbereichs 3 0,2 mm, 0,3 mm oder 0,4 mm beträgt. Im Gegensatz dazu kann innerhalb dieses Bereichs von nicht weniger als 5 und nicht mehr als 10 der normierten geringsten Breite der relative Wert für die thermische Spannung 0,7 übersteigen, wenn die Dicke des dünnen Eckenbereichs 3 Werte von 0,1 mm und 0,5 mm besitzt.
  • Es lässt sich daher von dem Gesichtspunkt einer Reduzierung der thermischen Spannung her sagen, dass die Dicke des dünnen Eckenbereichs 3 bevorzugt nicht weniger als 0,2 mm und nicht mehr als 0,4 mm beträgt, und dass der normierte Wert, der durch Teilen des geringsten Abstands zu dem anderen Bereich als dem Bereich des dünnen Eckenbereichs 3 durch die Dicke erhalten wird, bevorzugt nicht kleiner als 5 und nicht größer als 10 ist.
  • Anders gesagt, es ist bevorzugt, dass der geringste Abstand des dünnen Eckenbereichs 3 von einer Ecke 4, die jener dünne Eckenbereich 3 aufweist, zu einem anderen Bereich als dem Bereich des dünnen Eckenbereichs 3 dieser Elektrode 2 (zumindest einer von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) nicht kleiner als das Fünffache und nicht größer als das Zehnfache der Dicke des dünnen Eckenbereichs 3 ist.
  • Es ist anzumerken, dass die Dicke des dünnen Eckenbereichs 3 bevorzugter nicht kleiner als 0,3 mm und nicht größer als 0,4 mm ist. Der Wert für die thermische Spannung kann dadurch auf einem vergleichsweise niedrigen Niveau gehalten werden, auch wenn der normierte Wert auf der horizontalen Achse gemäß 6 außerhalb des Bereichs von nicht kleiner als 5 und nicht größer als 10 liegt.
  • Es ist anzumerken, dass, wenn die Dicke des dünnen Eckenbereichs 3 gleich 0,2 mm ist, die Spannung in der graphischen Darstellung gemäß 6 bei einem Minimum liegt, wenn der normierte Wert der geringsten Breite gleich 5 ist, das heißt, wenn ein absoluter Wert der geringsten Breite gleich 1 mm ist, während die Spannung, wenn die Dicke des dünnen Eckenbereichs 3 gleich 0,3 mm ist, bei einem Minimum liegt, wenn der normierte Wert der geringsten Breite gleich 6,7 ist, das heißt, wenn ein absoluter Wert der geringsten Breite gleich 2 mm ist.
  • Der Grund dafür, dass die geringste Breite des dünnen Eckenbereichs 3, bei der die Spannung bei einem Minimum liegt, mit der Variation der Dicke des dünnen Eckenbereichs 3 auf diese Weise variiert, liegt daran, dass sich ein Punkt maximaler Spannung (das heißt, ein Spannungskonzentrationsbereich) der Elektrode 2 zu einem Bereich weg von der Ecke 4 verschiebt, wenn die geringste Breite des dünnen Eckenbereichs 3 zunimmt.
  • Bezugnehmend auf 7(A) befindet sich ein Punkt MXP maximaler Spannung bei der Ecke 4 der Oberflächen-Elektrode 2a, wenn eine geringste Breite T des dünnen Eckenbereichs 3 relativ klein ist. Bezugnehmend auf 7(B) verschiebt sich im Gegensatz dazu der Punkt MXP maximaler Spannung von der Ecke 4 weg zu einer Position hin, die einer Ecke mit Ausnahme der Ecke 4 des dünnen Eckenbereichs 3 entspricht, wenn eine geringste Breite T des dünnen Eckenbereichs 3 zunimmt. Das Ablösen der Elektrode 2 tritt grundsätzlich mit diesem Punkt MXP maximaler Spannung als einem Ausgangspunkt auf.
  • Ist der Zustand gemäß 7(B) einmal erreicht, erzeugt ein Vergrößern der geringsten Breite T des dünnen Eckenbereichs 3 keinen weiteren spannungsreduzierenden Effekt, sondern erhöht stattdessen einen Wert maximaler Spannung. So wird der spannungsreduzierende Effekt nicht gesteigert, wenn der dünne Eckenbereich 3 vergrößert wird, und es ist bevorzugt, die geringste Breite T kleiner als jene in dem Zustand gemäß 7(B) zu machen. Wenn sich diese Position des Punktes MXP maximaler Spannung verschiebt, variiert die geringste Breite T in Abhängigkeit von der Dicke des dünnen Eckenbereichs 3 und nimmt grundsätzlich zu, wenn die Dicke des dünnen Eckenbereichs 3 zunimmt.
  • Im Hinblick auf das Vorstehende variiert die geringste Breite T des dünnen Eckenbereichs 3, bei der die Spannung bei einem Minimum liegt, mit der Variation der Dicke des dünnen Eckenbereichs 3, und der Wert der maximalen Spannung kann reduziert werden, indem die geringste Breite T auf nicht weniger als das Fünffache und nicht mehr als das Zehnfache der Dicke des dünnen Eckenbereichs 3 festgelegt wird.
  • Als nächstes werden unter Verwendung der 8 bis 11 Modifikationen der planaren Form des dünnen Eckenbereichs 3 insbesondere als Modifikationen der isolierten Leiterplatte der vorliegenden Ausführungsform beschrieben.
  • Da eine isolierte Leiterplatte 110 einer ersten Modifikation der vorliegenden Ausführungsform gemäß 8 grundsätzlich eine ähnliche Konfiguration wie jene der vorstehend beschriebenen isolierten Leiterplatte 100 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird hier nicht noch einmal wiederholt. Die isolierte Leiterplatte 110 gemäß 8 unterscheidet sich jedoch von der vorstehend beschriebenen isolierten Leiterplatte 100 hinsichtlich der planaren Form des dünnen Eckenbereichs 3.
  • Insbesondere weist der dünne Eckenbereich 3 der Elektrode 2 (der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) der isolierten Leiterplatte 110 im Allgemeinen in einer Draufsicht eine im Wesentlichen quadratische Form auf, die Außenkante des dünnen Eckenbereichs 3 weg von der Ecke 4 (nicht zusammenhängend mit der Ecke 4) weist jedoch lineare Außenkanten 3a und gekrümmte Außenkanten 3b auf.
  • Anders gesagt, es entspricht diese Außenkante des dünnen Eckenbereichs 3 weg von der Ecke 4 der Grenze zwischen dem dünnen Eckenbereich 3 und einem anderen dicken Bereich als dem dünnen Eckenbereich der Oberflächen-Elektrode 2a und dergleichen. Dies unterscheidet sich von der planaren Form des dünnen Eckenbereichs 3 der isolierten Leiterplatte 100, die in einer Draufsicht eine quadratische Form aufweist, da die gesamte Außenkante (Grenze) des dünnen Eckenbereichs 3 weg von der Ecke 4 linear ist.
  • Lineare Außenkanten 3a erstrecken sich in der X-Richtung und der Y-Richtung im Wesentlichen parallel zu den Außenkanten, die sich von der Ecke 4 dieses dünnen Eckenbereichs 3 aus erstrecken. Im Gegensatz dazu sind gekrümmte Außenkanten 3b jeweils so gebildet, dass sie die Form eines Bogens von zum Beispiel 90° ziehen, und diese gekrümmte Außenkante 3b schneidet sich mit der Außenkante 5 der Gesamt-Elektrode 2 (zumindest einer von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) und kommt mit dieser in Kontakt.
  • Das heißt, die gekrümmte Außenkante 3b ist auf einer weiter außen gelegenen Seite der Oberflächen-Elektrode 2a als die lineare Außenkante 3a ausgebildet, und die lineare Außenkante 3a liegt in einer Weise vor, dass sie sich nicht mit der Außenkante 5 der Gesamt-Elektrode 2 kreuzt.
  • Die gekrümmte Außenkante 3b erstreckt in einer Richtung weg von der Ecke 4 des dünnen Eckenbereichs 3 derart, dass die Abmessung eines Bereichs des dünnen Eckenbereichs 3 entlang der Außenkante 5 (zum Beispiel die Abmessung t1 in der X-Richtung) größer als in dem Fall ist, wenn die gekrümmte Außenkante 3b nicht ausgebildet ist und die lineare Außenkante 3a so ausgebildet ist, dass sie die Außenkante 5 erreicht. Auch bei dem Beispiel gemäß 8 ist jedoch der geringste Abstand (die geringste Breite T) des dünnen Eckenbereichs 3 von der Ecke 4 zu dem anderen Bereich als dem Bereich des dünnen Eckenbereichs 3 grundsätzlich im Wesentlichen gleich t1 gemäß 8.
  • Wenn die Außenkante des dünnen Eckenbereichs 3, die der Grenze zwischen dem dünnen Eckenbereich 3 und dem anderen dickeren Bereich entspricht, die Außenkante 5 der Gesamt-Elektrode 2 zum Beispiel bei der bogenförmigen gekrümmten Außenkante 3b schneidet, wie in 8, kann die Spannungskonzentration an einem Schnittpunkt der Außenkante 5 und der gekrümmten Außenkante 3b zuverlässiger unterbunden werden.
  • Dies liegt daran, wie anhand der 7(B) beschrieben, dass der Punkt MXP maximaler Spannung dazu tendiert, an dem Schnittpunkt der Außenkante 5 und der gekrümmten Außenkante 3b aufzutreten (insbesondere wenn die geringste Breite T des dünnen Eckenbereichs 3 relativ groß ist).
  • Da eine isolierte Leiterplatte 120 einer zweiten Modifikation der vorliegenden Ausführungsform bezugnehmend auf 9 grundsätzlich eine ähnliche Konfiguration wie die der vorstehend beschriebenen isolierten Leiterplatte 110 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten wie vorstehend, und eine erneute Beschreibung derselben wird nicht wiederholt.
  • Die isolierte Leiterplatte 120 gemäß 9 weist jedoch anstelle der gekrümmten Außenkanten 3b gemäß 8 schräge Außenkanten 3c auf. Mit anderen Worten, bei der isolierten Leiterplatte 120 gemäß 9 weist die Außenkante des dünnen Eckenbereichs 3 (Grenze zwischen dem dünnen Eckenbereich 3 und dem anderen Bereich) weg von der Ecke 4 (nicht zusammenhängend mit der Ecke 4) lineare Außenkanten 3a und schräge Außenkanten 3c auf.
  • Die schrägen Außenkanten 3c weisen jeweils eine lineare Form auf, die so geneigt ist, dass sie einen bestimmten Winkel (zum Beispiel 45°) in Bezug auf die X-Richtung oder die Y-Richtung aufweist, in denen sich die lineare Außenkante 3a erstreckt. Diese schräge Außenkante 3c schneidet sich mit der Außenkante 5 der Gesamt-Elektrode (zumindest einer von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) und kommt mit dieser in Kontakt.
  • Wie bei der gekrümmten Außenkante 3b erstreckt sich die schräge Außenkante 3c in einer Richtung weg von der Ecke 4 des dünnen Eckenbereichs 3 und vergrößert so die Abmessung eines Bereichs des dünnen Eckenbereichs 3 entlang der Außenkante 5. Auch bei dem Beispiel gemäß 9 ist jedoch der geringste Abstand (die geringste Breite T) des dünnen Eckenbereichs 3 von der Ecke 4 zu dem anderen Bereich als dem Bereich des dünnen Eckenbereichs 3 grundsätzlich im Wesentlichen gleich t1 gemäß 9.
  • Der dünne Eckenbereich 3 gemäß 9 kann als eine hexagonale Form angesehen werden, da er sechs Seiten aufweist, die in einer Draufsicht dessen Außenkante bilden. Auf diese Weise ist der dünne Eckenbereich 3 nicht auf eine quadratische Form beschränkt, sondern kann in einer Draufsicht eine polygonale Form aufweisen. In dem Fall, in dem eine schräge Außenkante 3c anstelle der gekrümmten Außenkante 3b verwendet wird, wie in 9, kann die Spannungskonzentration an einem Schnittpunkt der schrägen Außenkante 3c und der Außenkante 5 zuverlässiger unterbunden werden.
  • Da eine isolierte Leiterplatte 130 gemäß einer dritten Modifikation der vorliegenden Ausführungsform bezugnehmend auf 10 grundsätzlich eine ähnliche Konfiguration wie die der vorstehend beschriebenen isolierten Leiterplatte 110 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten wie vorstehend, und eine Beschreibung derselben wird nicht wiederholt.
  • Wie bei der isolierten Leiterplatte 130 kann ein dünner Eckenbereich 3 in einer Draufsicht eine dreieckige Form aufweisen, bei der es sich zum Beispiel um ein rechtwinkliges gleichschenkliges Dreieck handelt, das aus zwei Seiten, die senkrecht zueinander sind, als Bereiche jeweiliger Außenkanten 5 in der X-Richtung und der Y-Richtung der Elektrode 2 (wie beispielsweise der Oberflächen-Elektrode 2a) und einer Seite gebildet ist, die als Grenze zwischen dem dünnen Eckenbereich 3 und dem anderen Bereich dient und die sich in einer Richtung von zum Beispiel 45° in Bezug auf die X-Richtung und die Y-Richtung erstreckt, um so die zwei Seiten zu verbinden.
  • Wenn die vorstehende Grenze einen Winkel von 45° in Bezug auf die X-Richtung und die Y-Richtung bildet, weisen eine Abmessung t1 und eine Abmessung t2 des dünnen Eckenbereichs 3, die in 10 gezeigt sind, im Wesentlichen gleiche Werte auf. Des Weiteren entspricht bei diesem Beispiel die geringste Breite T des dünnen Eckenbereichs 3 der Länge einer Normalen (gestrichelter Linienbereich in dem dünnen Eckenbereich 3), welche die Ecke 4 mit einer Seite verbindet, die der Ecke 4 gegenüberliegt (mit der vorstehenden Grenze zwischen dem dünnen Eckenbereich 3 und dem anderen Bereich).
  • Da eine isolierte Leiterplatte 140 gemäß einer vierten Modifikation der vorliegenden Ausführungsform bezugnehmend auf 11 grundsätzlich eine ähnliche Konfiguration wie die der vorstehend beschriebenen isolierten Leiterplatte 110 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten wie vorstehend, und eine Beschreibung derselben wird nicht wiederholt. Bei der isolierten Leiterplatte 140 gemäß 11 weist der dünne Eckenbereich 3 jedoch in einer Draufsicht eine rechteckige Form anstelle einer quadratischen Form auf.
  • Als Beispiel zeigt 11 eine Anordnung, bei der eine Konfiguration mit einer Abmessung t1 in der X-Richtung, die länger als eine Abmessung t2 in der Y-Richtung ist, und eine Konfiguration mit einer Abmessung t2 in der Y-Richtung, die länger als eine Abmessung t1 in der X-Richtung ist, abwechselnd in Bezug auf eine periphere Richtung entlang der Außenkanten 5 angeordnet sind, wobei eine derartige Anordnung nicht beschränkend ist. In diesem Fall ist die geringste Breite T des dünnen Eckenbereichs 3 gleich der kürzeren von der Abmessung t1 in der X-Richtung und der Abmessung t2 in der Y-Richtung.
  • Da eine isolierte Leiterplatte 150 einer fünften Modifikation der vorliegenden Ausführungsform bezugnehmend auf 12 grundsätzlich eine ähnliche Konfiguration wie jene der vorstehend beschriebenen isolierten Leiterplatte 100 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten wie vorstehend, und eine Beschreibung derselben wird nicht wiederholt.
  • Bei der isolierten Leiterplatte 150 gemäß 12 weist der dünne Eckenbereich 3 jedoch eine planare Form auf, die von einer Außenkante umgeben ist, die aus Bereichen, die sich in der X-Richtung und der Y-Richtung von der Ecke 4 aus erstrecken, und einem gekrümmten (bogenförmigen) Bereich weg von der Ecke 4 (nicht zusammenhängend mit der Ecke 4) gebildet ist. Prozesse (wie beispielsweise ein Schneideprozess) für ein Bilden des dünnen Eckenbereichs können dadurch im Vergleich zu den anderen Modifikationen und dergleichen erleichtert werden, was reduzierte Herstellungskosten ermöglicht.
  • Wie bei jeder der vorstehenden Modifikationen dargestellt, ist die planare Form des dünnen Eckenbereichs 3 nicht auf eine quadratische Form beschränkt, sondern kann von einer polygonalen Form oder einer Form sein, die eine Kurve aufweist, und die Funktion und der Effekt einer Unterbindung der Zunahme einer thermischen Spannung und eines thermischen Widerstands können mit derartigen Formen ebenso erreicht werden.
  • Es ist anzumerken, dass es bei einem Beispiel, bei dem zum Beispiel ein dreieckiger dünner Eckenbereich 3 ausgebildet ist, wie in 10 gezeigt, vom Gesichtspunkt der Erzeugung des Effekts einer ausreichenden Reduzierung der Spannung bevorzugt ist, dass die Länge der Normalen von der Ecke 4 (geringste Breite T) nicht kleiner als 0,2 mm ist (innerhalb des Bereichs von nicht weniger als 0,2 mm bis nicht mehr als 0,4 mm der Dicke des dünnen Eckenbereichs 3).
  • Wenngleich die Beschreibung hier bei jeder der vorstehenden Modifikationen der 8 bis 11 hauptsächlich für die Oberflächen-Elektrode 2a angegeben ist, gilt das gleiche wie das für die Oberflächen-Elektrode 2a grundsätzlich ebenso für die Rückseiten-Elektrode 2b.
  • Zweite Ausführungsform
  • Zunächst wird die Konfiguration einer isolierten Leiterplatte 200 der vorliegenden Ausführungsform unter Verwendung der 13 beschrieben.
  • Da eine isolierte Leiterplatte 200 der vorliegenden Ausführungsform bezugnehmend auf 13 grundsätzlich eine ähnliche Konfiguration wie jene der vorstehend beschriebenen isolierten Leiterplatte 100 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird nicht wiederholt. Bei der isolierten Leiterplatte 200 gemäß 13 ist die Oberflächen-Elektrode der Elektrode 2 jedoch in eine Oberflächen-Elektrode 2a und eine Oberflächen-Elektrode 2c unterteilt.
  • Die Oberflächen-Elektrode 2a und die Oberflächen-Elektrode 2c liegen in einer Weise vor, dass eine einzelne Oberflächen-Elektrode 2a, die bei der isolierten Leiterplatte 100 eine quadratische Form aufweist, in zwei Bereiche unterteilt ist, indem ein Unterteilungs-Bereich 7 gebildet wird, der zum Beispiel in der Form eines L von einem mittleren Bereich der oberen Außenkante 5 in 1 zu einem mittleren Bereich auf der rechten Seite in 1 abgewinkelt ist. Die Oberflächen-Elektrode 2a und die Oberflächen-Elektrode 2c sind so bei dem Unterteilungs-Bereich 7 voneinander beabstandet.
  • Die Oberflächen-Elektrode 2a weist eine Form auf, die sich zusammenhängend erstreckt, während sie in der Form eines L von einem oberen linken und unteren linken Bereich zu einem unteren rechten Bereich des isolierten Substrats 1 gemäß 13 abgewinkelt ist. Im Gegensatz dazu ist die Oberflächen-Elektrode 2c so angeordnet, dass sie eine rechtwinklige Form (Form eines Rechtecks) in einem oberen rechten Bereich des isolierten Substrats 1 gemäß 13 aufweist.
  • Auf diese Weise ist die Oberflächen-Elektrode bei der vorliegenden Ausführungsform in eine Mehrzahl von (zum Beispiel zwei) Bereichen mit einem Abstand zueinander an der oberen Hauptoberfläche des isolierten Substrats unterteilt. Bei der isolierten Leiterplatte 200 mit einer darauf ausgebildeten derartigen unterteilten Elektrodenstruktur können die Funktion und der Effekt einer Reduzierung der thermischen Spannung, während die Zunahme des thermischen Widerstands unterbunden wird, durch den dünnen Eckenbereich 3 ebenso wie bei der isolierten Leiterplatte 100 der ersten Ausführungsform realisiert werden. Es ist anzumerken, dass, wenngleich die Oberflächen-Elektrode in 13 in zwei Oberflächen-Elektroden 2a und 2c unterteilt ist, dies nicht einschränkend ist und die Oberflächen-Elektrode auch in drei oder mehr Bereiche unterteilt werden kann.
  • Die Oberflächen-Elektrode 2a gemäß 13 kann als eine hexagonale Form angesehen werden, da sie sechs Seiten aufweist, die in einer Draufsicht ihre Außenkante bilden. Auf diese Weise ist die Oberflächen-Elektrode 2a nicht auf eine quadratische Form beschränkt, sondern kann in einer Draufsicht irgendeine polygonale Form aufweisen (zum Beispiel kann eine oktogonale Form eingesetzt werden). Die Oberflächen-Elektrode 2c weist die Form eines Rechtecks auf, das eine Abmessung t7 in der X-Richtung aufweist, die länger als eine Abmessung t8 in der Y-Richtung ist. Die Oberflächen-Elektrode 2c kann auf diese Weise eine rechteckige Form aufweisen.
  • Die Oberflächen-Elektrode 2a gemäß 13 weist sechs Eckenbereiche auf, von denen fünf nach außen vorstehende Eckenbereiche (in der Nähe der Ecken 4) jeweils einen darin ausgebildeten dünnen Eckenbereich 3 aufweisen. Diese Eckenbereiche sind rechtwinklig wie bei der ersten Ausführungsform, und jeder dünne Eckenbereich 3 gemäß 13 weist in einer Draufsicht eine quadratische Form auf.
  • So weisen t1 und t2 gemäß 13 im Wesentlichen gleiche Werte auf, und die geringste Breite T eines dünnen Eckenbereichs 3 ist gleich t1. Im Gegensatz dazu weist die Oberflächen-Elektrode 2a einen darin ausgebildeten nach außen hin zurückgesetzten Eckenbereich (eine zurückgesetzte Ecke 8) auf, und in der Nähe dieser zurückgesetzten Ecke 8 ist ein dünner Eckenbereich 3 nicht ausgebildet.
  • In dem Eckenbereich, der die übliche nach außen hervor ragende Ecke 4 aufweist, ist eine Bildung des dünnen Eckenbereichs 3 vom Gesichtspunkt einer Unterbindung der Zunahme der Spannung bevorzugt, die durch Wärme verursacht wird, die von dem auf dieser Elektrode angeordneten Leistungshalbleiterelement erzeugt wird. In dem Eckenbereich, der die nach außen hin zurückgesetzte Ecke 8 aufweist, ist es jedoch nicht erforderlich, einen dünnen Eckenbereich 3 anzuordnen, da es weniger wahrscheinlich ist, dass an diesem Eckenbereich eine Spannungskonzentration auftritt.
  • Insbesondere in einem Eckenbereich der Oberflächen-Elektrode 2c benachbart zu der Oberflächen-Elektrode 2a (einem nach außen hervor ragenden Eckenbereich in einem unteren linken Bereich der Oberflächen-Elektrode 2c in 13), der dem Eckenbereich gegenüberliegt, der die zurückgesetzte Ecke 8 aufweist, ist es jedoch bevorzugt, einen dünnen Eckenbereich 3s zu bilden, der dünner als die dünnen Eckenbereiche 3 ist, die in den anderen Eckenbereichen der Oberflächen-Elektrode 2c und in den Eckenbereichen der Oberflächen-Elektrode 2a ausgebildet sind.
  • Alternativ ist es bevorzugt, zu bewirken, dass der zuvor erwähnte dünne Eckenbereich 3s mit einer Breite (einer geringsten Breite T) gebildet wird, die größer als die geringste Breite T der anderen dünnen Eckenbereiche 3 ist. Dies liegt daran, dass sich der Eckenbereich, der den dünnen Eckenbereich 3s aufweist, in einer Draufsicht in einem mittleren Bereich des isolierten Substrats 1 befindet und diese Stelle durch die Spannung von der Rückseiten-Elektrode 2b stark beeinträchtigt wird und daher einer höheren thermischen Spannung als die Eckenbereiche unterworfen ist, die sich in einer Draufsicht auf der äußeren Seite des isolierten Substrats 1 befinden.
  • Indem der dünne Eckenbereich 3s so gebildet wird, dass er dünner oder ausgedehnter (größer) als die dünnen Eckenbereiche 3 ist, wie vorstehend beschrieben, kann der Effekt einer Unterbindung der Spannungskonzentration gesteigert werden. Wie unter Bezugnahme auf 14(A), 14(B) und 14(C) ersichtlich, kann jedoch die Gesamtheit der abgeteilten Oberflächen-Elektrode 2c als eine Modifikation der vorliegenden Ausführungsform so ausgebildet sein, dass sie dünner als der Bereich der Oberflächen-Elektrode 2a mit Ausnahme der dünnen Eckenbereiche 3 ist. Das heißt, die Oberflächen-Elektrode 2c in 14 ist so ausgebildet, dass sie eine Dicke t9 aufweist, die gleich der Dicke t3 der dünnen Eckenbereiche 3 oder geringer als diese ist.
  • Diese Modifikation ist auf Situationen anwendbar, in denen eine Abführung einer großen Wärmemenge an der Oberflächen-Elektrode 2c nicht erforderlich ist, wie beispielsweise dann, wenn kein Leistungshalbleiterelement mit der Oberfläche der Oberflächen-Elektrode 2c verbunden ist und lediglich ein Bondingdraht mit der Oberfläche der Oberflächen-Elektrode 2c verbunden ist.
  • Da eine isolierte Leiterplatte 210 der Modifikation der vorliegenden Ausführungsform, die in 14 gezeigt ist, grundsätzlich eine ähnliche Konfiguration wie jene der vorstehend beschriebenen isolierten Leiterplatte 200 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten wie vorstehend, und eine Beschreibung derselben wird nicht wiederholt.
  • Wenngleich die Beschreibung hier hauptsächlich für die Oberflächen-Elektrode 2a bei der vorstehenden vorliegenden Ausführungsform angegeben wird, gilt das gleiche wie das für die Oberflächen-Elektrode 2a grundsätzlich ebenso für die Rückseiten-Elektrode 2b. Das heißt, die Rückseiten-Elektrode kann in eine Mehrzahl von (zum Beispiel zwei) Bereichen mit einem Abstand zueinander auf der unteren Hauptoberfläche des isolierten Substrats 1 unterteilt sein.
  • Auch wenn die vorliegende Ausführungsform lediglich das Anwendungsbeispiel eines dünnen Eckenbereichs 3 mit einer quadratischen Form beschreibt, kann ein dünner Eckenbereich 3 von jeder der in den 8 bis 11 gezeigten Modifikationen der ersten Ausführungsform auf die vorliegende Ausführungsform angewendet werden.
  • Dritte Ausführungsform
  • Zunächst wird die Konfiguration einer isolierten Leiterplatte 300 der vorliegenden Ausführungsform unter Verwendung gemäß 15 beschrieben.
  • Da die isolierte Leiterplatte 300 der vorliegenden Ausführungsform bezugnehmend auf 15(A) und 15(B) grundsätzlich eine ähnliche Konfiguration wie die der vorstehend beschriebenen isolierten Leiterplatte 100 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird nicht wiederholt.
  • Bei der isolierten Leiterplatte 300 gemäß 15 weist die Oberflächen-Elektrode 2a jedoch einen laminierten Aufbau aus einer ersten Schicht 2a1 einer Oberflächen-Elektrode (einer ersten Schicht) und einer zweiten Schicht 2a2 einer Oberflächen-Elektrode (einer zweiten Schicht) auf. Des Weiteren weist die Rückseiten-Elektrode 2b bei der isolierten Leiterplatte 300 einen laminierten Aufbau aus einer ersten Schicht 2b1 einer Rückseiten-Elektrode (einer ersten Schicht) und einer zweiten Schicht 2b2 einer Rückseiten-Elektrode (einer zweiten Schicht) auf.
  • Mit anderen Worten, bei der vorliegenden Ausführungsform weist eine Oberflächen-Elektrode 2a und eine Rückseiten-Elektrode 2b (zumindest eine von einer Oberflächen-Elektrode 2a und einer Rückseiten-Elektrode 2b) einen Aufbau mit einer Mehrzahl von laminierten Schichten auf (die aus unterschiedlichen Materialien hergestellt sind).
  • Die erste Schicht 2a1 der Oberflächen-Elektrode ist so ausgebildet, dass sie die obere Hauptoberfläche des isolierten Substrats 1 bedeckt, und die zweite Schicht 2a2 der Oberflächen-Elektrode ist so ausgebildet, dass sie die Oberfläche der ersten Schicht 2a1 der Oberflächen-Elektrode bedeckt. In einer ähnlichen Weise ist die erste Schicht 2b1 der Rückseiten-Elektrode so ausgebildet, dass sie die untere Hauptoberfläche des isolierten Substrats 1 bedeckt, und die zweite Schicht 2b2 der Rückseiten-Elektrode ist so ausgebildet, dass sie die Oberfläche der ersten Schicht 2b1 der Rückseiten-Elektrode bedeckt.
  • Die erste Schicht 2a1 der Oberflächen-Elektrode und die erste Schicht 2b1 der Rückseiten-Elektrode sind aus Aluminium hergestellt, und die zweite Schicht 2a2 der Oberflächen-Elektrode und die zweite Schicht 2b2 der Rückseiten-Elektrode sind aus Kupfer hergestellt.
  • Jede von der zweiten Schicht 2a2 der Oberflächen-Elektrode und der zweiten Schicht 2b2 der Rückseiten-Elektrode weist dünne Eckenbereiche 3 auf, die wie bei den anderen Ausführungsformen in ihren Eckenbereichen ausgebildet sind. Wie zum Beispiel in 15(B) gezeigt, kann dieser dünne Eckenbereich 3 in einer Weise vorliegen, dass die zweite Schicht 2a2 der Oberflächen-Elektrode und die zweite Schicht 2b2 der Rückseiten-Elektrode vollständig entfernt sind, um die erste Schicht 2a1 der Oberflächen-Elektrode und die erste Schicht 2b1 der Rückseiten-Elektrode darunter freizulegen. Alternativ kann der dünne Eckenbereich 3 in einer Weise vorliegen, dass eine teilweise Dicke von jeder von der zweiten Schicht 2a2 der Oberflächen-Elektrode und der zweiten Schicht 2b2 der Rückseiten-Elektrode entfernt ist, um so diese Elektroden teilweise zu belassen.
  • Wenngleich jede von der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b in 15 einen laminierten Aufbau aus zwei Schichten aufweist, ist dies nicht einschränkend, und sie können jeweils einen laminierten Aufbau von drei oder mehr Schichten aufweisen.
  • Bei der vorliegenden Ausführungsform unterliegt das Aluminium der ersten Schicht 2a1 der Oberflächen-Elektrode und der ersten Schicht 2b1 der Rückseiten-Elektrode bei einer geringen Spannung zum Beispiel einer plastischen Verformung. Das Ablösen der Elektrode 2 (der Oberflächen-Elektrode 2a und der Rückseiten-Elektrode 2b) von dem isolierten Substrat 1 wird dadurch im Vergleich zu der Elektrode 2 bei der ersten Ausführungsform unterbunden, die aus einer einzigen, aus Kupfer hergestellten Schicht gebildet ist.
  • Da Aluminium jedoch eine geringere thermische Leitfähigkeit als Kupfer aufweist, kann ein gewünschter thermischer Widerstand nicht realisiert werden, wenn die Elektrode 2 aus einer einzigen Schicht aus Aluminium gebildet ist. Somit können durch Einsetzen des laminierten Aufbaus aus einer Aluminium-Schicht und einer Kupfer-Schicht wie bei der vorliegenden Ausführungsform sowohl der Effekt einer Reduzierung der Spannung, um das Ablösen der Elektrode 2 zu unterbinden, als auch der Effekt einer Reduzierung des thermischen Widerstands hervorgerufen werden.
  • Es ist anzumerken, dass die vorstehende Beschreibung in Bezug auf die erste Schicht 2a1, 2b1 der Elektroden, die aus Aluminium hergestellt sind, und auf die zweite Schicht 2a2, 2b2 der Elektroden angegeben wurde, die aus Kupfer hergestellt sind. Diese Kombination ist jedoch nicht beschränkend, und unter Berücksichtigung der Streckspannung und des thermischen Ausdehnungskoeffizienten des Materials für jede dieser Schichten kann irgendeine Material-Konfiguration eingesetzt werden, welche die Verformung der ersten Schicht der Elektroden erleichtert. Wenngleich die vorliegende Ausführungsform lediglich das Anwendungsbeispiel eines dünnen Eckenbereichs 3 mit einer quadratischen Form beschreibt, kann der dünne Eckenbereich 3 bei jeder von den in den 8 bis 11 gezeigten Modifikationen der ersten Ausführungsform auf die vorliegende Ausführungsform angewendet werden, oder der zuvor erwähnte laminierte Aufbau kann auf die Mehrzahl von abgeteilten Oberflächen-Elektroden 2a und 2c wie bei der zweiten Ausführungsform angewendet werden.
  • Vierte Ausführungsform
  • Zunächst wird die Konfiguration einer isolierten Leiterplatte 400 der vorliegenden Ausführungsform unter Verwendung gemäß 16 beschrieben.
  • Da die isolierte Leiterplatte 400 gemäß der vorliegenden Ausführungsform bezugnehmend auf 16 grundsätzlich eine ähnliche Konfiguration wie die der vorstehend beschriebenen isolierten Leiterplatte 100 aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird nicht wiederholt. Bei der isolierten Leiterplatte 400 gemäß 15 weist jedoch der dünne Eckenbereich 3, der zum Beispiel eine quadratische Form aufweist, Erweiterungen oder Ausdehnungen, die sich entlang der Außenkanten 5 der Elektrode 2 erstrecken, an einem Außenkantenbereich entlang und in der Nähe der Außenkanten 5 auf.
  • Diese Erweiterungen erstrecken sich in einer Draufsicht in der X-Richtung und der Y-Richtung über eine Länge, die größer als ein anderer Bereich als dieser Außenkantenbereich ist. Das heißt, der dünne Eckenbereich 3 gemäß 15 ist so konfiguriert, dass er einen quadratförmigen dünnen Bereich 3d mit der Form eines Quadrats wie der dünne Eckenbereich 3 gemäß 1 sowie zum Beispiel dünne Bereiche 3e an der Seite der Außenkanten (Erweiterungen) aufweist, die sich entlang der Außenkanten 5 von jenem quadratförmigen dünnen Bereich 3d nach außen erstrecken.
  • Die dünnen Bereiche 3e an der Seite der Außenkanten erstrecken sich sowohl in der X-Richtung als auch in der Y-Richtung von der Ecke 4 jedes dünnen Eckenbereichs 3 aus. Speziell weist der dünne Eckenbereich 3, der sich oben rechts in 16 befindet, zum Beispiel den dünnen Bereich 3e an der Seite der Außenkanten auf, der sich in der X-Richtung von der Ecke 4 aus bis zu der Position einer Abmessung t11 in Bezug auf die X-Richtung erstreckt und der eine Breite t22 in Bezug auf die Y-Richtung aufweist, und er weist den dünnen Bereich 3e an der Seite der Außenkanten auf, der sich in der Y-Richtung von der Ecke 4 aus bis zu der Position einer Abmessung t21 in Bezug auf die Y-Richtung erstreckt und der eine Breite t12 in Bezug auf die X-Richtung aufweist.
  • Der dünne Eckenbereich 3 weist außerdem ähnlich wie der dünne Eckenbereich 3 der ersten Ausführungsform und dergleichen in der Nähe der Ecke 4 einen quadratförmigen dünnen Bereich 3d auf. Hierbei sind die zuvor erwähnten Abmessungen t11 und t21 größer als die Abmessungen t1 und t2 des quadratförmigen dünnen Bereichs 3d, und die zuvor erwähnten Abmessungen t12 und t22 sind kleiner als die Abmessungen t1 und t2 des quadratförmigen dünnen Bereichs 3d.
  • Bei der geringsten Breite T des dünnen Eckenbereichs 3 der vorliegenden Ausführungsform handelt es sich um einen Abstand von der Ecke 4 zu einem Punkt der Außenkante des dünnen Eckenbereichs 3, der sich an der Grenze zwischen dem quadratförmigen dünnen Bereich 3d und dem dünnen Bereich 3e an der Seite der Außenkanten befindet.
  • Bei dem dünnen Eckenbereich 3 der vorliegenden Ausführungsform, der auch die dünnen Bereiche 3e an der Seite der Außenkanten als Erweiterungen aufweist, ist jeder dünne Bereich 3e an der Seite der Außenkanten zumindest nur entlang eines Bereichs der Außenkante 5 von der Ecke 4 aus ausgebildet und weist keine Länge entlang der gesamten Außenkante 5 auf (die Länge des dünnen Bereichs 3e an der Seite der Außenkanten entlang der Außenkante 5 ist geringer als die Hälfte der Länge der Außenkante 5, so dass sich die dünnen Bereiche 3e an der Seite der Außenkanten, die benachbart zueinander sind, nicht in Kontakt miteinander befinden). So ist der dünne Eckenbereich 3 der vorliegenden Ausführungsform, der die dünnen Bereiche 3e an der Seite der Außenkanten aufweist, insgesamt in dem Eckenbereich der Elektrode 2 ausgebildet.
  • Die vorliegende Ausführungsform ist für Situationen nützlich, in denen es aufgrund von Auslegungsbeschränkungen einer Elektrodenstruktur schwierig ist, die geringste Breite T des dünnen Eckenbereichs 3 ausreichend zu vergrößern, wie beispielsweise wenn es notwendig ist, ein Leistungshalbleiterelement anzuordnen oder eine Verbindung mit einem Anschluss in der Nähe des quadratförmigen dünnen Bereichs 3d herzustellen.
  • Das heißt, eine Anordnung der dünnen Bereiche 3e an der Seite der Außenkanten kann eine geringste Breite T des dünnen Eckenbereichs 3 so viel wie möglich vergrößern (im Vergleich zu dem Fall, in dem die dünnen Bereiche 3e an der Seite der Außenkanten nicht vorhanden sind). Da die dünnen Bereiche 3e an der Seite der Außenkanten entlang der Außenkanten 5 der Elektrode 2 so ausgebildet sind, dass sie kleine Breiten t12 und t22 aufweisen (kleiner als die Abmessungen t1 und t2 des quadratförmigen dünnen Bereichs 3d), kann darüber hinaus die Wahrscheinlichkeit reduziert werden, dass es Auslegungsbeschränkungen für eine Elektrodenstruktur durch die dünnen Bereiche 3e an der Seite der Außenkanten gibt. Dementsprechend kann der Effekt einer ausreichenden Reduzierung der thermischen Spannung durch den dünnen Eckenbereich 4 auch bei der vorliegenden Ausführungsform erreicht werden.
  • Wenngleich die Beschreibung bei der vorstehenden vorliegenden Ausführungsform hauptsächlich für die Oberflächen-Elektrode 2a angegeben wurde, gilt das gleiche wie jenes für die Oberflächen-Elektrode 2a grundsätzlich auch für die Rückseiten-Elektrode 2b. Darüber hinaus kann der dünne Eckenbereich 3 der vorliegenden Ausführungsform auf die Mehrzahl von abgeteilten Oberflächen-Elektroden 2a und 2c wie bei der zweiten Ausführungsform und auf die Oberflächen-Elektrode 2a angewendet werden, welche die Mehrzahl von laminierten Schichten wie bei der dritten Ausführungsform aufweist.
  • Fünfte Ausführungsform
  • Unter Verwendung der 17 bis 19 werden Anwendungsbeispiele für die isolierten Leiterplatten der vorstehend beschriebenen Ausführungsformen auf ein tatsächliches Leistungsmodul beschrieben
  • Wie unter Bezugnahme auf 17 ersichtlich, weist ein IGBT-Modul 900 als ein Leistungsmodul der vorliegenden Ausführungsform hauptsächlich zum Beispiel die isolierte Leiterplatte 100 gemäß der ersten Ausführungsform, ein Leistungshalbleiterelement 51, ein Verdrahtungselement 52, eine Lot-Verbindungsschicht 53 sowie ein Epoxidharz 54 auf.
  • Bei dem Leistungshalbleiterelement 51 handelt es sich um einen Silicium-Halbleiterchip, der einen daran implementierten IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate) aufweist, um eine integrierte Schaltung zu bilden. Anstelle des Chips mit einem daran implementierten IGBT kann ein Chip mit einer daran implementierten FWD (Free Wheeling Diode, Freilaufdiode) als Leistungshalbleiterelement 51 montiert sein. Das Leistungshalbleiterelement 51 wird an der Oberfläche der Oberflächen-Elektrode 2a der isolierten Leiterplatte 100 angeordnet, indem es mittels der Lot-Verbindungsschicht 53 mit der Oberfläche verbunden wird.
  • Es ist jedoch bevorzugter, dass das Leistungshalbleiterelement 51 aus einem Chip aus einem Halbleiter mit großer Bandlücke, der einer aus der Gruppe ist, die aus Siliciumcarbid, einem auf Galliumnitrid basierenden Material und Diamant besteht, anstelle des Silicium-Halbleiterchips gebildet ist. Ein Halbleiter mit großer Bandlücke kann bei einer höheren Temperatur als Silicium betrieben werden und ist somit von praktischem Nutzen, wenn er als ein einen Chip bildendes Leistungshalbleiterelement 51 verwendet wird, das eine besonders hohe Menge an Wärme erzeugt.
  • Bei dem Verdrahtungselement 52 handelt es sich um ein leitfähiges Element, das eine Eingabe/Ausgabe elektrischer Signale zwischen dem Leistungshalbleiterelement 51 und dem Außenraum des IGBT-Moduls 900 vermittelt. Das Verdrahtungselement 52 kann zum Beispiel aus Kupfer hergestellt sein. Das Verdrahtungselement 52 kann mittels der Lot-Verbindungsschicht 53 mit der Oberfläche des Leistungshalbleiterelements 51 verbunden sein oder kann mittels der Lot-Verbindungsschicht 53 mit der Oberfläche der Oberflächen-Elektrode 2a der isolierten Leiterplatte 100 verbunden sein.
  • Die isolierte Leiterplatte 100, die Oberfläche und die seitlichen Oberflächen (die Gesamtheit der Oberfläche und der seitlichen Oberflächen) des Leistungshalbleiterelements 51 sowie die Oberfläche (ein Bereich der Oberfläche) des Verdrahtungselements 52 sind mit Harz durch ein Epoxidharz 54 abgedichtet, um dadurch das IGBT-Modul 900 zu bilden.
  • Das IGBT-Modul 900 liegt in einer Weise vor, wie gerade beschrieben, dass die isolierte Leiterplatte 100, an der ein Leistungshalbleiterelement 51 implementiert und verdrahtet ist, abgedichtet eingeschlossen ist und ein Verdrahtungsanschluss von dem Verdrahtungselement 52 nach außen gezogen werden kann. Es ist anzumerken, dass die Abdichtung oder Einkapselung auch mit einem Gel anstelle des Epoxidharzes 54 durchgeführt werden kann.
  • Als Abdichtungsverfahren unter Verwendung des Epoxidharzes 54 können ein allgemein bekanntes Vergussform-Verfahren, ein Spritzpress-Verfahren (Transferformen) oder dergleichen verwendet werden. Durch Abdichten des Leistungshalbleiterelements 51 und dergleichen mit Harz können eine Widerstandsfähigkeit gegenüber Umweltbelastungen und Isolations-Eigenschaften verbessert werden, und eine Beschädigung an den Verbindungsstellen an der oberen und der unteren Oberfläche des Leistungshalbleiterelements 51, die dadurch verursacht wird, dass wiederholt thermische Spannungen anliegen, kann unterbunden werden, so dass die operative Zuverlässigkeit des Leistungshalbleiterelements 51 verbessert wird.
  • Es ist anzumerken, dass das Verdrahtungselement 52 zum Beispiel tatsächlich durch einen in 17 nicht dargestellten Bondingdraht mit einem Steueranschluss und dergleichen verbunden ist, der auf der Oberfläche des Leistungshalbleiterelements 51 ausgebildet ist.
  • Bezugnehmend auf 18 wird ein IGBT-Modul 900 gemäß 17 in einer Leistungseinheit 800 der vorliegenden Ausführungsform an der Oberfläche eines Kühlkörpers (bzw. einer Wärmesenke) 55 angeordnet, indem es mittels eines Schmiermittels 56 mit der Oberfläche verbunden wird. Spezifisch sind in 18 zwei IGBT-Module 900 mittels des Schmiermittels 56 mit einem Abstand zueinander mit der oberen Oberfläche eines Kühlkörpers 55 verbunden. Das Verdrahtungselement 52 von einem der zwei IGBT-Module 900 und das Verdrahtungselement 52 des anderen IGBT-Moduls 900 sind elektrisch miteinander verbunden.
  • Eine Drei-Phasen-Wechselrichter-Vorrichtung kann konfiguriert werden, indem drei U-, V- und W-Phasen gebildet werden, wobei jede Phase ein System darstellt, in dem eine Mehrzahl von (zum Beispiel zwei) IGBT-Modulen 900 mittels des Schmiermittels 56 mit dem Kühlkörper 55 verbunden ist, um einen p-Anschluss und einen n-Anschluss miteinander zu verbinden, wie in 18.
  • Eine derartige Drei-Phasen-Wechselrichter-Vorrichtung wird für einen Stromrichter, der an einem Schienenfahrzeug montiert ist, einen Stromrichter, der an einem Hybrid-Fahrzeug montiert ist, oder dergleichen verwendet. Diese Drei-Phasen-Wechselrichter-Vorrichtung ist aufgrund von Wärme, die von denn Leistungshalbleiterelement 51 erzeugt wird, und einer Temperaturvariation, die aus Umweltbedingungen resultiert, einem Thermoschock-Zyklus ausgesetzt.
  • Daher ist die isolierte Leiterplatte 100, die in dem IGBT-Modul 900 verwendet wird, auch erforderlich, damit eine Zuverlässigkeit in Bezug auf einen Thermoschock-Zyklus besteht. Wenn sich eine Elektrode der isolierten Leiterplatte 100 zum Beispiel durch einen Thermoschock-Zyklus ablöst, tritt an dem Ablösungsbereich eine partielle Entladung auf, was eine Fehlfunktion oder einen Ausfall des Stromrichters verursacht.
  • Somit können durch Anwenden der isolierten Leiterplatte 100 der vorliegenden Ausführungsform auf das IGBT-Modul 900 die thermischen Spannungen reduziert werden, so dass ein IGBT-Modul 900, das heißt ein Stromrichter, mit einer hohen Widerstandsfähigkeit gegenüber einem Thermoschock-Zyklus realisiert wird.
  • Wenngleich vorstehend das Anwendungsbeispiel für die isolierte Leiterplatte 100 der ersten Ausführungsform beschrieben ist, können die isolierten Leiterplatten der Modifikationen oder der anderen Ausführungsformen, die vorstehend beschrieben sind, auch auf das IGBT-Modul 900 angewendet werden.
  • Sechste Ausführungsform
  • Zunächst wird unter Verwendung gemäß 19 die Konfiguration einer Leistungseinheit 700 der vorliegenden Ausführungsform beschrieben.
  • Da die Leistungseinheit 700 der vorliegenden Ausführungsform bezugnehmend auf 19 grundsätzlich eine ähnliche Konfiguration wie jene der Leistungseinheit 800 der fünften Ausführungsform aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird nicht wiederholt. Bei der Leistungseinheit 700 gemäß 19 wird die Verbindung zwischen dem IGBT-Modul 900 und dem Kühlkörper 55 jedoch mittels der Lot-Verbindungsschicht 53 anstelle des Schmiermittels 56 eingerichtet.
  • Da ein Lot eine höhere thermische Leitfähigkeit als das Schmiermittel 56 aufweist, kann der thermische Widerstand zwischen dem IGBT-Modul 900 und dem Kühlkörper 55 dadurch reduziert werden. Im Ergebnis kann die Abmessung des IGBT-Moduls 900 weiter reduziert werden.
  • In dem Fall, in dem das IGBT-Modul 900 und der Kühlkörper mittels der Lot-Verbindungsschicht 53 miteinander verbunden sind, nehmen jedoch die thermischen Spannungen, die während des Thermoschock-Zyklus an der isolierten Leiterplatte 100 anlegen, im Vergleich zu dem Fall zu, in dem diese mittels des Schmiermittels 56 verbunden sind. Somit ist es erforderlich, die an der isolierten Leiterplatte 100 anliegenden thermischen Spannungen beträchtlich zu reduzieren. Andererseits ist es auch erforderlich, die Reduktion des thermischen Widerstands nicht zu erschweren, was ein Beweggrund dafür ist, das IGBT-Modul 900 und den Kühlkörper 55 mittels der Lot-Verbindungsschicht 53 zu verbinden.
  • Da die isolierte Leiterplatte 100, die bei der vorliegenden Ausführungsform in dem IGBT-Modul 900 verwendet wird, aufgrund der Bildung der dünnen Eckenbereiche 3 die thermischen Spannungen reduzieren kann, während die Zunahme des thermischen Widerstands unterbunden wird, können die Funktion und der Effekt einer Unterbindung der Zunahme des thermischen Widerstands und von thermischen Spannungen für die gesamte Leistungseinheit 700 erzeugt werden.
  • Wenngleich vorstehend das Anwendungsbeispiel für die isolierte Leiterplatte 100 der ersten Ausführungsform beschrieben ist, können die isolierten Leiterplatten der Modifikationen oder der anderen Ausführungsformen, die vorstehend beschrieben sind, auch auf das IGBT-Modul 900 angewendet werden.
  • Siebente Ausführungsform
  • Da eine Leistungseinheit 600 der vorliegenden Ausführungsform bezugnehmend auf 20 grundsätzlich eine ähnliche Konfiguration wie die der Leistungseinheit 700 der sechsten Ausführungsform aufweist, kennzeichnen die gleichen Bezugszeichen und dergleichen die gleichen Komponenten, und eine Beschreibung derselben wird nicht wiederholt. Bei der Leistungseinheit 600 gemäß 20 ist die isolierte Leiterplatte 100 jedoch mit einem Gel 57 anstelle des Epoxidharzes 54 abgedichtet, und dieses Gel 57 ist in einem Gehäuse 58 aufgenommen.
  • Darüber hinaus weist die Leistungseinheit 600 gemäß 20 eine darin angeordnete Kühlkörper-Basisplatte 59 anstelle des Kühlkörpers 55 auf. Die Kühlkörper-Basisplatte 59 ist aus dem gleichen Material wie dem für den Kühlkörper 55 hergestellt, ist jedoch nicht mit Rippen für eine Wärmeabführung versehen und weist die Form einer flachen Platte auf.
  • Es ist anzumerken, dass die Leistungseinheit 600 gemäß 20 die Lot-Verbindungsschicht 53 als ein Wärme abführendes Element verwendet, das mittels der Lot-Verbindungsschicht 53 mit dem IGBT-Modul verbunden ist, wie bei der Leistungseinheit 700 gemäß 19. Das Verdrahtungselement 52 kann abgewinkelt sein, wie in 20 gezeigt, oder es kann sich linear erstrecken wie in den 18 und 19.
  • In 20 ist die Lot-Verbindungsschicht 53 nicht an den dünnen Eckenbereichen 3 der Rückseiten-Elektrode 2b angebracht, sondern wird lediglich der untersten Oberfläche der Rückseiten-Elektrode 2b mit Ausnahme der dünnen Eckenbereiche 3 zugeführt. Auch wenn während eines Thermoschock-Zyklus thermische Spannungen an der isolierten Leiterplatte 100 anliegen, kann im Ergebnis eine Konzentration dieser thermischen Spannungen in den Eckenbereichen (wie beispielsweise den dünnen Eckenbereichen 3) der isolierten Leiterplatte 100 unterbunden werden.
  • Wenn die Lot-Verbindungsschicht 53 an den dünnen Eckenbereichen 3 der Rückseiten-Elektrode 2b angebracht ist (wenn ein Bereich zwischen den Oberflächen der dünnen Eckenbereiche 3 und der Oberfläche der Kühlkörper-Basisplatte 59 mit der Lot-Verbindungsschicht 53 gefüllt ist), können Risse, die durch thermische Spannungen verursacht werden, unterbunden werden, um die Lebensdauer der Lot-Verbindungsschicht 53 unter dem Thermoschock-Zyklus zu erhöhen. Dies liegt daran, dass die Dicke der Lot-Verbindungsschicht 53 zunimmt, die sich mit den dünnen Eckenbereichen 3 in Kontakt befindet, so dass das Ausmaß an Scherdehnung dieser Lot-Verbindungsschicht 53 reduziert werden kann.
  • Es versteht sich, dass die hier offenbarten Ausführungsformen lediglich illustrativ zu verstehen und in jeder Hinsicht nicht beschränkend aufzufassen sind. Der Schutzumfang der vorliegenden Erfindung ist durch die Ansprüche definiert, nicht durch die vorstehende Beschreibung, und soll jegliche Modifikation innerhalb des Inhalts und des Umfangs aufweisen, die äquivalent zu den Angaben der Ansprüche sind.
  • Bezugszeichenliste
    • 1
    isoliertes Substrat
    2
    Elektrode
    2a
    Oberflächen-Elektrode
    2a1
    erste Schicht der Oberflächen-Elektrode
    2a2
    zweite Schicht der Oberflächen-Elektrode
    2b
    Rückseiten-Elektrode
    2b1
    erste Schicht der Rückseiten-Elektrode
    2b2
    zweite Schicht der Rückseiten-Elektrode
    3
    dünner Eckenbereich
    3d
    quadratförmiger dünner Bereich
    3e
    dünner Bereich an der Seite der Außenkanten
    3s
    dünner Eckenbereich
    4
    Ecke
    5
    Außenkante
    6
    peripherer dünner Bereich
    7
    Unterteilungsbereich
    8
    zurückgesetzte Ecke
    51
    Leistungshalbleiterelement
    52
    Verdrahtungselement
    53
    Lot-Verbindungsschicht
    54
    Epoxidharz
    55
    Kühlkörper (Wärmesenke)
    56
    Schmiermittel
    57
    Gel
    58
    Gehäuse
    59
    Kühlkörper-Basisplatte
    100
    isolierte Leiterplatte
    110
    isolierte Leiterplatte
    120
    isolierte Leiterplatte
    130
    isolierte Leiterplatte
    140
    isolierte Leiterplatte
    150
    isolierte Leiterplatte
    200
    isolierte Leiterplatte
    201
    isolierte Leiterplatte
    300
    isolierte Leiterplatte
    400
    isolierte Leiterplatte
    600
    Leistungseinheit
    700
    Leistungseinheit
    800
    Leistungseinheit
    900
    IGBT-Modul

Claims (12)

  1. Isolierte Leiterplatte, die Folgendes aufweist: – ein isoliertes Substrat; – eine erste Elektrode, die auf einer Hauptoberfläche des isolierten Substrats ausgebildet ist und in einer Draufsicht eine polygonale Form aufweist; und – eine zweite Elektrode, die auf der anderen Hauptoberfläche gegenüberliegend zu der einen Hauptoberfläche des isolierten Substrats ausgebildet ist und in einer Draufsicht eine polygonale Form aufweist, wobei ein dünner Bereich in einem Eckenbereich ausgebildet ist, wobei der Eckenbereich ein Bereich ist, der in Bezug auf Richtungen entlang von Außenkanten von einer Ecke von zumindest einer von der ersten und der zweiten Elektrode aus in einer Draufsicht einen Bereich einer Länge der Außenkanten einnimmt, wobei der dünne Bereich eine Dicke aufweist, die geringer als die eines anderen Bereichs als der dünne Bereich ist.
  2. Isolierte Leiterplatte nach Anspruch 1, wobei der dünne Bereich eine planare Form aufweist, welche die Ecke unter einer Mehrzahl von Ecken von zumindest einer von der ersten und der zweiten Elektrode aufweist und wobei ein geringster Abstand des dünnen Bereichs von der Ecke, die der dünne Bereich aufweist, bis zu dem anderen Bereich als dem dünnen Bereich von zumindest einer von der ersten und der zweiten Elektrode nicht weniger als das Fünffache und nicht mehr als das Zehnfache der Dicke des dünnen Bereichs beträgt.
  3. Isolierte Leiterplatte nach Anspruch 1 oder 2, wobei zumindest eine von der ersten und der zweiten Elektrode eine Dicke von nicht weniger als 0,6 mm und nicht mehr als 1,5 mm aufweist.
  4. Isolierte Leiterplatte nach einem der Ansprüche 1 bis 3, wobei der dünne Bereich eine Dicke von nicht weniger als 0,3 mm und nicht mehr als 0,4 mm aufweist.
  5. Isolierte Leiterplatte nach einem der Ansprüche 1 bis 4, wobei eine Grenze zwischen dem dünnen Bereich und dem anderen Bereich als dem dünnen Bereich bei zumindest einer von der ersten und der zweiten Elektrode die Außenkanten bei zumindest einer von der ersten und der zweiten Elektrode in einer Draufsicht in einer gekrümmten Weise kreuzt.
  6. Isolierte Leiterplatte nach einem der Ansprüche 1 bis 5, wobei zumindest eine von der ersten und der zweiten Elektrode in eine Mehrzahl von Bereichen mit einem Abstand zueinander auf der einen Hauptoberfläche oder der anderen Hauptoberfläche unterteilt ist.
  7. Isolierte Leiterplatte nach einem der Ansprüche 1 bis 6, wobei zumindest eine von der ersten und der zweiten Elektrode eine erste Schicht, die so ausgebildet ist, dass sie die eine Hauptoberfläche oder die andere Hauptoberfläche bedeckt, und eine zweite Schicht aufweist, die so ausgebildet ist, dass sie eine Oberfläche der ersten Schicht bedeckt.
  8. Isolierte Leiterplatte nach einem der Ansprüche 1 bis 7, wobei der dünne Bereich von zumindest einer von der ersten und der zweiten Elektrode Erweiterungen aufweist, die sich entlang der Außenkanten von zumindest einer von der ersten Elektrode und der zweiten Elektrode an einem Außenkantenbereich entlang der Außenkanten erstrecken.
  9. Leistungsmodul, das Folgendes aufweist: – eine isolierte Leiterplatte nach einem der Ansprüche 1 bis 8; und – ein Leistungshalbleiterelement, das an einer Oberfläche der isolierten Leiterplatte angeordnet ist.
  10. Leistungsmodul nach Anspruch 9, wobei das Leistungshalbleiterelement aus einem Halbleiter mit großer Bandlücke hergestellt ist.
  11. Leistungsmodul nach Anspruch 10, wobei der Halbleiter mit großer Bandlücke einer von der Gruppe ist, die aus Siliciumcarbid, einem auf Galliumnitrid basierenden Material und Diamant besteht.
  12. Leistungseinheit, die ein Leistungsmodul nach einem der Ansprüche 9 bis 11 aufweist, das an einer Oberfläche eines Kühlkörpers angeordnet ist.
DE112015005654.8T 2014-12-18 2015-10-13 Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit Withdrawn DE112015005654T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-256431 2014-12-18
JP2014256431 2014-12-18
PCT/JP2015/078874 WO2016098431A1 (ja) 2014-12-18 2015-10-13 絶縁回路基板、パワーモジュールおよびパワーユニット

Publications (1)

Publication Number Publication Date
DE112015005654T5 true DE112015005654T5 (de) 2017-08-31

Family

ID=56126333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005654.8T Withdrawn DE112015005654T5 (de) 2014-12-18 2015-10-13 Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit

Country Status (5)

Country Link
US (1) US10170433B2 (de)
JP (1) JP6033522B1 (de)
CN (1) CN107004644B (de)
DE (1) DE112015005654T5 (de)
WO (1) WO2016098431A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019219535A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Entwärmungsanordnung für ein halbleiterleistungsmodul

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール
JP6269573B2 (ja) 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
CN107316817B (zh) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 封装件及其制造方法
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
WO2018173921A1 (ja) * 2017-03-23 2018-09-27 株式会社 東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP6965706B2 (ja) * 2017-11-29 2021-11-10 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
EP3913661A4 (de) * 2019-01-16 2022-03-30 Toppan Printing Co., Ltd. Gehäusesubstrat und verfahren zur herstellung davon
CN113678244A (zh) * 2019-03-29 2021-11-19 电化株式会社 氮化硅电路基板及电子部件模块
JP7435415B2 (ja) * 2020-11-16 2024-02-21 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459986A (en) * 1987-08-31 1989-03-07 Toshiba Corp Ceramic circuit board
JP3192911B2 (ja) 1995-03-30 2001-07-30 株式会社東芝 セラミックス回路基板
JP3957341B2 (ja) * 1996-04-18 2007-08-15 日本インター株式会社 複合半導体装置
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP4649027B2 (ja) 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
JP4124040B2 (ja) * 2002-08-13 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置
JP2006140401A (ja) 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
JP4867793B2 (ja) 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP5957171B2 (ja) * 2010-06-30 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5818099B2 (ja) * 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置
JP2014118310A (ja) 2012-12-14 2014-06-30 Denki Kagaku Kogyo Kk セラミックス回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019219535A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Entwärmungsanordnung für ein halbleiterleistungsmodul

Also Published As

Publication number Publication date
WO2016098431A1 (ja) 2016-06-23
US10170433B2 (en) 2019-01-01
CN107004644B (zh) 2019-05-07
JPWO2016098431A1 (ja) 2017-04-27
US20170338189A1 (en) 2017-11-23
CN107004644A (zh) 2017-08-01
JP6033522B1 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
DE112015005654T5 (de) Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102009043441B4 (de) Halbleitermodul
DE102018124171A1 (de) Halbleitervorrichtung
DE102015215133B4 (de) Halbleitervorrichtung
DE112014002061T5 (de) Halbleitermodul
DE112014005694B4 (de) Halbleitermodul
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102013221954A1 (de) Halbleitereinheit
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102018104509A1 (de) Halbleitervorrichtung
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE112019006032T5 (de) Halbleiterbauteil
DE112012006007T5 (de) Halbleitermodul
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE112019002287T5 (de) Halbleitervorrichtung
DE112014006397T5 (de) Leistungshalbleitermodul und Leistungseinheit
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102020119169B4 (de) Schaltkomponenten
DE102016216033A1 (de) Leistungshalbleitermodul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned