DE112014006397T5 - Leistungshalbleitermodul und Leistungseinheit - Google Patents

Leistungshalbleitermodul und Leistungseinheit Download PDF

Info

Publication number
DE112014006397T5
DE112014006397T5 DE112014006397.5T DE112014006397T DE112014006397T5 DE 112014006397 T5 DE112014006397 T5 DE 112014006397T5 DE 112014006397 T DE112014006397 T DE 112014006397T DE 112014006397 T5 DE112014006397 T5 DE 112014006397T5
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
module according
molding resin
recess portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014006397.5T
Other languages
English (en)
Other versions
DE112014006397B4 (de
Inventor
Shinnosuke Soda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006397T5 publication Critical patent/DE112014006397T5/de
Application granted granted Critical
Publication of DE112014006397B4 publication Critical patent/DE112014006397B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Leistungshalbleitermodul (100) weist Folgendes auf: eine Vielzahl von Halbleiterelementsubstraten (20), die in derselben Ebene angeordnet sind und von denen jedes ein isolierendes Substrat (10) mit einer vorderseitigen Elektrode (2a), die auf einer der Oberflächen einer Isolatorplatte (1) gebildet ist, und einer rückseitigen Elektrode (2b), die auf der anderen Oberfläche der Isolatorplatte (1) gebildet ist, sowie ein an einer Oberfläche der vorderseitigen Elektrode (2a) befestigtes Leistungshalbleiterelement (3) aufweist; und ein Verdrahtungselement (5), das die einander benachbarten Halbleiterelementsubstrate (20) elektrisch miteinander verbindet; wobei die Halbleiterelementsubstrate (20) und das Verdrahtungselement (5) derart in Formharz (6) eingeformt sind, dass zumindest eine Vielzahl von rückseitigen Elektroden (2b) über ihre gesamte Oberfläche freiliegen; wobei das Formharz (6) mit einem Aussparungsbereich (7) zwischen den einander benachbarten isolierenden Substraten (10) versehen ist, der bis auf eine vorbestimmte Tiefe von der Seite der rückseitigen Elektrode (2b) nicht mit dem das Formharz (6) bildenden Harzmaterial gefüllt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Montagekonstruktion für Leistungshalbleitermodule, die in elektronischen Leistungsgerätschaften verbaut sind.
  • STAND DER TECHNIK
  • In einem Leistungshalbleitermodul bewältigt ein einzelnes Leistungshalbleiterelement eine hohe Leistung von mehreren Kilowatt; aus diesem Grund werden wiederholt übermäßige thermische Belastungen auf obere und untere Verbindungsstellen des Leistungshalbleiterelements aufgrund der Wärmeerzeugung durch das Element ausgeübt, so dass es zu Rissen in den aus Lötmaterial oder dergleichen gebildeten Verbindungsstellen kommt.
  • Zum Verbessern der Zuverlässigkeit von diesen oberen und unteren Verbindungsstellen des Leistungshalbleiterelements wird eine Formkapselungstechnik zum Kapseln der Gesamtheit des Moduls in thermoplastisches oder unter Wärme aushärtendes Kunstharz verwendet.
  • Als eine Form eines Leistungshalbleitermoduls, das diese Formkapselungstechnik verwendet, gibt es ein Leistungshalbleiterelement, wie es in 14 dargestellt ist, bei dem ein isolierendes Substrat 10 eine Keramikplatte 1 mit hoher Wärmeleitfähigkeit aufweist, auf der eine vorderseitige Elektrode 2a und eine rückseitige Elektrode 2b gebildet sind, und bei dem ein Leistungshalbleiterelement 3 mit der vorderseitigen Elektrode 2a drahtgebunden verbunden ist und das dieses isolierende Substrat beinhaltende Modul in Formharz 60 eingekapselt ist.
  • Bei einem Leistungshalbleitermodul, das in der vorstehend beschriebenen Weise einschließlich des isolierenden Substrats geformt ist, sind zwei Sätze aus einer Diode und einem Schaltelement, die normalerweise in einer Inverterschaltung verwendet werden, in einer Zwei-in-Eins-Konstruktion angebracht, um dadurch den Drahtanschluss innerhalb der Form zu ermöglichen, so dass die Induktivität vermindert werden kann und die elektrischen Eigenschaften der Konstruktion verbessert werden können.
  • Jedoch ist die vorderseitige Elektrode 2a auf der Verbindungsfläche der Leistungshalbleiterelemente des isolierenden Substrats 10 geteilt und in mindestens zwei Teile strukturiert, wie dies in 15 dargestellt ist, während die rückseitige Elektrode 2b auf der Rückseite nicht geteilt ist; somit stehen Spannungsbelastungen an der Vorderseite nicht mehr im Gleichgewicht mit Spannungsbelastungen an der Rückseite, so dass es zu einer Zunahme von Verwerfungen bzw. Wölbungen des isolierenden Substrats 10 kommt. Wenn Verwerfungen des isolierenden Substrats 10 zunehmen, muss bei Verbindung einer Wärmesenke oder eines Kühlkörpers mit dem Leistungshalbleitermodul unter Verwendung von Fett das Leistungshalbleitermodul mit übermäßigem Druck auf die Wärmesenke gedrückt werden, um einen engen Kontakt zwischen diesen zu gewährleisten.
  • Wenn das Leistungshalbleitermodul mit solchem übermäßigen Druck auf die Wärmesenke gedrückt wird, wie dies vorstehend beschrieben ist, wird eine Scherbelastung bzw. Schubspannung zwischen dem Formharz 60 und der Keramikplatte 1 sowie der vorderseitigen Elektrode 2a ausgeübt, und dadurch entsteht ein Problem dahingehend, dass es zu Rissbildungen und Ablösungen des Formharzes kommt.
  • Zur Bewältigung eines Problems bei der Formkapselung bei einer Zwei-in-Eins-Konstruktion, wie der vorstehend beschriebenen, ist ein Verfahren zum Teilen des isolierenden Substrats in zwei Teile vorgeschlagen worden, um Verwerfungen bzw. Wölbungen desselben zu unterdrücken (siehe Patentdokument 1).
  • DOKUMENTE ZUM STAND DER TECHNIK
  • PATENTDOKUMENT
    • Patentdokument 1: JP2012-119618A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • MIT DER ERFINDUNG ZU LÖSENDES PROBLEM
  • Bei dem in Patentdokument 1 vorgeschlagenen Leistungshalbleitermodul können Wölbungen der isolierenden Substrate unterdrückt werden; wenn jedoch das Modul wiederholt Wärmebelastungen aufgrund der Wärmeerzeugung durch seine Leistungshalbleiterelemente ausgesetzt wird, konzentrieren sich die Spannungsbelastungen zwischen den in der Form angeordneten isolierendem Substraten, so dass sich das Formharz und die Keramikplatte nahe dem Bereich zwischen den isolierenden Substraten voneinander trennen. Infolgedessen besteht ein Problem darin, dass die Isolierung entlang der Oberfläche der Keramikplatte beeinträchtigt wird und dadurch die Standhaltespannung bzw. die Spannungsfestigkeit des Leistungshalbleitermoduls vermindert wird.
  • Die vorliegende Erfindung ist zum Lösen des vorstehend geschilderten Problems erfolgt und zielt ab auf die Schaffung eines Leistungshalbleitermoduls, das beständig gegenüber wiederholten thermischen Beanspruchungen ist und eine hohe Zuverlässigkeit aufweist.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Die vorliegende Erfindung weist Folgendes auf: eine Vielzahl von Halbleiterelementsubstraten, die in derselben Ebene angeordnet sind und von denen jedes ein isolierendes Substrat mit einer vorderseitigen Elektrode, die auf einer der Oberflächen einer Isolatorplatte gebildet ist, und einer rückseitigen Elektrode, die auf der anderen Oberfläche der Isolatorplatte gebildet ist, sowie ein an einer Oberfläche der vorderseitigen Elektrode befestigtes Leistungshalbleiterelement aufweist; und ein Verdrahtungselement, das die einander benachbarten Halbleiterelementsubstrate elektrisch miteinander verbindet; wobei die Halbleiterelementsubstrate und das Verdrahtungselement derart in Formharz eingeformt sind, dass zumindest eine Vielzahl von rückseitigen Elektroden über ihre gesamte Oberfläche freiliegen; wobei das Formharz mit einem Aussparungsbereich zwischen den einander benachbarten isolierenden Substraten versehen ist, der auf eine vorbestimmte Tiefe von der Seite der rückseitigen Elektrode nicht mit dem das Formharz bildenden Harzmaterial gefüllt ist.
  • WIRKUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung ist ein Aussparungsbereich zwischen den isolierenden Substraten vorhanden, durch den neuartige bemerkenswerte Wirkungen erzielt werden können, wie z. B. eine Verringerung der Scherbelastungen zwischen dem Formharz und den isolierenden Substraten bei thermischer Beanspruchung sowie Unterdrückung eines Trennens bzw. Ablösens des Formharzes von den isolierenden Substraten.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 2 eine Ansicht von unten auf die Bodenfläche des Leistungshalbleitermoduls gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 3 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • 4 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 5 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung;
  • 6 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Wirkung des Leistungshalbleitermoduls gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung;
  • 7 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer weiteren Konstruktion des Leistungshalbleitermoduls gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung;
  • 8A und 8B eine Ansicht von unten auf die Bodenfläche sowie eine Schnittdarstellung eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung;
  • 9 eine Ansicht von unten auf die Bodenfläche eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 6 der vorliegenden Erfindung;
  • 10 eine Ansicht von unten auf die Bodenfläche eines weiteren Leistungshalbleitermoduls gemäß Ausführungsbeispiel 6 der vorliegenden Erfindung;
  • 11 eine Ansicht von unten auf die Bodenfläche eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 7 der vorliegenden Erfindung;
  • 12 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion einer Leistungseinheit gemäß Ausführungsbeispiel 8 der vorliegenden Erfindung;
  • 13 eine Ansicht zur Erläuterung der Funktion der vorliegenden Erfindung;
  • 14 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Konstruktion eines herkömmlichen Leistungshalbleitermoduls; und
  • 15 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer weiteren Konstruktion des herkömmlichen Leistungshalbleitermoduls.
  • ART UND WEISE ZUM AUSFÜHREN DER ERFINDUNG
  • AUSFÜHRUNGSBEISPIEL 1
  • 1 zeigt eine Schnittdarstellung zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. Ein isolierendes Substrat 10 besitzt eine Isolatorplatte 1, bei der es sich um eine Keramikplatte oder dergleichen handelt, die aus Aluminiumnitrid hergestellt ist und mit deren beiden Seiten eine vorderseitige Elektrode 2a und eine rückseitige Elektrode 2b aus Kupfer verbunden sind.
  • Es ist ein Paar von isolierenden Substraten 10 vorhanden, und ein IGBT (Bipolartransistor mit isoliertem Gate) und eine FWD (Freilaufdiode), die ein Silizium-Leistungshalbleiterelement 3 bilden, sind mit der Oberfläche der vorderseitigen Elektrode 2a von jedem isolierenden Substrat 10 verbunden.
  • Das isolierende Substrat 10, mit dem das Leistungshalbleiterelement 3 verbunden ist, wird im Folgenden als Halbleiterelementsubstrat 20 bezeichnet. Wie in 1 gezeigt, ist jedes Halbleiterelementsubstrat 20 in derselben Ebene angeordnet. 1 zeigt eine Schnittdarstellung, so dass nur IGBTs als Leistungshalbleiterelement 3 dargestellt sind.
  • Ferner ist das Leistungshalbleiterelement bei dem vorliegenden Ausführungsbeispiel 1 exemplarisch durch einen Si-Halbleiter dargestellt; jedoch kann auch ein Halbleiter mit großer Bandlücke, der aus einem solchen Material, wie etwa SiC (Siliciumcarbid), einem Material auf der Basis von GaN (Galliumnitrid) oder Diamant hergestellt ist, bei diesem Leistungshalbleiterelement Anwendung finden; es bestehen keine Einschränkungen hinsichtlich des Typs der Leistungshalbleiterelemente.
  • Ein Halbleiter mit großer Bandlücke kann bei höheren Temperaturen betrieben werden als ein Silizium-Halbleiter; bei Anwendung der vorliegenden Erfindung bei dem erstgenannten Material kann somit eine besonders große Wirkung erzielt werden. Die vorderseitige Elektrode 2a auf einem der isolierenden Substrate 10 ist mit einem IGBT auf dem anderen isolierenden Substrat 10 durch ein Verdrahtungselement 5 verbunden, d. h. die Halbleiterelementsubstrate sind elektrisch miteinander verbunden, so dass ein Schaltkreis für eine Phase eines Inverters gebildet ist.
  • Zum Gewährleisten einer Trennung der Oberfläche entlang der Isolatorplatte 1 und einer Trennung zwischen der vorderseitigen Elektrode 2a und dem Verdrahtungselement 5 sind die Halbleiterelementsubstrate 20 sowie das Verdrahtungselement 5 in integraler Weise in Formharz 6 eingeformt bzw. gekapselt, bei dem es sich z. B. um unter Wärme aushärtendes Kunstharz oder thermoplastisches Kunstharz handelt. Jedoch liegt die rückseitige Elektrode 2b aus dem Formharz 6 frei. Bei dem verwendeten Formverfahren kann es sich um Vergussformen, Transferformen oder dergleichen handeln; es bestehen keine Einschränkungen hinsichtlich des Verfahrens.
  • Die Formkapselung erzeugt nicht nur einen Effekt hinsichtlich der Erhöhung der Beständigkeit gegenüber Belastungen aus der Umgebung sowie einer gesteigerten Isolierung, sondern dient auch zum Reduzieren von Beschädigungen an den oberen und unteren Verbindungsstellen der Leistungshalbleiterelemente aufgrund wiederholter thermischer Beanspruchungen sowie zum Steigern der betriebsmäßigen Zuverlässigkeit des Leistungshalbleitermoduls. Auf diese Weise kann ein Leistungshalbleitermodul 100 vom sogenannten Zwei-in-Eins-Typ gebildet werden, das einen Schaltkreis für eine Phase eines Inverters bildet.
  • Bei dem in einer Form hergestellten Leistungshalbleitermodul 100 vom Zwei-in-Eins-Typ unterscheidet sich der Wärmeausdehnungskoeffizient des Formharzes 6 von dem der Isolatorplatte 1 oder der vorderseitigen Elektrode 2a; bei Ausübung einer thermischen Belastung entsteht somit ein Problem dahingehend, dass sich das Formharz 6 von der Isolatorplatte 1 und der vorderseitigen Elektrode 2a aufgrund thermischer Belastung durch die unterschiedlichen Wärmeausdehnungskoeffizienten trennt.
  • Bei einem typischen Beispiel beträgt der Wärmeausdehnungskoeffizient des Formharzes 6 in etwa 14 ppm, der der Isolatorplatte 1 in etwa 5 ppm und der der vorderseitigen Elektrode 2a und der rückseitigen Elektrode 2b in etwa 17 ppm; wenn eine Temperaturänderung Δ von 70° Kelvin auftritt und der Bereich zwischen den isolierenden Substraten mit dem Formharz gefüllt ist, tritt eine Scherbelastung von z. B. 100 MPa zwischen dem Formharz 6 und der Isolatorplatte 1 oder der vorderseitigen Elektrode 2a auf, und hierdurch kommt es zu einem solchen Problem, wie zu einem Ablösen des Formharzes 6 und Rissbildung.
  • Aus diesem Grund ist bei der vorliegenden Erfindung ein Aussparungsbereich 7, der nicht mit dem Formharz 6 gefüllt ist, in einer Region des Formharzes 6 zwischen den isolierenden Substraten gebildet, in der sich Belastungen konzentrieren. 2 zeigt eine Ansicht von unten mit Blick auf die Bodenfläche des Leistungshalbleitermoduls in 1. Wie in 2 gezeigt, ist der Aussparungsbereich 7 schlitzförmig ausgebildet. Der Aussparungsbereich 7 ist typischerweise bis auf eine Tiefe ausgebildet, die tiefer ist als die gleiche Ebene wie die Verbindungsfläche des Leistungshalbleiterelements auf dem isolierenden Substrat.
  • 13 zeigt eine graphische Darstellung zur Erläuterung der Funktion des Aussparungsbereichs gemäß der vorliegenden Erfindung, bei der es sich um eine Darstellung handelt, die die Relation zwischen der Tiefe des Aussparungsbereichs normiert durch die Tiefe zu der Verbindungsfläche des Leistungshalbleiterelements sowie der auf das Formharz aufgebrachten Spannungsbelastung in der Nähe der isolierenden Substrate veranschaulicht.
  • Wie in 13 dargestellt, kommt es dann, wenn die normierte Tiefe des Aussparungsbereichs geringer als 1 ist, d. h. wenn die Tiefe des Aussparungsbereichs flacher ist als die der Verbindungsfläche des Leistungshalbleiterelements, zu einer Spannungskonzentration zwischen den Keramikplatten und der Bodenfläche des Aussparungsbereichs, und die Spannungsbelastung steigt im Vergleich zu dem Fall an, in dem der Aussparungsbereich nicht vorhanden ist (wenn die normierte Tiefe des Aussparungsbereichs Null beträgt).
  • Wenn die normierte Tiefe des Aussparungsbereichs größer als 1 ist, d. h. wenn die Tiefe des Aussparungsbereichs die gleiche Tiefe wie die der Verbindungsfläche des Leistungshalbleiterelements erreicht oder diese übersteigt, kann die Spannungsbelastung im Vergleich zu dem Fall vermindert werden, in dem der Aussparungsbereich nicht vorhanden ist.
  • Das bedeutet, wenn der Aussparungsbereich 7 nicht mindestens ausreichend tief ist, dass er die Verbindungsfläche des Leistungshalbleiterelements erreicht, bei der es sich um die Position der oberen Oberfläche der vorderseitigen Elektrode 2a handelt, wird kein Effekt zum Abschwächen der Spannungsbelastung erzeugt. Aus dem Vorstehenden ist ersichtlich, dass die Tiefe des Aussparungsbereichs 7 größer sein muss als die Gesamtdicke der rückseitigen Elektrode 2b, der Isolatorplatte 1 und der vorderseitigen Elektrode 2a, d. h. die Gesamtdicke des isolierenden Substrats 10.
  • Der Aussparungsbereich 7 wird durch ein Verfahren mit entsprechender Ausbildung des Formwerkzeugs gebildet, oder er kann gebildet werden, indem ein Formelement aus Metall oder Fluorharz an der Stelle des Aussparungsbereichs angeordnet wird, so dass dieser Bereich nicht mit Formharz gefüllt wird. Es gibt auch ein Verfahren zum Bilden des Aussparungsbereichs durch Laserbearbeitung und dergleichen nach dem Füllen des Bereichs mit dem Formharz; dies ist jedoch vom Standpunkt der Produktivität nicht bevorzugt.
  • Bei einer Konstruktion, wie sie vorstehend beschrieben ist, wird der nicht mit dem Formharz 6 gefüllte Aussparungsbereich 7 zwischen dem isolierenden Substrat 10 und einem weiteren isolierenden Substrat 10 gebildet, das dem ersteren isolierenden Substrat 10 benachbart ist, so dass die Scherbelastung unter thermischer Beanspruchung zwischen der Oberfläche entlang der Isolatorplatte 1 und dem Formharz 6 sowie zwischen der vorderseitigen Elektrode 2a und dem Formharz 6 vermindert werden kann und dadurch ein Ablösen des Formharzes 6 unterdrückt werden kann.
  • Bei einem typischen Beispiel kann bei einer Temperaturänderung von 70° Kelvin die Scherbelastung bzw. Schubspannung zwischen dem Formharz 6 und dem isolierenden Substrat 10 sowie einem diesen benachbarten, weiteren isolierenden Substrat 10 sowie der Isolatorplatte 1 oder der vorderseitigen Elektrode 2a auf beispielsweise 20 MPa im Vergleich zu 100 MPa bei nicht vorhandenem Aussparungsbereich 7 vermindert werden. Da in diesem Fall die Haftfestigkeit des Formharzes 6 die Schubspannung übersteigt, kommt es zu keinem Ablösen des Formharzes 6 von der Isolatorplatte 6 oder der vorderseitigen Elektrode 2a.
  • Das Leistungshalbleitermodul muss so weit wie möglich miniaturisiert werden, so dass die Situation umso günstiger ist, je geringer die Breite a des schlitzförmigen Aussparungsbereichs 7 ist. Je kürzer die Distanz b zwischen dem Aussparungsbereich 7 und dem isolierendem Substrat 10 ist, desto günstiger ist dies auch vom Standpunkt der Miniaturisierung. Typischerweise besitzt die Breite a des Aussparungsbereichs 7 einen Wert von 10 μm bis 5 mm, und es beträgt die Distanz b zwischen dem Aussparungsbereich 7 und dem isolierendem Substrat 10 ebenfalls 10 μm bis 5 mm.
  • Doch selbst wenn die Distanz b einen Wert von 0 μm hat, d. h. wenn die Isolatorplatte 1 zum Inneren des Aussparungsbereichs 7 freiliegt, geht die Wirkung der vorliegenden Erfindung nicht verloren. Zum Vereinfachen der Entnahme des Leistungshalbleitermoduls aus dem Formwerkzeug nach dem Formvorgang können Seitenflächen des Aussparungsbereichs 7 abgeschrägt sein.
  • Ferner kann der Aussparungsbereich 7 nicht als einzelner Schlitz, sondern in zwei oder mehr Linien von Schlitzen ausgebildet sein. Das Innere des Aussparungsbereichs 7 kann der Atmosphäre ausgesetzt sein oder mit einem anderen Material als dem das Formharz 6 bildenden Kunstharz gefüllt sein, wie z. B. einem Gel, das weicher als das Formharz 6 ist. Wenn das Innere des Aussparungsbereichs 7 mit Gel oder dergleichen gefüllt ist, kann eine Beeinträchtigung der Isolierungsbeständigkeit durch die Isolierung mittels des Gels abgeschwächt werden, wenn es zu Rissen in dem Formharz kommt.
  • Durch geeignetes Ausbilden des Aussparungsbereichs 7 unter Berücksichtigung der Belastungsbedingungen kann auch eine Wirkung zur Reduzierung von Wölbung des Leistungshalbleitermoduls erzeugt werden. Wenn die Wölbung des Leistungshalbleitermoduls vermindert wird, ist ein enger Kontakt zwischen dem Leistungshalbleitermodul und dessen Wärmesenke bzw. Kühlkörper gewährleistet, und infolgedessen kann nicht nur die Kühlleistung desselben gesteigert werden, sondern es kann auch die betriebsmäßige Zuverlässigkeit verbessert werden.
  • Darüber hinaus kann durch das Ausbilden des Aussparungsbereichs 7 der Einsatz von Formharz vermindert werden. Durch einen verminderten Einsatz des Formharzes lassen sich eine Reduzierung der Kosten und des Gewichts erzielen.
  • AUSFÜHRUNGSBEISPIEL 2
  • 3 zeigt eine Schnittdarstellung zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung. Wie in 3 gezeigt, kann ein zweiter Aussparungsbereich 70 auch in einer Region des Formharzes 6 über dem Verdrahtungselement 5 vorgesehen sein. Wenn der Aussparungsbereich 7 nur zwischen den einander benachbarten isolierenden Substraten 10 wie bei dem Ausführungsbeispiel 1 vorgesehen ist, kommt es zu einem Ungleichgewicht der Spannungen in Bereichen über und unter dem Verdrahtungselement, so dass das Risiko entsteht, dass bei dem Leistungshalbleitermodul Wölbungen bzw. Verwerfungen auftreten.
  • Gemäß der Konstruktion des vorliegenden Ausführungsbeispiels 2 kann ein Spannungsungleichgewicht in der Nähe des Verdrahtungselement 5 aufgrund der Ausbildung des Aussparungsbereichs 7 zwischen den einander benachbarten isolierenden Substraten 10 durch den zweiten Aussparungsbereich 70 korrigiert werden, der in der Region des Formharzes 6 über dem Verdrahtungselement 5 gebildet ist, so dass die Wölbung des Leistungshalbleitermoduls 100 reduziert werden kann.
  • Der zweite Aussparungsbereich 70 muss nicht mit der gleichen Formgebung wie der erste Aussparungsbereich 7 ausgebildet sein. Zum Eliminieren des Spannungsungleichgewichts kann der zweite Aussparungsbereich 70 breiter ausgebildet sein als der Aussparungsbereich 7. Bei dem Verfahren zum Bilden des zweiten Aussparungsbereichs 70 kann es sich um das gleiche oder ein anderes Verfahren wie zum Bilden des Aussparungsbereichs 7 handeln; es bestehen keine Einschränkungen hinsichtlich des Verfahrens zum Ausbilden dieser Aussparungsbereiche.
  • AUSFÜHRUNGSBEISPIEL 3
  • 4 zeigt eine Schnittdarstellung zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung. Wenn eine Spannungsbelastung auf das Leistungshalbleitermodul gemäß Ausführungsbeispiel 1 aufgebracht wird, wird aufgrund der Ausbildung der Bodenfläche des Aussparungsbereichs in Form eines Rechtecks die Spannungsbelastung an den Ecken desselben konzentriert, so dass es zu einem Problem dahingehend kommt, dass Risse in dem Formharz 6 ausgehend von der Bodenfläche des Aussparungsbereichs auftreten.
  • Wenn in diesem Fall Risse entstehen, durch die das Verdrahtungselement 5 und die vorderseitige Elektrode 2a aus dem Formharz 6 freiliegen, werden nicht mit Formharz gefüllte Hohlräume zwischen dem Verdrahtungselement 5 und der vorderseitigen Elektrode 2a gebildet, die auf den Aussparungsbereich zurückzuführen sind und von denen ein elektrischer Leckageweg seinen Ursprung nimmt, so dass die Isolierungsbeständigkeit des Leistungshalbleitermoduls beeinträchtigt wird.
  • Zum Vermeiden dieses Problems können die Bodenfläche des Aussparungsbereichs 7 sowie die Bodenfläche des Aussparungsbereichs 70 mit einer gekrümmten Formgebung ausgebildet sein, wie dies in 4 gezeigt ist. Die Bodenflächen müssen nicht über ihre gesamten Oberflächen mit einer gekrümmten Formgebung ausgebildet sein, sondern müssen lediglich derart ausgebildet sein, dass Verbindungsbereiche der Seitenflächen der Aussparungsbereiche mit den Bodenflächen derselben mit einer Krümmung R gekrümmt sind.
  • Durch eine derartige Ausbildung kann eine Konzentration der Spannungsbelastung an den Verbindungsbereichen der Seitenflächen der Aussparungsbereiche mit ihren jeweiligen Bodenflächen verhindert werden, so dass Risse des Formharzes in den Bodenflächen der Aussparungsbereiche unterdrückt werden können. Ferner versteht es sich von selbst, dass die Idee, die Verbindungsbereiche der Seitenflächen des Aussparungsbereichs mit der Bodenfläche mit einer gekrümmten Formgebung auszubilden, auch bei dem Aussparungsbereich gemäß Ausführungsbeispiel 1 und den Aussparungsbereichen der nachfolgend noch zu beschreibenden Ausführungsbeispiele 4 bis 7 eingesetzt werden kann.
  • AUSFÜHRUNGSBEISPIEL 4
  • 5 zeigt eine Schnittdarstellung zur Erläuterung einer Konstruktion eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung. Bei dem Ausführungsbeispiel 3 besteht bei dem Aufbringen einer übermäßig hohen Spannungsbelastung auf das Leistungshalbleitermodul die Gefahr, dass Risse möglicherweise in dem Formharz an den Bodenflächen der Aussparungsbereiche auftreten, selbst wenn keine Spannungskonzentration an den Ecken der Bodenflächen der in dem Formharz gebildeten Aussparungsbereiche stattfindet, und dass ein elektrischer Leckageweg entstehen kann, der das Verdrahtungselement mit der vorderseitigen Elektrode verbindet, so dass die Isolierung des Leistungshalbleitermoduls beeinträchtigt würde.
  • Zum Vermeiden der Problematik, wie sie vorstehend beschrieben ist, können die Bodenflächen des Aussparungsbereichs 7 und des zweiten Aussparungsbereichs 70, wie in 5 gezeigt, noch weiter vertieft und keilförmig ausgebildet sein, so dass sie Spitzenbereiche 77 bzw. 707 aufweisen. Bei einer Konstruktion, wie sie vorstehend beschrieben ist, kann selbst beim Entstehen eines Risses in dem Formharz in der Bodenfläche des Aussparungsbereichs der Riss 13 in der Bodenfläche des Aussparungsbereichs, wie in 6 gezeigt, derart begrenzt werden, dass er ausgehend von dem Spitzenbereich 77 auftritt und in den zu den isolierenden Substraten rechtwinkligen Richtungen anwächst, d. h. in Richtung auf das Verdrahtungselement 5.
  • Somit tritt keinerlei Riss ausgehend von der Bodenfläche des Aussparungsbereichs in Richtung auf den Umfangsbereich der vorderseitigen Elektrode 2a auf, und die Isolierung zwischen dem Verdrahtungselement 5 und der vorderseitigen Elektrode 2a ist gewährleistet, so dass ein ernsthafter Defekt des Leistungshalbleitermoduls verhindert werden kann.
  • Der Keil an den Bodenflächen der Aussparungsbereiche kann in einer Formgebung mit mehreren Keilbereichen ausgebildet sein. Ferner kann die Bodenfläche des Aussparungsbereichs auch nicht keilförmig ausgebildet sein, sondern in der in 7 dargestellten Weise mit dem Spitzenbereich 77 ausgebildet sein, bei dem es sich um eine nadelförmige Vertiefung in einer ebenen Bodenfläche handelt, sofern damit die gleiche Wirkung erzielt werden kann, dass Rissrichtungen des Formharzes ausgehend von der Bodenfläche des Aussparungsbereichs festgelegt werden können.
  • Wenn der zweite Aussparungsbereich 70 anders als der Aussparungsbereich 7 ausgebildet ist, muss ferner zum Verhindern eines jeglichen, sich in Richtung auf die Seite des isolierenden Substrats erstreckenden Risses der Spitzenbereich lediglich zumindest in dem Vertiefungsbereich 7 vorgesehen werden.
  • AUSFÜHRUNGSBEISPIEL 5
  • 8A zeigt eine Ansicht von unten mit Blick auf die Bodenfläche eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung; 8B zeigt eine Schnittdarstellung entlang der Linie A-A der 8A. Bei dem Leistungshalbleitermodul des Ausführungsbeispiels 1 ist der Aussparungsbereich 7, wie in 2 gezeigt, in Form eines einzelnen Schlitzes ausgebildet; wenn jedoch der Aussparungsbereich 7 in der vorstehend genannten Weise in Form eines einzelnen Schlitzes ausgebildet ist, dann ist die Region des Aussparungsbereichs 7 nur durch dünnes Formharz und das Verdrahtungselement gebildet, so dass seine Biegesteifigkeit vermindert ist und dadurch ein Problem dahingehend entsteht, dass die Wölbung des Leistungshalbleitermoduls aufgrund von Biegungen dieser Region des Aussparungsbereichs 7 zunimmt.
  • Zur Überwindung dieses Problems kann der Aussparungsbereich 7, wie in 8 gezeigt, derart ausgebildet sein, dass eine Vielzahl von Schlitzen in einer Linie entlang des Rands der isolierenden Substrate angeordnet ist. Durch eine derartige Konstruktion wirken Bereiche zwischen den Schlitzen, die nicht den Aussparungsbereich bilden, als Verankerung, so dass ein Biegen des Verdrahtungselements unterdrückt wird und eine Wölbung des Leistungshalbleitermoduls reduziert werden kann. Die Intervalle, in denen die Schlitze angeordnet sind, können ungleich sein.
  • Wie ferner in der Schnittdarstellung A-A in 8B gezeigt ist, befinden sich Bereiche 61, die nicht als Aussparungsbereich 7 dienen, sondern als Verankerung dienen, vorzugsweise in Positionen, an denen das Verdrahtungselement nicht vorhanden ist. Wenn sich die Bereiche nicht unmittelbar unter dem Verdrahtungselement 5 befinden, wird selbst dann keinerlei Leckageweg zwischen dem Verdrahtungselement 5 und der vorderseitigen Elektrode 2a gebildet, wenn es zu Rissen in dem Formharz an den Verankerungsbereichen kommt; dadurch ist eine Beeinträchtigung der Isolierungsbeständigkeit des Leistungshalbleitermoduls schwierig.
  • Wenn der Aussparungsbereich 7 in Form eines einzelnen Schlitzes ausgebildet ist, wie dies bei dem Ausführungsbeispiel 1 gezeigt ist, wird ferner die Fließfähigkeit des Formharzes bei dem Formvorgang zwischen dem Formwerkzeug und den isolierenden Substraten schlechter; somit besteht die Wahrscheinlichkeit, dass Hohlräume in der Form gebildet werden. Wenn Hohlräume in der Form gebildet werden, geht die Isolierungsbeständigkeit des Leistungshalbleitermoduls verloren.
  • Wenn bei der Bewältigung dieses Problems der Aussparungsbereich 7 mit einer Vielzahl von Schlitzen gebildet ist, die gemäß der Darstellung in 8A und 8B in einer Linie angeordnet sind, wird die Einfülleigenschaft des Formharzes zwischen dem Formwerkzeug und den isolierenden Substraten verbessert, so dass ein Entstehen von Hohlräumen in der Form schwierig wird. Das bedeutet, es kann ein Leistungshalbleitermodul mit hoher Isolierungsbeständigkeit hergestellt werden.
  • AUSFÜHRUNGSBEISPIEL 6
  • 9 zeigt eine Ansicht von unten auf die Bodenfläche eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 6 der vorliegenden Erfindung. Wie in 9 gezeigt, kann der Aussparungsbereich 7 mit einer Vielzahl von Öffnungen gebildet sein, die einen kreisförmigen Querschnitt aufweisen und in einer Linie angeordnet sind.
  • Ferner können Seitenflächen von Endbereichen des schlitzförmigen Aussparungsbereichs 7 bogenförmig ausgebildet sein, wie dies in 10 gezeigt ist. Ferner können Seitenflächen von Endbereichen bei jedem der in Ausführungsbeispiel 5 erläuterten Schlitze der 8A und 8B ebenfalls bogenförmig ausgebildet sein. Bei dem Querschnitt der Öffnungen und der Bogenform der Endbereiche des Schlitzes muss es sich nicht um einen nahezu perfekten Kreis handeln, sondern Seitenflächen der Öffnungen sowie die Schlitzendbereiche brauchen lediglich in einer Kurvenform ohne jegliche Ecke ausgebildet zu sein.
  • Wie vorstehend beschrieben, sind Ecken von den Seitenflächen des Aussparungsbereichs beseitigt, indem die Seitenflächen des Aussparungsbereichs in einer Kurvenform ohne jegliche Ecke oder in Form einer Kombination aus einer Ebene und einer Kurve ausgebildet sind; somit kommt es auch bei der Ausbildung des Aussparungsbereichs zu keiner Spannungskonzentration in dem Formharz, so dass das Auftreten von Rissbildungen in dem Formharz unterdrückt werden kann.
  • Durch das Ausbilden der Seitenflächen des Aussparungsbereichs ohne jegliche Ecke, wie dies in den 9 und 10 gezeigt ist, kann ferner die Einfülleigenschaft des Formharzes zwischen dem Formwerkzeug und den isolierenden Substraten verbessert werden, so dass das Entstehen von Hohlräumen in der Form unterdrückt wird.
  • AUSFÜHRUNGSBEISPIEL 7
  • 11 zeigt eine Ansicht von unten auf die Bodenfläche eines Leistungshalbleitermoduls gemäß Ausführungsbeispiel 7 der vorliegenden Erfindung. Die Anzahl der isolierenden Substrate ist nicht auf zwei beschränkt, sondern es kann sich auch um drei oder mehr handeln. Beispielsweise können sechs isolierende Substrate in der in 11 dargestellten Weise angeordnet sein, so dass ein Leistungshalbleitermodul vom Sechs-in-Eins-Typ gebildet ist, und der Aussparungsbereich 7 kann zwischen den jeweiligen isolierenden Substraten desselben gebildet sein.
  • Der Aussparungsbereich 7 muss nicht mit einer gleichmäßigen Größe ausgebildet oder in einer geraden Linie angeordnet sein, doch wenn die isolierenden Substrate sich in ihrer Formgebung voneinander unterscheiden, wird das Formwerkzeug derart ausgebildet, dass der Aussparungsbereich 7 gemäß der Formgebung des Raums zwischen einander benachbarten isolierenden Substraten gebildet werden kann.
  • Durch eine Ausbildung in der vorstehend beschriebenen Weise wird es möglich, Leistungseinheiten für einen Dreiphasen-Inverter mit Ausgangsanschlüssen U, V und W in integraler Weise in einer Form herzustellen. Wenn diese Leistungseinheiten mit Dreiphasen-Ausgangsanschlüssen in integraler Weise durch Formen gebildet werden, lassen sich solche Wirkungen, wie etwa eine Verminderung der parasitären Induktivität durch das Abschließen der Verdrahtung innerhalb der Form vermindern, wobei hierdurch die elektrischen Eigenschaften verbessert werden können und Montagevorgänge vermindert werden können und damit die Herstellungskosten derselben reduziert werden können.
  • AUSFÜHRUNGSBEISPIEL 8
  • 12 zeigt eine Schnittdarstellung zur Erläuterung einer Konstruktion einer Leistungseinheit gemäß Ausführungsbeispiel 8 der vorliegenden Erfindung. Wie in 12 gezeigt, ist das Leistungshalbleitermodul 100 gemäß der vorliegenden Erfindung über ein Kontaktelement 40 auf der Seite der rückseitigen Elektrode 2b mit einer Wärmesenke oder einem Kühlkörper 30 ausgestattet, um die in dem Leistungshalbleitermodul 100 erzeugte Wärme abzuführen, so dass dieses Modul als Leistungseinheit verwendet werden kann. Es wird eine Vielzahl von Leistungseinheiten der vorstehend beschriebenen Art in integraler Weise verwendet, wobei diese bei Invertern von Schienenfahrzeugen und Hybridautos verwendet werden können.
  • Wenn es sich bei dem verwendeten Kontaktelement 40 zwischen dem Leistungshalbleitermodul 100 und der Wärmesenke 30 nicht um Fett handelt, sondern um ein starres Material, wie z. B. Lötmaterial, ist ein die herkömmliche Technologie nutzendes Leistungshalbleitermodul aufgrund der Differenz bei den Wärmeausdehnungskoeffizienten zwischen dem Leistungshalbleitermodul und der Wärmesenke thermischen Belastungen ausgesetzt, so dass es ernsthaft zu der Entwicklung des Risikos einer Trennung der isolierendem Substrate von dem Formharz kommen würde.
  • Wenn die Konstruktion gemäß der vorliegenden Erfindung bei diesem Problem Anwendung findet, können Trennung und Rissbildung des Formharzes zwischen den isolierenden Substraten 10 unterdrückt werden, so dass die Zuverlässigkeit der Leistungseinheit gesteigert werden kann.
  • Wenn ferner die rückseitige Elektrode 2b des Leistungshalbleitermoduls 100 unter Verwendung von starrem Material, wie z. B. Lötmaterial, mit der Wärmesenke 30 verbunden ist, dann ist die Biegesteifigkeit des Leistungshalbleitermoduls insgesamt vermindert, wenn die Konstruktion gemäß der vorliegenden Erfindung verwendet wird. Bei der Einwirkung von Wärme kann somit eine auf die Verbindung zwischen dem Leistungshalbleitermodul und der Wärmesenke ausgeübte Spannungsbelastung im Vergleich zu der herkömmlichen Konstruktion, die keinen Aussparungsbereich aufweist, vermindert werden. Da somit ein Anstieg des Wärmewiderstands aufgrund einer Beschädigung der Verbindung unterdrückt werden kann, lässt sich somit auch der Effekt einer gesteigerten betriebsmäßigen Zuverlässigkeit der Leistungseinheit erzeugen.
  • Ferner kann jedes der Ausführungsbeispiele der vorliegenden Erfindung frei kombiniert oder geeignet geändert werden, oder auf bestimmte Konstruktionsanforderungen derselben kann verzichtet werden, ohne dass man den Umfang der Erfindung verlässt.
  • Bezugszeichenliste
    • 1
    Isolatorplatte
    2a
    vorderseitige Elektrode
    2b
    rückseitige Elektrode
    3
    Leistungshalbleiterelement
    5
    Verdrahtungselement
    6
    Formharz
    7
    Aussparungsbereich
    10
    isolierendes Substrat
    20
    Halbleiterelementsubstrat
    30
    Wärmesenke (Kühlkörper)
    70
    zweiter Aussparungsbereich
    77
    Spitzenbereich
    100
    Leistungshalbleitermodul
    707
    Spitzenbereich

Claims (12)

  1. Leistungshalbleitermodul, das Folgendes aufweist: – eine Vielzahl von Halbleiterelementsubstraten, die in derselben Ebene angeordnet sind und von denen jedes ein isolierendes Substrat mit einer vorderseitigen Elektrode, die auf einer der Oberflächen einer Isolatorplatte gebildet ist, und einer rückseitigen Elektrode, die auf der anderen Oberfläche der Isolatorplatte gebildet ist, sowie ein an einer Oberfläche der vorderseitigen Elektrode befestigtes Leistungshalbleiterelement aufweist; und – ein Verdrahtungselement, das die einander benachbarten Halbleiterelementsubstrate elektrisch miteinander verbindet; – wobei die Halbleiterelementsubstrate und das Verdrahtungselement derart in ein Formharz eingeformt sind, dass zumindest eine Vielzahl von rückseitigen Elektroden über ihre gesamte Oberfläche freiliegen; – wobei das Formharz mit einem Aussparungsbereich zwischen den einander benachbarten isolierendem Substraten versehen ist, der bis auf eine vorbestimmte Tiefe von der Seite der rückseitigen Elektrode nicht mit dem das Formharz bildenden Harzmaterial gefüllt ist.
  2. Leistungshalbleitermodul nach Anspruch 1, wobei die vorbestimmte Tiefe größer ist als die Dicke des isolierenden Substrats.
  3. Leistungshalbleitermodul nach Anspruch 1 oder 2, wobei der Aussparungsbereich als Schlitz ausgebildet ist.
  4. Leistungshalbleitermodul nach Anspruch 1 oder 2, wobei eine Vielzahl von Schlitzen in einer Linie zum Bilden des Aussparungsbereichs angeordnet ist.
  5. Leistungshalbleitermodul nach Anspruch 3 oder 4, wobei eine endseitige Fläche des oder der Schlitze mit einer gekrümmten Formgebung ausgebildet ist.
  6. Leistungshalbleitermodul nach Anspruch 1 oder 2, wobei eine Vielzahl von Öffnungen, deren Seitenfläche mit einer gekrümmten Formgebung ausgebildet ist, zum Bilden des Aussparungsbereichs ausgebildet ist.
  7. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 6, wobei ein Verbindungsbereich zwischen einer Seitenfläche und einer Bodenfläche des Aussparungsbereichs mit einer gekrümmten Formgebung ausgebildet ist.
  8. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 7, wobei ein weiter vertiefter Spitzenbereich an der Bodenfläche des Aussparungsbereichs ausgebildet ist.
  9. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 8, wobei ausgehend von der Oberfläche des Formharzes auf der gegenüberliegenden Seite von der rückseitigen Elektrode ein zweiter Aussparungsbereich in Richtung auf die rückseitige Elektrode ausgebildet ist.
  10. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 9, wobei das Leistungshalbleiterelement aus einem Halbleiter mit großer Bandlücke gebildet ist.
  11. Leistungshalbleitermodul nach Anspruch 10, wobei es sich bei dem Halbleiter mit großer Bandlücke um einen Halbleiter aus Siliciumcarbid, einem Material auf Galliumnitrid-Basis oder Diamant handelt.
  12. Leistungseinheit mit einer Wärmesenke, die auf der Seite der rückseitigen Elektrode eines Leistungshalbleitermoduls gemäß einem der Ansprüche 1 bis 11 vorgesehen ist.
DE112014006397.5T 2014-02-24 2014-11-05 Leistungshalbleitermodul und Leistungseinheit Active DE112014006397B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-033079 2014-02-24
JP2014033079 2014-02-24
PCT/JP2014/079319 WO2015125352A1 (ja) 2014-02-24 2014-11-05 パワー半導体モジュールおよびパワーユニット

Publications (2)

Publication Number Publication Date
DE112014006397T5 true DE112014006397T5 (de) 2016-11-03
DE112014006397B4 DE112014006397B4 (de) 2022-11-17

Family

ID=53877881

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006397.5T Active DE112014006397B4 (de) 2014-02-24 2014-11-05 Leistungshalbleitermodul und Leistungseinheit

Country Status (5)

Country Link
US (1) US9666519B2 (de)
JP (1) JP6125089B2 (de)
CN (1) CN106415833B (de)
DE (1) DE112014006397B4 (de)
WO (1) WO2015125352A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6810335B2 (ja) * 2016-06-24 2021-01-06 富士通株式会社 電子部品モジュール、電子部品モジュールの製造方法、端末及び信号処理システム
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
WO2019163114A1 (ja) * 2018-02-25 2019-08-29 新電元工業株式会社 パワーモジュール及びスイッチング電源
JP7312561B2 (ja) * 2018-02-25 2023-07-21 新電元工業株式会社 パワーモジュール、スイッチング電源及びパワーコントロールユニット

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093016A (ja) 1996-09-19 1998-04-10 Hitachi Ltd パワー半導体装置
JP2001320185A (ja) 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
JP4533152B2 (ja) * 2005-01-06 2010-09-01 三菱電機株式会社 半導体装置
JP2007305962A (ja) 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
CN103299408B (zh) * 2011-01-07 2016-02-24 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
JP5602077B2 (ja) 2011-03-23 2014-10-08 三菱電機株式会社 半導体装置
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP2013105882A (ja) 2011-11-14 2013-05-30 Denso Corp 半導体モジュール
JP5833459B2 (ja) * 2012-01-31 2015-12-16 新光電気工業株式会社 リードフレーム及びその製造方法と半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20170053861A1 (en) 2017-02-23
JP6125089B2 (ja) 2017-05-10
DE112014006397B4 (de) 2022-11-17
WO2015125352A1 (ja) 2015-08-27
CN106415833B (zh) 2019-02-26
US9666519B2 (en) 2017-05-30
CN106415833A (zh) 2017-02-15
JPWO2015125352A1 (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008064789B3 (de) Harzabgedichtete Halbleitervorrichtung
DE102014213565B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE112013001612T5 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102018124171A1 (de) Halbleitervorrichtung
DE112017001840T5 (de) Leistungsmodul, leistungs-halbleitereinheit und verfahren zur herstellung eines leistungsmoduls
DE112014005694B4 (de) Halbleitermodul
DE102015215133B4 (de) Halbleitervorrichtung
DE112012003296T5 (de) Halbleitermodul, Halbleitervorrichtung mit dem Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE102015207226A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112011105247T5 (de) Leistungsmodul
DE102012206596A1 (de) Halbleitervorrichtung
DE112015005654T5 (de) Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
DE102019115513B4 (de) Halbleitervorrichtung
DE102013221954A1 (de) Halbleitereinheit
DE102013210972A1 (de) Halbleiterbauelement
DE102013104952A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102004059986A1 (de) Zusammengesetzte Wärmesenkenanordnung mit niedriger thermischer Belastung
DE112014006653T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE112017008226T5 (de) Halbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final