DE112018001239T5 - Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul - Google Patents

Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul Download PDF

Info

Publication number
DE112018001239T5
DE112018001239T5 DE112018001239.5T DE112018001239T DE112018001239T5 DE 112018001239 T5 DE112018001239 T5 DE 112018001239T5 DE 112018001239 T DE112018001239 T DE 112018001239T DE 112018001239 T5 DE112018001239 T5 DE 112018001239T5
Authority
DE
Germany
Prior art keywords
electrode
semiconductor
semiconductor element
thick film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018001239.5T
Other languages
English (en)
Inventor
Yoshinori Yokoyama
Jun Fujita
Toshiaki Shinohara
Hiroshi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018001239T5 publication Critical patent/DE112018001239T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Vorgesehen ist ein Halbleiterbauelement, das frei von Absplitterungen eines dünnen Halbleiterelements während des Transports ist. Das Halbleiterbauelement weist Folgendes auf: ein dünnes Halbleiterelement (1), das eine Frontelektrode (2) auf der Vorderseite des Halbleiterelements (1) und eine Rückseitenelektrode (3) auf der Rückseite des Halbleiterelements (1) aufweist; ein metallisches Element (4, 8), das auf mindestens einer Elektrode, der Frontelektrode (2) und/oder der Rückseitenelektrode (3) ausgebildet ist, wobei das metallische Element (4, 8) eine Dicke aufweist, die gleich oder größer ist als die Dicke des Halbleiterelements (1); und ein Harzelement (5) in Kontakt mit der Seitenfläche des metallischen Elements (4, 8), das den Umfang des metallischen Elements (4, 8) umgibt, wobei ein Bereich der Vorderseite des Halbleiterelements (1) freigelegt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Struktur aus einem Halbleiterbauelement, ein Verfahren zu dessen Herstellung und ein Halbleitermodul unter Verwendung des Halbleiterbauelements.
  • STAND DER TECHNIK
  • Ein herkömmliches Halbleiterbauelement ist bekannt, bei dem ein Halbleiterelement auf beiden Seiten Elektroden aufweist und mit Harz so versiegelt ist, dass das Harz die Peripherie des Halbleiterelements und der Elektroden umgibt, wobei die Elektroden auf beiden Seiten des Halbleiterelements freigelegt sind (z.B. Patentdokument 1). Elektrisch leitfähige Kühlerplatten sind in direktem Kontakt mit den Oberflächen der Elektroden auf beiden Seiten des Halbleiterelements unter Druck vorgesehen, so dass die Seiten gekühlt werden können.
  • STAND DER TECHNIK
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 5 126 278 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Da jedoch beim herkömmlichen Halbleiterbauelement die Kante (Peripherie) des dünnen Halbleiterelements direkt vom Harz getragen wird, kann beim Transport eine unerwünschte Kraft auf das Halbleiterelement ausgeübt werden, die zum Abplatzen des Halbleiterelements führt.
  • Die vorliegende Erfindung wurde entwickelt, um dieses Problem zu lösen und zielt darauf ab, ein Halbleiterbauelement frei von Absplitterungen beim Transport bei einem dünnen Halbleiterelement zur Verfügung zu stellen.
  • Mittel zum Lösen der Probleme
  • Ein Halbleiterbauelement nach der vorliegenden Erfindung ist ein Halbleiterbauelement, das Folgendes aufweist: ein dünnes Halbleiterelement, das eine Frontelektrode auf der Vorderseite des Halbleiterelements und eine Rückseitenelektrode auf der Rückseite des Halbleiterelements hat; ein metallisches Element, das auf mindestens einer Seite, der Vorderseite der Frontelektrode und/oder der Rückseite der Rückseitenelektrode gebildet ist, wobei das metallische Element eine Dicke aufweist, die gleich oder größer ist als die Dicke des Halbleiterelements; und ein Harzelement, das mit der seitlichen Seitenfläche des metallischen Elements in Kontakt steht und den Umfang des metallischen Elements umgibt, wobei ein Teil der Vorderseite des Halbleiterelements freigelegt ist.
  • Effekt der Erfindung
  • Mit der vorliegenden Erfindung können das metallische Element und das Harzelement verhindern, dass das dünne Halbleiterelement beim Handhaben des Halbleiterelements einer direkten Belastung ausgesetzt wird. Dadurch kann das Abplatzen des dünnen Halbleiterelements verhindert werden.
  • Figurenliste
    • 1 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 2 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 3 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 4 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 5 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 6 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 7 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 8 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 9 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 10 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 11 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 12 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 13 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 14 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung;
    • 15 ist ein schematischer Querschnitt mit einem Halbleitermodul in Ausführungsform 1 der vorliegenden Erfindung;
    • 16 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung;
    • 17 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung;
    • 18 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung;
    • 19 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 20 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 21 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 22 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 23 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 24 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt;
    • 25 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung;
    • 26 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung;
    • 27 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt;
    • 28 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt;
    • 29 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt;
    • 30 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt;
    • 31 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung;
    • 32 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung;
    • 33 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt;
    • 34 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt;
    • 35 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt;
    • 36 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung;
    • 37 ist ein schematischer Querschnitt durch ein weiteres Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung;
    • 38 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 5 der vorliegenden Erfindung, und
    • 39 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 6 der vorliegenden Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Zunächst werden allgemeine Konfigurationen von Halbleiterbauelementen der vorliegenden Erfindung unter Bezug auf die Zeichnungen beschrieben. Die Zeichnungen sind schematische Diagramme und spiegeln nicht die genauen Abmessungen der Komponenten wider. Gleich gekennzeichnete Komponenten sind identische oder korrespondierende Komponenten, was in der gesamten Beschreibung so gehalten wird.
  • Wenn ferner ein Material wie Kupfer oder Aluminium erwähnt wird, beinhaltet das Material auch eine Kupferlegierung oder eine Aluminiumlegierung, die möglicherweise andere Zusatzstoffe enthält, sofern nicht anders angegeben ist.
  • Ausführungsform 1
  • 1 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung. 2 ist ein schematischer Querschnitt eines Halbleiterbauelements in Ausführungsform 1 der vorliegenden Erfindung. 3 ist ein schematischer Querschnitt eines weiteren Halbleiterbauelements in Ausführungsform 1 der vorliegenden Erfindung. 2 ist ein schematischer Querschnitt entlang der strichpunktierten Linie AA in 1. In den Zeichnungen weist ein Halbleiterbauelement 100 ein Halbleiterelement 1, eine Frontelektrode 2, eine Rückseitenelektrode 3, eine Dickschichtelektrode 4 (metallisches Element) und ein Harzelement 5 auf. Ebenso weist ein Halbleiterbauelement 200 ein Halbleiterelement 1, eine Frontelektrode 2, eine Rückseitenelektrode 3, eine Dickschichtelektrode 4 (metallisches Element) und ein Harzelement 5 auf.
  • Im Halbleiterbauelement 100 hat die Dickschichtelektrode 4 die gleiche Größe wie die Rückseitenelektrode 3. Insbesondere hat die Dickschichtelektrode 4 die gleiche äußere Form wie die Rückseitenelektrode 3. Das Halbleiterbauelement 200 unterscheidet sich vom Halbleiterbauelement 100 in der Größe der Dickschichtelektrode 4. Im Halbleiterbauelement 200 ist die Dickschichtelektrode 4 kleiner als die Rückseitenelektrode 3. Insbesondere ist die Dickschichtelektrode 4 in ihrer äußeren Form kleiner als die Rückseitenelektrode 3.
  • Das Halbleiterelement 1 weist die Frontelektrode 2 auf der Vorderseite und die Rückseitenelektrode 3 auf der Rückseite, gegenüber der Vorderseite auf. Die Dickschichtelektrode 4 ist auf der Rückseite der Rückseitenelektrode 3, d.h. auf der Seitenfläche (Fläche) gegenüber der Vorderseite der Rückseitenelektrode 3 ausgebildet, die mit der Rückseite des Halbleiterelements 1 verbunden ist. Somit ist die Vorderseite der Dickschichtelektrode 4 der Rückseite der Rückseitenelektrode 3 zugewandt und steht in Kontakt mit ihr. Das Halbleiterelement 1 ist ein Leistungshalbleiterelement, wie beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT). Das Halbleiterelement 1 hat Elektroden (Frontelektrode 2, Rückseitenelektrode 3) auf beiden Seiten (Vorder- und Rückseite) des Halbleiterelements 1.
  • Die Frontelektrode 2 ist in 1 in vier Bereiche unterteilt. Die Anzahl der Bereiche ist jedoch nicht auf vier beschränkt, aber die Frontelektrode 2 kann in eine beliebige Anzahl von mehr als einer unterteilt werden. Ein Teil der Vorderseite des Halbleiterelements 1 wird freigelegt, ohne dass eine Frontelektrode 2 vorhanden ist. Obwohl in den 2 und 3 als Einzelstück dargestellt, ist die Rückseitenelektrode 3 nicht auf ein einziges Stück beschränkt, sondern kann in zwei oder mehr Stücke unterteilt werden.
  • Die Frontelektrode 2 oder die Rückseitenelektrode 3 können beispielsweise aus Aluminium oder Kupfer bestehen. Ein Elektrodenmaterial und eine Materialzusammensetzung, die typischerweise für die Herstellung des Halbleiterelements 1 verwendet wird, können zur Herstellung der Frontelektrode 2 und Rückseitenelektrode 3 verwendet werden.
  • Die Seitenfläche der Rückseitenelektrode 3, die mit der Vorderseite der Dickschichtelektrode 4 (d.h. der Rückseite der Rückseitenelektrode 3) verbunden ist, sollte aus einem Material bestehen, das entsprechend dem Verbindungsmaterial ausgewählt wurde. Wird beispielsweise Lot als Verbindungsmaterial zum Verbinden verwendet, besteht der Verbindungsbereich der Rückseite der Rückseitenelektrode 3 vorzugsweise aus beispielsweise Kupfer oder Nickel. Handelt es sich bei dem Verbindungsmaterial um ein Niedertemperatursintermaterial aus Silber- oder Kupfernanopartikeln, wird der Verbindungsbereich der Rückseite der Rückseitenelektrode 3 vorzugsweise aus Silber, Kupfer oder Gold gefertigt.
  • Der Verbindungsbereich der Rückseite der Rückseitenelektrode 3 kann durch Abscheiden eines Materials durch Sputtern, Vakuumverdampfen, Plattieren oder dergleichen hergestellt werden. Wenn beispielsweise die Rückseitenelektrode 3 aus Aluminium besteht und mit der Vorderseite der Dickschichtelektrode 4 über Lot als Verbindungsmaterial verbunden ist, sollte der Verbindungsbereich der Rückseite der Rückseitenelektrode 3 mit z.B. Nickel beschichtet werden.
  • Die Dickschichtelektrode 4 kann durch Plattieren mit Kupfer, Nickel oder dergleichen gebildet werden. Die Dickschichtelektrode 4 kann durch Sintern von Kupfer- oder Silber-Nanopartikeln oder dergleichen gebildet werden. Weiterhin kann die Dickschichtelektrode 4 mit einer Folie oder einer dünnen Platte, durch direktes Verbinden oder Löten, durch Kupfer-Zinn-Flüssigphasen-Diffusionsschweißen oder durch Verbinden mit einem Niedertemperatursintermaterial aus Silber- oder Kupfernanopartikeln gebildet werden. Die Dickschichtelektrode 4 kann eine dicke Metallplatte (Metallblock) sein, die als Dickschichtelektrode 4 einsetzbar ist. Weiterhin können die Ecken der Dickschichtelektrode 4 eine Krümmung (runde Form) aufweisen, um eine Spannungskonzentration zu verhindern.
  • Die Dickschichtelektrode 4 besteht vorzugsweise aus einem Material mit hoher elektrischer Leitfähigkeit und hoher Wärmeleitfähigkeit zur Kühlung des Leistungshalbleiterelements. So kann beispielsweise die Dickschichtelektrode 4 aus Kupfer, Silber oder Aluminium bestehen. Der Verbindungsbereich der Vorderseite der Dickschichtelektrode 4 wird durch Abscheiden eines Materials durch Sputtern, Vakuumverdampfen, Plattieren oder dergleichen gebildet, abhängig vom Verbindungsmaterial zum Verbinden mit der Rückseite der Rückseitenelektrode 3.
  • Wie in 2 dargestellt, hat die Dickschichtelektrode 4 eine Dicke von gleich der oder größer als die Dicke des dünnen Halbleiterelements 1. „Dünnes Halbleiterelement 1“ bezieht sich auf das Halbleiterelement 1, dessen Dicke durch einen Verdünnungsprozess reduziert wurde. Die Dicke des Halbleiterelements 1 kann entsprechend den elektrischen Eigenschaften gewählt werden. Die Dicke des Halbleiterelements 1 kann beispielsweise auf etwa 200 µm oder weniger reduziert werden und beträgt vorzugsweise nicht weniger als 30 µm und nicht mehr als 150 µm. Was die Dicke der mit der Rückseite der Rückseitenelektrode 3 verbundenen Dickschichtelektrode 4 betrifft, so würde eine geringere Biegesteifigkeit der Dickschichtelektrode 4 als das Halbleiterelement 1 die Dünnheit des Halbleiterelements 1 nicht sehr stark kompensieren und somit das Abplatzen des Halbleiterelements 1 nicht sehr effektiv verhindern können. Dementsprechend erfordert die Dickschichtelektrode 4 eine Dicke derart, dass die Biegesteifigkeit der Dickschichtelektrode 4 gleich oder größer ist als die Biegesteifigkeit des Halbleiterelements 1, auf dem die Dickschichtelektrode 4 ausgebildet ist. Im Allgemeinen wird die Biegesteifigkeit berechnet aus (Young-Modul) x (zweites Flächenmoment) / (Länge). Wenn ein Halbleiterelement einen rechteckigen Querschnitt wie beim Halbleiterelement 1 aufweist, ist das zweite Flächenmoment proportional zur Breite des Halbleiterelements und proportional zur dritten Potenz der Dicke des Halbleiterelements. Wenn beispielsweise das Halbleiterelement 1 ein Si-Element mit einem Young-Modul von 160 GPa und einer Dicke von 50 µm ist, und wenn die Dickschichtelektrode 4 eine Aluminiumelektrode mit einem Young-Modul von 70 GPa ist, benötigt die Dickschichtelektrode eine Dicke von 66 µm oder mehr. Wenn das Halbleiterelement 1 ein SiC-Element mit einem Young-Modul von 430 GPa und einer Dicke von 100 µm ist, und wenn die Dickschichtelektrode 4 eine Kupferelektrode mit einem Young-Modul von 110 GPa ist, benötigt die Dickschichtelektrode eine Dicke von 158 µm oder mehr. Wenn also die Dicke des Halbleiterelements 1 innerhalb des oben beschriebenen Bereichs liegt, soll die Dicke der Dickschichtelektrode 4 nicht weniger als 30 µm und nicht mehr als 500 µm betragen. Die Dicke der Dickschichtelektrode 4 kann entsprechend der Dicke des Halbleiterelements 1 beliebig gewählt werden.
  • Wie in 2 dargestellt, hat die Dickschichtelektrode 4 im Wesentlichen die gleiche Größe (Fläche) wie die Rückseitenelektrode 3. Die Rückseitenelektrode 3 ist kleiner als das Halbleiterelement 1. Die Rückseitenelektrode 3 kann jedoch im Wesentlichen auf der gesamten Rückseite des Halbleiterelements 1 gebildet werden. Bei der Größe der Dickschichtelektrode 4, wie beim in 3 dargestellten Halbleiterbauelement 200, muss die Dickschichtelektrode 4 nicht unbedingt die gesamte Rückseite der Rückseitenelektrode 3 abdecken, sondern sollte nur flächenmäßig größer sein als der Wärmeerzeugungsanteil des Halbleitelements 1. In diesem Fall ist ein Teil der Rückseite der Rückseitenelektrode 3, in dem keine Dickschichtelektrode 4 gebildet wird (d.h. ein freiliegender Teil), mit dem Harzelement 5 abgedeckt. Es ist jedoch zu beachten, dass die Kontaktfläche zwischen Dickschichtelektrode 4 und Rückseitenelektrode 3 im Halbleiterbauelement 100 in 2 größer (großflächiger) ist als im Halbleiterbauelement 200 in 3. Daher kann das Halbleiterbauelement 100 die im Halbleiterelement 1 erzeugte Wärme besser durch die Dickschichtelektrode 4 fließen lassen und damit den Wärmewiderstand effektiver reduzieren als das Halbleiterbauelement 200. Was die Form der Dickschichtelektrode 4 betrifft, so können die Ecken der Dickschichtelektrode 4 eine Krümmung (runde Form) aufweisen, um eine Spannungskonzentration zu verhindern.
  • Das Harzelement 5 ist in Kontakt mit der lateralen Seitenfläche der Dickschichtelektrode 4 und umschließt den Umfang der Dickschichtelektrode 4. Wie in 1 dargestellt, umschließt das Harzelement 5 den gesamten Umfang des Halbleiterelements 1. Wie in 2 dargestellt, steht das Harzelement 5 in Kontakt mit den Seitenflächen der Rückseitenelektrode 3 und des Halbleiterelements 1 und umschließt die Peripherien der Rückseitenelektrode 3 und des Halbleiterelements 1. Das Harzelement 5 wird auch an einem Bereich (äußerer Umfangsbereich) der Rückseite des Halbleiterelements 1 gebildet, in dem keine Rückseitenelektrode 3 ausgebildet ist. Das Harzelement 5 ist so angeordnet, dass die gesamte Vorderseite der Frontelektrode 2, gegenüber der Rückseite der Frontelektrode 2, die mit der Vorderseite des Halbleiterelements 1 verbunden ist, freigelegt ist; und zwar so, dass die gesamte Rückseite der Dickschichtelektrode 4, gegenüber der Vorderseite der Dickschichtelektrode 4, die mit der Rückseite der Rückseitenelektrode 3 verbunden ist, freigelegt ist. Das heißt, das Harzelement 5 hat einen Expositionsbereich, um den elektrischen Anschluss der Frontelektrode 2 und der Dickschichtelektrode 4 zu ermöglichen. Die Vorderseite des Halbleiterelements 1 weist einen freiliegenden Bereich auf, der nicht mit dem Harzelement 5 abgedeckt ist. Der freiliegende Bereich der Vorderseite des Halbleiterelements 1 begrenzt einen mit dem Harzelement 5 versiegelten Bereich und ermöglicht eine zuverlässige elektrische Verbindung der Vorderseite der Frontelektrode 2.
  • Bei den Halbleiterbauelementen 100, 200 mit der oben beschriebenen Konfiguration kompensiert die auf der Rückseite der Rückseitenelektrode 3 vorgesehene Dickschichtelektrode 4 die Dünnheit des Halbleiterelements 1 und kann so die Belastung des Halbleiterelements 1 reduzieren. In den Halbleiterbauelementen 100, 200 kann das Harzelement 5, das die Peripherien des Dickschichtelements 4 und des Halbleiterelement 1 abdeckt, den äußeren Umfangsbereich des Halbleiterelements 1 schützen und so Absplitterungen, Risse und andere Schäden des Halbleiterelements 1 während des Transports (Handhabung) des Halbleiterelements 1 verhindern. Weiterhin können die Halbleiterbauelemente 100, 200 im Gegensatz zu einem herkömmlichen Halbleiterelement 1 mit nur einem Harzelement 5 eine direkte Belastung des Halbleiterelements 1 verhindern. So können die Halbleiterbauelemente 100, 200 die Belastung des Halbleiterelements 1 z.B. während des Transports reduzieren.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements in Ausführungsform 1 beschrieben.
  • Die 4 bis 11 sind schematischer Querschnitte, die Fertigungsschritte für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung zeigen. 4 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 5 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 6 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 7 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 8 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 9 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 10 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt. 11 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • Zunächst wird, wie in 4 dargestellt, an einem vorbestimmten Bereich eines Halbleiterwafers 10, an dem ein vorgegebener Prozess durchgeführt wurde (d.h. ein Bereich, der in ein Halbleiterelement 1 umgewandelt wird), die Frontelektrode 2 auf der Vorderseite und die Rückseitenelektrode 3 auf der Rückseite gebildet (Elektrodenbildungsschritt). Eine bekannte Methode kann verwendet werden, um die Frontelektrode 2 und die Rückseitenelektrode 3 zu bilden. So wird beispielsweise ein metallisches Material, ausgewählt als Frontelektrode 2 und Rückseitenelektrode 3, an einer vorbestimmten Position auf dem Halbleiterelement 1 durch Vakuumverdampfung, Sputtern oder dergleichen abgeschieden. 5 ist ein schematischer Querschnitt entlang der strichpunktierten Linie BB in 4. Ein Verdünnungsprozess kann auf dem Halbleiterwafer 10 durchgeführt werden, bevor die Frontelektrode 2 und die Rückseitenelektrode 3 gebildet werden. Der Verdünnungsprozess kann auf der Rückseite des Halbleiterwafers 10 nach dem Bilden der Frontelektrode 2 und vor dem Bilden der Rückseitenelektrode 3 durchgeführt werden. Ein geeigneter Verdünnungsprozess des Halbleiterwafers 10 (Halbleiterelement 1) kann entsprechend dem Herstellungsschritt entsprechend gewählt werden.
  • Anschließend wird, wie in 6 dargestellt, auf der Rückseite der Rückseitenelektrode 3 (Schritt der Bildung des metallischen Elements) die Dickschichtelektrode 4 (metallisches Element) gebildet. Wie vorstehend beschrieben, kann die Dickschichtelektrode 4 durch Verbinden einer Metallplatte (Metallblock) mit einer vorgegebenen Dicke über ein Verbindungsmaterial oder durch Abscheiden auf der Rückseitenelektrode 3, wie beispielsweise Sputtern oder Plattieren, gebildet werden. Ein schematisches Querschnittsstrukturdiagramm, das entlang der strichpunktierten Linie CC in 6 aufgenommen wurde, ist 7 (in 7 sind Vorder- und Rückseite invertiert). Die bisherigen Fertigungsschritte werden am Halbleiterwafer 10 durchgeführt, aus dem eine Vielzahl von Halbleiterelementen 1 gleichzeitig gebildet werden kann. Obwohl in diesem Schritt die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet wird, kann auf der Vorderseite der Frontelektrode 2 eine Dickschichtelektrode gebildet werden. Diese Dickschichtelektrode kann auf die gleiche Weise gebildet werden wie die Dickschichtelektrode 4. 6 ist eine schematische Draufsicht auf die Rückseite des Halbleiterwafers 10.
  • Anschließend wird der Wafer, wie in 8 dargestellt, nach der Bildung von Halbleiterelementen 1 in einzelne Halbleiterelemente 1 mit einer vorgegebenen Größe, z.B. entsprechend der elektrischen Stromdichte geschnitten (Halbleiterelement-Schneideschritt). Dicing kann zum Schneiden in einzelne Halbleiterelemente 1 verwendet werden. Jedes einzelne Halbleiterelement 1 weist eine Querschnittsform auf, wie in 9 dargestellt. 9 zeigt einen Fall, in dem die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet wird, bevor in einzelne Halbleiterelemente 1 geschnitten wird. Alternativ kann auf der Rückseite der Rückseitenelektrode 3 die Dickschichtelektrode nach dem Schneiden in einzelne Halbleiterelemente 1 4 gebildet werden.
  • Anschließend wird das einzelne Halbleiterelement 1 mit Harz überzogen.
  • Wie in 10 dargestellt, wird das einzelne Halbleiterelement 1 in ein Gehäuse 12 eingesetzt, wobei die Rückseite der Dickschichtelektrode 4 nach unten zeigt. Anschließend wird das Harzelement 5 aus einer Düse 11 durch Vergießen in das Gehäuse 12 so eingespritzt, dass das Harzelement 5 die Frontelektrode 2 nicht abdeckt. Somit wird die Peripherie des Halbleiterelements 1 mit dem Harzelement 5 (Harzelement-Anwendungsschritt) abgedeckt. Obwohl 10 ein einzelnes Halbleiterelement 1 zeigt, kann im Gehäuse 12 eine Vielzahl von Halbleiterelementen 1 gleichzeitig verarbeitet werden.
  • Anstelle des oben beschriebenen Vergießens kann auch ein Formwerkzeug verwendet werden, um den Umfang des Halbleiterelements 1 mit dem Harzelement 5 abzudecken. Bei einem Verfahren unter Verwendung einer Gießform wird das Halbleiterelement 1 in eine Gießform eingebracht und das Harzelement 5 unter Druck eingespritzt. Wenn ein solche Gießform verwendet wird, kann ein Bereich des Halbleiterelements 1, der durch das Harzelement 5 freigelegt ist, nachdem das Harzelement 5 gebildet wurde, in so engem Kontakt mit der Innenseite der Gießform stehen, dass das Harzelement 5 nicht auf diesen Bereich aufgebracht wird. Alternativ kann das Harzelement 5 durch Abdecken eines Teils der Dickschichtelektrode 4 gebildet werden, der freigelegt ist.
  • Wenn das Vergießen mit dem Harzelement 5 durchgeführt wird, kann das Halbleiterelement 1 im Vergussgehäuse verarbeitet werden. Es kann jedes Gehäuse (Behälter) verwendet werden, das Prozesse mit einfacher Formgebung des Harzelements 5 ermöglicht. Ein Gehäuse (Container/Behälter) kann je nach verwendetem Harzelement 5 entsprechend ausgewählt werden.
  • Durch diese Schritte wird der Umfang des Halbleiterelements 1 mit den darauf gebildeten Elektroden mit dem Harzelement 5 abgedeckt (umgeben), so dass das Halbleiterbauelement 100, wie in 11 dargestellt, gebildet werden kann.
  • Als weiteres Herstellungsverfahren kann das individuelle Halbleiterelement 1 auf eine Schutzschicht so gelegt werden, dass die Vorderseite der Frontelektrode 2 mit der Schutzschicht in Kontakt steht (Halbleiterelementplatzierungsschritt).
  • 12 ist ein schematischer Querschnitt eines weiteren Halbleiterbauelements in Ausführungsform 1 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 300 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5 auf. Das Halbleiterbauelement 300 unterscheidet sich vom Halbleiterbauelement 100 in seinem Herstellungsverfahren. Beim Verfahren zur Herstellung des Halbleiterbauelements 300 ist das Verfahren zum Bilden des Harzelements 5 unterschiedlich.
  • Bei dem in 12 dargestellten Verfahren zur Herstellung des Halbleiterbauelements 300 wird ein Zerschneiden in einzelne Halbleiterelemente 1 vorgenommen und die Vorderseite der Frontelektrode 2 jedes Halbleiterelements 1 wird auf eine Schutzschicht gelegt, und dann wird der Umfang des Halbleiterelements 1 mit dem Harzelement 5 abgedeckt, z.B. durch das oben beschriebene Vergießen (Harzelement-Anwendungsschritt). Durch diese Schritte kann das Halbleiterbauelement 300 mit einer Konfiguration, wie in 12 dargestellt, gebildet werden. Die Details eines Herstellungsverfahrens mit Schutzschicht werden später beschrieben.
  • In 12 bedeckt das Harzelement 5 den Umfang der Dickschichtelektrode 4, wobei ein Teil der seitlichen Fläche der Rückseitenelektrode 4 freigelegt ist. Das Harzelement 5 des Halbleiterbauelements 300 in 12 ist aus einer anderen Richtung als in 2 gebildet und somit vertikal invertiert zur Form in 2. Dies ist auf den Unterschied in der Art und Weise der Bildung des Harzelements 5 zurückzuführen, insbesondere auf den Unterschied in der Ausrichtung der Vorderseite der Frontelektrode 2 (nach oben oder unten), wenn das Halbleiterelement 1 auf eine Schutzschicht gelegt wird.
  • So kann beispielsweise das Halbleiterbauelement 300 gebildet werden, indem eine Nut im Gehäuse 12 vorgesehen, die Frontelektrode 2 in die Nut eingesetzt und der Umfang des Halbleiterelements 1 mit dem Harzelement 5 abgedeckt wird. Hier wird das Harzelement 5 nicht auf der lateralen Seitenfläche der Frontelektrode 2 gebildet, die in die Nut im Gehäuse 12 eingesetzt ist. Abhängig von der Menge der Zufuhr des Harzelements 5 wird auch ein Teil der Seitenfläche der Dickschichtelektrode 4 freigelegt, ohne dass darauf das Harzelement 5 vorhanden ist, da die Rückseite der Dickschichtelektrode 4 nach oben zeigt, während das Harzelement 5 aufgebracht wird. Alternativ kann das Harzelement 5 in Kontakt mit der gesamten Seitenfläche der Dickschichtelektrode 4 gebildet werden.
  • 13 ist ein schematischer Querschnitt eines weiteren Halbleiterbauelements in Ausführungsform 1 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 400 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, eine Dickschichtelektrode 8 (metallisches Element) und das Harzelement 5 auf. Im Halbleiterbauelement 400 ist die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 gegenüber der Rückseite der Frontelektrode 2 auf der Vorderseite des Halbleiterelements 1 gebildet. Das Halbleiterbauelement 400 unterscheidet sich vom Halbleiterbauelement 100 dadurch, dass sich die Rückseite der Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 befindet. Das Harzelement 5 wird in Kontakt mit den Seitenflächen der Frontelektrode 2 und der Dickschichtelektrode 8 angrenzend an den Außenumfang des Halbleiterelements 1 gebildet, wobei die Vorderseite der Dickschichtelektrode 8 freigelegt ist. Weiterhin deckt das Harzelement 5 den äußeren Umfangsbereich des Halbleiterelements 1 ab, der von der Seitenfläche der Rückseitenelektrode 3 zur äußeren Seitenfläche ragt. Das Harzelement 5 ist niedriger als die Höhe der Vorderseite der Dickschichtelektrode 8, wobei ein Teil der Seitenfläche der Dickschichtelektrode 8 freigelegt ist. Durch das Freilegen eines Teils der Seitenfläche der Dickschichtelektrode 8 kann die Vorderseite der Dickschichtelektrode 8 effektiv als Elektrode genutzt werden.
  • Wenn beispielsweise das Halbleiterelement 1 ein IGBT ist, kann die Dickschichtelektrode (Vorderseite der Dickschichtelektrode 8) nur auf einer großen der Frontelektroden 2 (z.B. einer Emitterelektrode) gebildet werden, wo ein großer Strom fließt, oder auf beiden Frontelektroden 2 gebildet werden, einschließlich einer Basis, wo kein großer Strom fließt.
  • 14 ist ein schematischer Querschnitt eines Halbleiterbauelements in Ausführungsform 1 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 500 ein Halbleiterelement 1, eine Frontelektrode 2, eine Rückseitenelektrode 3, Dickschichtelektroden 4, 8 (metallische Elemente) und ein Harzelement 5 auf.
  • Wie in 14 dargestellt, kann die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 und die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet werden. Wenn eine Vielzahl von Frontelektroden 2 und Rückseitenelektroden 3 vorgesehen ist, wird die Dickschichtelektrode 8 grundsätzlich auf jeder Frontelektrode 2 und die Dickschichtelektrode 4 grundsätzlich auf jeder Rückseitenelektrode 3 gebildet. Es versteht sich jedoch von selbst, dass einige Frontelektroden 2 und Rückseitenelektroden 3 möglicherweise keine Dickschichtelektroden 8, 4 aufweisen, das Harzelement 5 so ausgebildet ist, dass die Vorderseite des Dickschichtelements 8 auf der Vorderseite der Frontelektrode 2 freigelegt ist und die Rückseite der Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 freigelegt ist. Das Harzelement 5 steht in Kontakt mit den Seitenwänden der Frontelektrode 2 und der Rückseitenelektrode 3, die an den Außenumfang des Halbleiterelements 1 angrenzen, und bedeckt den Außenumfangsbereich des Halbleiterelements 1, der von der Seitenfläche der Rückseitenelektrode 3 zur Außenseite ragt. Weiterhin ist das Harzelement 5 niedriger als die Höhe der Vorderseite der Dickschichtelektrode 8, wobei ein Teil der Seitenfläche der Dickschichtelektrode 8 freigelegt ist.
  • Die Vorderseite der Frontelektrode 2, auf der die Dickschichtelektrode 8 gebildet ist, kann entsprechend dem Verbindungsmaterial zum Verbinden der Frontelektrode 2 und der Dickschichtelektrode 8 konfiguriert und hergestellt werden, wie die oben beschriebene Rückseite der Rückseitenelektrode 3, auf der die Dickschichtelektrode 4 gebildet ist. Somit wird die Beschreibung nicht wiederholt.
  • Das Material und die Dicke der Dickschichtelektrode 8 sind identisch mit denen der oben beschriebenen Dickschichtelektrode 4, so dass die Beschreibung nicht wiederholt wird. Die Dickschichtelektrode 4 und die Dickschichtelektrode 8 können in Material und Dicke gleich oder unterschiedlich sein. Die Dickschichtelektrode 4 und die Dickschichtelektrode 8 können aus jedem beliebigen Material hergestellt werden und können eine beliebige Struktur aufweisen, die die Dicke des Halbleiterelements 1 kompensieren kann, die eine elektrische Verbindung herstellen kann und die eine hohe Wärmeabstrahlungsleistung gewährleisten kann.
  • Um als Elektrode zu fungieren, ist die Dickschichtelektrode 8 vorzugsweise etwa gleich groß oder kleiner als die Frontelektrode 2. Mit der auf der Vorderseite der Frontelektrode 2 gebildeten Dickschichtelektrode 8 wird ein Teil der Vorderseite des Halbleiterelements 1 durch das Harzelement 5 freigelegt, ohne dass darauf eine Frontelektrode 2 vorhanden ist.
  • Die laterale Seitenfläche der Dickschichtelektrode 8 kann mit dem Harzelement 5 ähnlich der Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 abgedeckt werden, so dass deren Beschreibung nicht wiederholt wird.
  • So hat das Halbleiterbauelement 300 eine Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3; das Halbleiterbauelement 400 eine Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2; und das Halbleiterbauelement 500 eine Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 und eine Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2. Dementsprechend kompensieren die Dickschichtelektrode 4 oder die Dickschichtelektrode 8 die Dünnheit des Halbleiterelements 1 und so kann die Belastung des Halbleiterelements 1 reduziert werden. In den Halbleiterbauelementen 300, 400, 500 kann das Harzelement 5, das den Umfang des Halbleiterelements 1 abdeckt, den äußeren Umfangsbereich des Halbleiterelements 1 schützen und so Absplitterungen, Risse und andere Schäden des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 verhindern. Darüber hinaus können die Halbleiterbauelemente 300, 400, 500 im Gegensatz zu einem herkömmlichen Halbleiterelement 1 mit nur einem Harzelement 5 eine direkte Belastungsbeaufschlagung des Halbleiterelements 1 verhindern. So können die Halbleiterbauelemente 300, 400, 500 die Belastung des Halbleiterelements 1 z.B. beim Handling reduzieren.
  • 15 ist ein schematischer Querschnitt, der ein Halbleitermodul in Ausführungsform 1 der vorliegenden Erfindung darstellt. In der Zeichnung weist das Halbleitermodul 2000 das Halbleiterbauelement 100, ein Isolier-Schaltungssubstrat 40, einen Elektrodenanschluss 60, ein Formharz 70 (Dichtungselement), ein Verbindungsmaterial 80 und einen Kühler 90 auf. Die Oberseite und Unterseite des Halbleitermoduls entsprechen der Vorderseite bzw. Rückseite des Halbleiterbauelements.
  • Das Isolier-Schaltungssubstrat 40 weist eine Keramikplatte 41 (Isoliersubstrat) und Leiterschichten 42, 43 auf, die an der Ober- bzw. Unterseite der Keramikplatte 41 ausgebildet sind. Die Keramikplatte 41 kann aus Siliziumnitrid (SisN4), Aluminiumnitrid (AlN), Aluminiumoxid oder Zr-haltigem Aluminiumoxid bestehen. Insbesondere AlN und Si3N4 sind in Bezug auf die Wärmeleitfähigkeit und Si3N4 in Bezug auf die Materialfestigkeit vorzuziehen.
  • Die Leiterschichten 42, 43, die beidseitig (Ober- und Unterseite) der Keramikplatte 41 ausgebildet sind, bestehen aus einem Metall mit gleichen Abmessungen (Größe) und Dicke. Die Leiterschichten 42, 43, die ihre jeweiligen Stromkreise haben, können jedoch unterschiedliche Musterformen aufweisen. Die Leiterschichten 42, 43 sind kleiner als die Keramikplatte 41. Da die Leiterschichten 42, 43 kleiner sind als die Keramikplatte 41, kann die Kriechstrecke zwischen den Leiterschichten 42, 43 vergrößert (gehalten) werden. Da die Leiterschicht 43 kleiner ist als die Keramikplatte 41, kann das Gießharz 70 in den Raum auf der Unterseite der Keramikplatte 41 gelangen. Die Leiterschichten 42, 43 können aus einem Metall mit hohen elektrischen und thermischen Leitfähigkeiten hergestellt werden, wie beispielsweise Aluminium, Aluminiumlegierung, Kupfer oder Kupferlegierung. Insbesondere Kupfer ist in Bezug auf die thermische und elektrische Leitfähigkeit vorzuziehen.
  • Auf der Leiterschicht 42 auf der Oberseite der Keramikplatte 41 wird das Halbleiterbauelement 100 über Lot (nicht dargestellt), wie z.B. das Verbindungsmaterial 80, elektrisch verbunden. Als Werkstoff des Halbleiterbauelements 100 kann beispielsweise Silizium (Si) oder Siliziumkarbid (SiC) verwendet werden. Ein Si Halbleiterelement oder SiC Halbleiterelement mit einem dieser Materialien als Substratmaterial ist einsetzbar.
  • Lot wird typischerweise als Verbindungsmaterial 80 zum Verbinden des Halbleiterbauelements 100 mit der Leiterschicht 42 auf der Oberseite im Isolier-Schaltungssubstrat 40 verwendet. Gesintertes Silber- oder Flüssigphasendiffusionsmaterial ist auch als Verbindungsmaterial 80 anstelle von Lot einsetzbar. Sinter-Silber- und Flüssigphasendiffusionsmaterial, die in der Schmelztemperatur höher sind als Lötmaterial, schmelzen nicht wieder, wenn der Kühler 90 mit der Leiterschicht 43 auf der Unterseite im Isolier-Schaltungssubstrat 40 verbunden wird. Daher erhöhen gesintertes Silber und Flüssigphasendiffusionsmaterial die Zuverlässigkeit beim Verbinden zwischen Halbleiterbauelement 100 und Isolier-Schaltungssubstrat 40.
  • Weiterhin ermöglichen gesintertes Silber und Flüssigphasendiffusionsmaterial, die eine höhere Schmelztemperatur als Lot aufweisen, eine höhere Betriebstemperatur des Halbleitermoduls 2000. Sinter-Silber, das eine höhere Wärmeleitfähigkeit als Lot aufweist, erreicht eine höhere Wärmeabstrahlleistung des Halbleiterbauelements 100 und erhöht damit die Zuverlässigkeit. Flüssigphasendiffusionsmaterial, das das miteinander-Verbinden mit geringerer Belastung als Sinter-Silber ermöglichen kann, erreicht eine bessere Verarbeitbarkeit und kann verhindern, dass das Halbleiterbauelement 100 durch die Verbindungskraft beschädigt wird.
  • Der Elektrodenanschluss 60 wird in einer vorgegebenen Elektrodenanschluss-Verbindungsposition mit dem Halbleiterbauelement 100 verbunden. Der Elektrodenanschluss 60 wird ebenfalls in einer vorgegebenen Elektrodenanschluss-Verbindungsposition auf der Leiterschicht 42 auf der Oberseite im Isolier-Schaltungssubstrat 40 angebracht. Der Elektrodenanschluss 60 ragt von der seitlichen Fläche des Formharzes 70 zur Außenseite heraus. Der Elektrodenanschluss 60 kann beispielsweise dadurch hergestellt werden, dass eine 0,5 mm dicke Kupferplatte durch Ätzen, Stanzen oder dergleichen in eine vorgegebene Form gebracht wird.
  • Das Formharz 70 versiegelt die vorstehend beschriebene Keramikplatte 41, die Leiterschicht 42 und die Leiterschicht 43. Das Gießharz 70 dichtet auch das Halbleiterbauelement 100 ab, das auf der Leiterschicht 42 angeordnet ist. Zu diesem Zeitpunkt befindet sich das Gießharz 70 auf einem freiliegenden Bereich der Vorderseite des Halbleiterelements 1 des Halbleiterbauelements 100. Weiterhin dichtet das Formharz 70 einen Verbindungsbereich zwischen Elektrodenanschluss 60 und Leiterschicht 42 und zwischen Elektrodenanschluss 60 und Halbleiterbauelement 100 ab, wobei ein Ende des Elektrodenanschlusses 60 nach außen aus dem Formharz 70 ragt. Das Gießharz 70 kann beispielsweise ein härtbares Epoxidharz oder Phenolharz unter Zugabe von Silica-Partikeln sein.
  • Lot kann als Verbindungsmaterial 80 zum Verbinden des Kühlers 90 mit der Leiterschicht 43 auf der Unterseite verwendet werden, z.B. im Isolier-Schaltungssubstrat 40. Wie das Lot ist auch ein Sn-Sb-Lotmaterial in Bezug auf die Zuverlässigkeit der Verbindung vorzuziehen. Gesintertes Silber- oder Flüssigphasendiffusionsmaterial kann anstelle von Lot auch zum Verbinden des Kühlers 90 mit der Leiterschicht 43 auf der Unterseite im Isolier-Schaltungssubstrat 40 verwendet werden, wie bei der Verbindung zwischen Halbleiterbauelement 100 und Isolier-Schaltungssubstrat 40.
  • Als Flüssigphasendiffusionsmaterial sind Cu-Sn-Material und Cu-Ag-Material in Bezug auf die Verbindungszuverlässigkeit vorzuziehen. Sinter-Silber, das eine höhere Wärmeleitfähigkeit als Lot aufweist, erreicht eine höhere Wärmeabstrahlleistung des Halbleitermoduls 2000 und erhöht damit die Zuverlässigkeit. Flüssigphasendiffusionsmaterial, das das Verbinden mit geringerer Belastung als Sinter-Silber ermöglichen kann, erreicht eine bessere Verarbeitbarkeit und kann verhindern, dass das Halbleitermodul 2000 durch die Verbindungskraft beschädigt wird.
  • Der Kühler 90 kann beispielsweise aus Aluminium, Aluminiumlegierung, Kupfer, Kupferlegierung oder Verbundwerkstoff aus Aluminium und Keramik (z.B. AlSiC) bestehen. Insbesondere Aluminium oder eine Aluminiumlegierung ist wegen ihrer guten Wärmeleitfähigkeit, Verarbeitbarkeit und ihres geringen Gewichts vorzuziehen. Der Kühler 90 weist einen Strömungsweg auf, damit ein Kühlmittel fließen kann. In 15 sind mehrere Kühlstifte 91 vorgesehen, die eine effiziente Kühlung ermöglichen. Der Kühler 90 ist nicht auf diese Struktur beschränkt, sondern kann jede Struktur aufweisen, die eine Kühlung erreichen kann. Anstelle des Halbleiterbauelements 100 kann jedes der Halbleiterbauelemente 200, 300, 400, 500 und der Halbleiterbauelemente in den nachfolgend beschriebenen Ausführungsformen auf das oben beschriebene Halbleitermodul 2000 angewendet werden.
  • In einem Halbleiterbauelement mit der oben beschriebenen Konfiguration wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelements 1 gebildet, und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Außerdem wird die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 des Halbleiterelements 1 gebildet, und der Umfang der Dickschichtelektrode 8 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Da die Dickschichtelektrode 4 und die Dickschichtelektrode 8 jeweils an der Rückseitenelektrode 3 und der Frontelektrode 2 des Halbleiterelements 1 gebildet werden, werden die Elektroden am Halbleiterelement 1 in der Dicke erhöht. Dementsprechend wird die Wärmestrahlung des Halbleiterelements 1 gefördert und das Halbleiterbauelement hinsichtlich seiner Kurzschlussfestigkeit verbessert.
  • Weiterhin sind die Dickschichtelektroden 4, 8 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln hergestellt und weisen daher eine für gesintertes Material typische Porosität auf. Dementsprechend können die Dickschichtelektroden 4, 8, obwohl dick, die erzeugte thermische Spannung durch einen Unterschied im linearen Ausdehnungskoeffizienten entspannen. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Ausführungsform 2
  • Die Ausführungsform 2 unterscheidet sich von der Ausführungsform 1 in der Platzierung des Harzelements 5. Konkret ragt in der Ausführungsform 2 das Harzelement 5 von der Rückseite der Dickschichtelektrode 4 nach unten. Das Harzelement 5, das von der Rückseite der Dickschichtelektrode 4 nach unten ragt, erübrigt ein zusätzliches Element zur Höhenveränderung, wenn die Rückseite der Dickschichtelektrode 4 mit einem anderen Element verlötet wird. Die Lothöhe kann entsprechend dem Überstand des Harzelements 5 von der Rückseite der Dickschichtelektrode 4 eingestellt werden. Im Übrigen ist Ausführungsform 2 gleich Ausführungsform 1, so dass die detaillierte Beschreibung nicht wiederholt wird.
  • Bei dieser Konfiguration ist die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelementes 1 vorgesehen und der Umfang der Dickschichtelektrode 4 ist mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • 16 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung. 17 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung. 17 ist ein schematischer Querschnitt entlang der strichpunktierten Linie DD in 16. In den Zeichnungen weist ein Halbleiterbauelement 600 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5 auf. 18 ist ein schematischer Querschnitt eines weiteren Halbleiterbauelements in Ausführungsform 2 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 700 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5 auf.
  • In 16 ist das Harzelement 5 auf der Vorderseite des Halbleiterelements 1 angeordnet, von der lateralen Seitenfläche der Frontelektrode 2 bis zum äußeren Umfangsbereich des Halbleiterelements 1. Das Harzelement 5 ist nicht auf einem Bereich der Vorderseite des Halbleiterelements 1 zwischen den einander zugewandten Seiten der Frontelektroden 2 angeordnet. Das heißt, die Vorderseite des Halbleiterelements 1 ist in diesem Bereich freigelegt.
  • In den 17 und 18 unterscheiden sich die Halbleiterbauelemente 600 und 700 in der Größe (Fläche) der Dickschichtelektrode 4 in Querschnittsrichtung. Weiterhin unterscheiden sich die Halbleiterbauelemente 600 und 700 in der Menge des Harzelements 5, das in den Raum auf der Rückseite des Halbleiterelements 1 eintritt. Das Harzelement 5 ist auch am äußeren Umfangsbereich der Rückseite der Dickschichtelektrode 4, an der Innenseite relativ zur Seitenfläche der Dickschichtelektrode 4 vorgesehen. Wie in 17, 18 dargestellt, ist die Rückseitenelektrode 3 in beiden Halbleiterbauelementen 600, 700 kleiner als das Halbleiterelement 1. Die Rückseitenelektrode 3 kann jedoch im Wesentlichen auf der gesamten Rückseite des Halbleiterelements 1 gebildet werden. Wenn die Rückseitenelektrode 3 im Wesentlichen auf dem gesamten Halbleiterelement 1 gebildet wird, kann die im Wärmeerzeugungsbereich des Halbleitelements 1 erzeugte Wärme vollständig durch die Dickschichtelektrode 4 fließen. Dadurch kann der thermische Widerstand effektiv reduziert werden.
  • Im Fall von 17 ist die Dickschichtelektrode 4 größer als die Rückseitenelektrode 3, und der äußere Umfangsbereich (laterale Seitenfläche) der Dickschichtelektrode 4 ragt zur Außenseite gegenüber dem äußeren Umfangsbereich der Rückseitenelektrode 3 heraus. Alternativ kann die Dickschichtelektrode 4 kleiner als die Rückseitenelektrode 3 sein und muss nur so positioniert werden, dass die Dickschichtelektrode 4 die Wärme aus dem Wärmeerzeugungsbereich des Halbleiterelements 1 effizient verteilen kann. Dementsprechend kann, wie in 18 dargestellt, die Dickschichtelektrode 4 kleiner als die Rückseitenelektrode 3 und größer als der Wärmeerzeugungsanteil des Halbleiterelements 1 sein. In diesem Fall wird ein Teil der Rückseite der Rückseitenelektrode 3, in dem keine Dickschichtelektrode 4 gebildet wird, mit dem Harzelement 5 abgedeckt. Es ist jedoch zu beachten, dass die Kontaktfläche zwischen Dickschichtelektrode 4 und Rückseitenelektrode 3 im Halbleiterbauelement 600 in 17 größer (großflächiger) ist als im Halbleiterbauelement 700 in 18. Daher kann das Halbleiterbauelement 600 die im Halbleiterelement 1 erzeugte Wärme besser durch die Dickschichtelektrode 4 leiten und damit den Wärmewiderstand effektiver reduzieren als das Halbleiterbauelement 700.
  • In 17 deckt das Dichtungselement 5 den äußeren Umfangsbereich des Halbleiterelements 1 von der Vorderseite bis zur Rückseite des Halbleiterelements 1 ab. Das Dichtungselement 5 steht in Kontakt mit den Seitenwänden der Frontelektrode 2 und Rückseitenelektrode 3. Das Harzelement 5 bedeckt den äußeren Umfangsbereich der Dickschichtelektrode 4, der von der lateralen Seitenfläche der Rückseitenelektrode 3, von der Vorderseite zur Rückseite der Dickschichtelektrode 4 vorsteht. Die Vorderseite des Harzelements 5 ist bündig mit der Vorderseite der Frontelektrode 2. 18 unterscheidet sich von 17 durch die Konfiguration der Rückseitenelektrode. Die Dickschichtelektrode 4 ist in ihrer äußeren Form kleiner als die Rückseitenelektrode 3 und das Harzelement 5 steht in Kontakt mit einem Teil der Rückseite der Rückseitenelektrode 3, wo keine Dickschichtelektrode 4 gebildet wird. Das Harzelement 5 wird auch am äußeren Umfangsbereich der Rückseite der Dickschichtelektrode 4 gebildet.
  • Wie bei der Ausführungsform 1 kompensiert bei den Halbleiterbauelementen 600, 700 mit der oben beschriebenen Konfiguration die auf der Rückseite der Rückseitenelektrode 3 vorgesehene Dickschichtelektrode 4 die Dünnheit des Halbleiterelements 1 und kann so die Belastung des Halbleiterelements 1 reduzieren. In den Halbleiterbauelementen 600, 700 kann das Harzelement 5, das die Peripherien des Dickschichtelements 4 und des Halbleiterelements 1 abdeckt, den äußeren Umfangsbereich des Halbleiterelements 1 schützen und so Absplitterungen, Risse und andere Beschädigungen des Halbleiterelements 1 während des Transports des Halbleiterelements 1 verhindern. Weiterhin können die Halbleiterbauelemente 600, 700 im Gegensatz zu einem herkömmlichen Halbleiterelement 1 mit nur dem Harzelement 5 eine direkte Belastung des Halbleiterelements 1 verhindern. So können die Halbleiterbauelemente 600, 700 die Belastung des Halbleiterelements 1 z.B. während des Transports reduzieren.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements nach Ausführungsform 2 beschrieben.
  • Grundsätzlich können die Fertigungsschritte in Ausführungsform 1 für die Fertigung in Ausführungsform 2 verwendet werden. Ausführungsform 2 unterscheidet sich jedoch von Ausführungsform 1 durch das Verfahren zur Bildung des Harzelements 5 am Umfang der Dickschichtelektrode 4. 19 ist eine schematische Draufsicht, die einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. 20 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. 21 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. 22 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. 23 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. 24 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 2 der vorliegenden Erfindung darstellt. Die in Ausführungsform 1 dargestellten Schritte bis zum Halbleiterelement Schneideschritt können ebenfalls verwendet werden.
  • Beispiele für Verfahren zum Abdecken (Umgeben) des Umfangs der Dickschichtelektrode 4 mit dem Harzelement 5 sind das Einspritzen des Harzelements 5 durch Vergießen mit einer Schutzschicht 6 und das Einspritzen des Harzelements 5 unter Druck durch Formpressen.
  • Ein Herstellungsverfahren durch Verguss mit der Schutzschicht 6 wird im Folgenden beschrieben. Was ein Verfahren zur Herstellung des Halbleiterelements 1 betrifft, so kann die gleiche Methode wie bei der Ausführungsform 1 verwendet werden.
  • Nach dem Schneiden in einzelne Halbleiterelemente 1, wie in 19 dargestellt, wird jedes Halbleiterelement 1 so auf der Schutzschicht 6 platziert, dass sich die Vorderseite der Frontelektrode 2 auf der Vorderseite der Schutzschicht 6 (Halbleiterelement Platzierungsschritt) befindet. 19 zeigt die Halbleiterelemente 1 im 3X3-Array. Die Anzahl der Halbleiterelemente 1 ist jedoch nicht darauf beschränkt, sondern kann eins oder mehr als 3x3 sein. 20 ist ein schematischer Querschnitt entlang der strichpunktierten Linie EE in 19.
  • Anschließend wird, wie in 21 dargestellt, das Harzelement 5 durch Vergießen aufgebracht, so dass das Harzelement 5 die Dickschichtelektrode 4 des Halbleiterelements 1 abdeckt. Zu diesem Zeitpunkt kann das Harzelement 5 gebildet werden, während die Schutzschicht 6 mit dem Halbleiterelementen 1 darauf in einem Gehäuse platziert wird, wie es in Ausführungsform 1 verwendet wird.
  • Anschließend werden, wie in 22, 23 dargestellt, unnötige Teile des Harzelements 5 mit einer Matrize entfernt. Eine Oberform 71 und eine Unterform 72 mit dazwischen gehaltener Schutzschicht 6 werden zusammengepresst, wodurch das Harzelement 5 entsprechend der Matrize in die Form gebracht wird (Harzelement-Formschritt). Das Harzelement 5 muss jedoch nicht vollständig durch die Matrize allein entfernt werden. Um die Vorderseite der Dickschichtelektrode 4 vollständig freizulegen, wird das auf der Vorderseite der Dickschichtelektrode 4 verbliebene Harzelement 5 z.B. durch Laser entfernt, oder das Harzelement 5 wird durch Schleifen oder Abtrag entfernt, bis die Vorderseite der Dickschichtelektrode 4 freigelegt ist (Schritt zum Freilegen von metallischen Elementen). Die Pfeile in der Zeichnung zeigen die Bewegungsrichtung von Oberform 71 und Unterform 72 an.
  • Anschließend wird das Harzelement 5 entsprechend der vorgegebenen Form (Harzelement-Schneidschritt) geschnitten und das Halbleiterelement 1 wird von der Schutzschicht 6 (Halbleiterelement-Schneidschritt) gelöst. Auf diese Weise wird das Halbleiterbauelement 600 mit einer Struktur, wie in 24 dargestellt, gebildet. Da das Harzelement 5 den Umfang der Dickschichtelektrode 4 abdeckt, kann somit das schwer zu handhabende dünne Halbleiterelement 1 berührungslos behandelt werden.
  • In einem Halbleiterbauelement mit der oben beschriebenen Konfiguration wird die Dickschichtelektrode 4 an der Rückseitenelektrode 3 des Halbleiterelements 1 gebildet, und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Weiterhin wird die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 auf der Vorderseite des Halbleiterelements 1 gebildet und der Umfang der Dickschichtelektrode 8 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Da die Dickschichtelektrode 4 und die Dickschichtelektrode 8 jeweils an der Rückseitenelektrode 3 und der Frontelektrode 2 des Halbleiterelements 1 gebildet werden, werden die Elektroden am Halbleiterelement 1 in der Dicke erhöht. Dementsprechend wird die Wärmestrahlung des Halbleiterelements 1 gefördert und die Kurzschlussfestigkeit des Halbleiterbauelements verbessert.
  • Weiterhin sind die Dickschichtelektroden 4, 8 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln hergestellt und weisen daher eine für das gesinterte Material typische Porosität auf. Dementsprechend können die Dickschichtelektroden 4, 8, obwohl dick, die erzeugte thermische Spannung durch einen Unterschied im linearen Ausdehnungskoeffizienten entspannen. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Wenn weiterhin die Halbleiterbauelemente 600, 700 an einen Kühler zum Kühlen des Halbleiterelements 1 angeschlossen werden müssen, kann die Höhe des Verbindungsmaterials durch Einstellen des Überstandsmaßes des Harzelements 5 eingestellt werden.
  • Ausführungsform 3
  • Ausführungsform 3 unterscheidet sich von Ausführungsform 1 durch die Platzierung der Dickschichtelektrode 4 und des Harzelements 5. Insbesondere ist in Ausführungsform 3 die Dickschichtelektrode 4 größer als das Halbleiterelement 1 und das Harzelement 5 ist nur mit der Dickschichtelektrode 4 in Kontakt. Im Übrigen ist Ausführungsform 3 mit Ausführungsform 1 identisch, so dass die detaillierte Beschreibung nicht wiederholt wird.
  • Mit dieser Konfiguration wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • 25 ist eine schematische Draufsicht auf ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung. 26 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung. Ein schematischer Querschnitt, der entlang der strichpunktierten Linie FF in 25 aufgenommen wurde, ist 26. In den Zeichnungen weist ein Halbleiterbauelement 800 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5auf.
  • Die Dickschichtelektrode 4 wird auf der Rückseite der Rückseitenelektrode 3 gebildet. Die Dickschichtelektrode 4 ist in ihrer äußeren Form größer als das Halbleiterelement 1 und der äußere Umfangsbereich der Dickschichtelektrode 4 ragt zur Außenseite in Bezug auf den äußeren Umfangsbereich des Halbleitelements 1 heraus. Das heißt, die Dickschichtelektrode 4 ist größer als das Halbleiterelement 1.
  • Das Harzelement 5 ist in Kontakt mit der lateralen Seitenfläche der Dickschichtelektrode 4 und umschließt den Umfang der Dickschichtelektrode 4. Das Harzelement 5 wird am äußeren Umfangsbereich der Rückseite der Dickschichtelektrode 4 gebildet, wobei ein Teil der Rückseite der Dickschichtelektrode 4 freigelegt ist. Die Vorderseite der Frontelektrode 2 und die Rückseite der Dickschichtelektrode 4 werden durch das Harzelement 5 für den elektrischen Anschluss freigelegt.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements in Ausführungsform 3 beschrieben.
  • In Ausführungsform 3 können die Schritte bis zum in Ausführungsform 1 dargestellten Halbleiterelement-Schneideschritt ebenfalls verwendet werden. 27 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt. 28 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt. 29 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt. 30 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 3 der vorliegenden Erfindung darstellt.
  • Ein Herstellungsverfahren durch Vergießen mit der Schutzschicht 6 wird im Folgenden beschrieben. Was ein Verfahren zur Herstellung des Halbleiterelements 1 betrifft, so kann die gleiche Methode wie bei der Ausführungsform 1 verwendet werden.
  • Nach dem Schneiden in einzelne Halbleiterelemente 1, wie in 27 dargestellt, wird jedes Halbleiterelement 1 so auf der Schutzschicht 6 platziert, dass sich die Vorderseite der Frontelektrode 2 auf der Vorderseite der Schutzschicht 6 (Halbleiterelement Platzierungsschritt) befindet. 27 zeigt Halbleiterelemente 1 in einer 3x3 Anordnung im Querschnitt. Die Anzahl der Halbleiterelemente 1 ist jedoch nicht darauf beschränkt, sondern kann eins oder mehr als 3x3 sein.
  • Nachdem die Vorderseite der Frontelektrode 2 des Halbleiterelements 1 auf die Schutzschicht 6 gelegt wurde, wird das Harzelement 5 durch Vergießen aufgebracht, so dass das Harzelement 5 bis zur lateralen Seitenfläche der Dickschichtelektrode 4 des Halbleiterelements 1 reicht (Harzanwendungsschritt). Zu diesem Zeitpunkt kann das Harzelement 5 gebildet werden, während die Schutzschicht 6, mit dem Halbleiterelementen 1 darauf, in einem Gehäuse platziert wird, wie es in Ausführungsform 1 verwendet wird. Um das Harzelement 5 in der in 27 dargestellten Form bereitzustellen, können die Viskosität, die Füllstoffmenge und der lineare Ausdehnungskoeffizient des Harzelements 5 sowie die Platzierung des Halbleiterelements 1 mit der Dickschichtelektrode 4 angepasst werden. Somit kann das Harzelement 5 den Umfang der Dickschichtelektrode 4 abdecken, ohne den Umfang des Halbleiterelements 1 zu erreichen.
  • Danach muss aus dem Zustand, in dem die Dickschichtelektrode 4 mit dem Harzelement 5 bedeckt ist, das Harzelement 5 auf der Rückseite der Dickschichtelektrode 4 bis zu einem gewissen Grad entfernt werden, um die Elektrodenoberfläche (Rückseite) der Dickschichtelektrode 4 freizulegen. Das Harzelement 5 kann in einer vorbestimmten Dicke z.B. durch Laser entfernt werden oder das Harzelement 5 kann durch Schleifen oder Abtragen entfernt werden, bis die Rückseite der Dickschichtelektrode 4 freigelegt ist.
  • Ein Zustand, nachdem das Harzelement 5 durch Schleifen oder Abrieb entfernt wurde, ist beispielsweise in 28 dargestellt. In diesem Zustand kann das Produkt transportiert werden. Weiterhin kann das Harzelement 5 z.B. durch Dicing geschnitten werden, und die Halbleiterbauelemente 800 können einzeln aus der Schutzschicht 6 herausgenommen werden. Zum Zeitpunkt der Handhabung des fragilen Halbleiterelements 1 (einschließlich des Zeitpunktes der Entnahme) kann das Halbleiterelement 1 über das Harzelement 5 und ohne direkte Berührung gehandhabt werden.
  • Anschließend werden, wie in 28 dargestellt, unnötige Teile des Harzelements 5 auf der Rückseite der Dickschichtelektrode 4 mit einer Oberform 73 entfernt. Bei der Oberform 73 wird auf das auf der Schutzschicht 6 platzierte Halbleiterelement 1 ein Druck so ausgeübt, dass das Harzelement 5 entsprechend der Form der Oberform 73 geformt wird (Harzelement Formschritt). Dadurch entfällt fast das gesamte Harzelement 5 von der Rückseite der Dickschichtelektrode 4. Weiterhin wird das auf der Rückseite der Dickschichtelektrode 4 geringfügig verbliebene Harzelement 5 z.B. durch einen Laser entfernt. Dadurch kann die Elektrodenoberfläche der Dickschichtelektrode 4 freigelegt werden. Alternativ kann das Harzelement 5 direkt durch Formpressen in eine solche Form gebracht werden, bei der das Harzelement 5 in eine Matrize unter Druck eingespritzt wird.
  • Anschließend wird das Harzelement 5 entsprechend der vorgegebenen Form geschnitten (Harzelement-Schneidschritt) und das Halbleiterelement 1 von der Schutzschicht 6 gelöst (Halbleiterelement-Schneidschritt). Auf diese Weise wird das Halbleiterbauelement 800 mit einer Struktur, wie in 30 dargestellt, gebildet. Da also die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelements 1 angeordnet ist und das Harzelement 5 den Umfang der Dickschichtelektrode 4 abdeckt, kann das schwer zu handhabende dünne Halbleiterelement 1 berührungslos gehandhabt werden.
  • Die Ausführungsform 3 zeigt eine Technik, bei der die Schutzschicht 6 für Halbleiterelemente 1 verwendet wird, die z.B. darauf angeordnet werden sollen. Es versteht sich jedoch von selbst, dass in einem Vergießvorgang das Harzelement 5 direkt in ein Gehäuse mit darin befindlichem Halbleiterelementen 1 gegossen werden kann, ohne die Schutzschicht 6 zu verwenden.
  • In einem Halbleiterbauelement mit der oben beschriebenen Konfiguration wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelements 1 gebildet und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Weiterhin besteht die Dickschichtelektrode 4 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln und weist somit eine dem gesinterten Material eigentümliche Porosität auf. Dementsprechend kann die Dickschichtelektrode 4, obwohl sie dick ist, die durch einen Unterschied im linearen Ausdehnungskoeffizienten erzeugte thermische Spannung entspannen. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Ausführungsform 4
  • Die Ausführungsform 4 unterscheidet sich von der Ausführungsform 3 in der Platzierung des Harzelements 5. Insbesondere hat in Ausführungsform 4 das Harzelement 5 eine solche Höhe, dass das Harzelement 5 bündig mit der Vorderseite der Frontelektrode 2 abschließt. Im Übrigen ist Ausführungsform 4 identisch mit Ausführungsform 3, einschließlich der vorteilhaften Auswirkungen, so dass die detaillierte Beschreibung nicht wiederholt wird.
  • Bei dieser Konfiguration wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht. Weiterhin verhindert das Harzelement 5, das die Seitenfläche des Halbleiterelements 1 umgibt, dass das Halbleiterelement 1 von der Seitenfläche des Halbleiterelements 1 berührt wird. Dadurch können Abplatzungen und andere Schäden am Halbleiterelement 1 vermieden werden.
  • 31 ist eine schematische Draufsicht eines Halbleiterbauelements in Ausführungsform 4 der vorliegenden Erfindung. 32 ist ein schematischer Querschnitt durch ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung. Ein schematischer Querschnitt entlang der strichpunktierten Linie GG in 31 ist 32. In den Zeichnungen weist ein Halbleiterbauelement 900 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5 auf.
  • Die Dickschichtelektrode 4 ist in ihrer äußeren Form größer als das Halbleiterelement 1 und der äußere Umfangsbereich der Dickschichtelektrode 4 ragt zur Außenseite in Bezug auf den äußeren Umfangsbereich des Halbleitelements 1 heraus.
  • In 32 steht das Harzelement 5 in Kontakt mit der lateralen Seitenfläche der Dickschichtelektrode 4 und umschließt den Umfang der Dickschichtelektrode 4. Das Harzelement 5 ragt zur Vorderseite des Halbleiterelements 1 heraus und umschließt den Umfang des Halbleiterelements 1. Weiterhin hat das Harzelement 5, das zur Vorderseite des Halbleiterelements 1 vorsteht, eine solche Höhe, dass das Harzelement 5 mit der Vorderseite der Frontelektrode 2 bündig ist. Das Harzelement 5 wird auch auf der Rückseite der Dickschichtelektrode 4 gebildet. Hier ist das Harzelement 5 am äußeren Umfangsbereich der Rückseite der Dickschichtelektrode 4 gebildet, wobei ein Teil der Rückseite der Dickschichtelektrode 4 freigelegt ist. Die Vorderseite der Frontelektrode 2 und die Rückseite der Dickschichtelektrode 4 werden durch das Harzelement 5 für den elektrischen Anschluss freigelegt.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements in Ausführungsform 4 beschrieben.
  • Die Stufen bis zu dem in Ausführungsform 1 dargestellten Halbleiterelement-Schneideschritt können ebenfalls verwendet werden.
  • 33 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt. 34 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt. 35 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt. 36 ist ein schematischer Querschnitt, der einen Fertigungsschritt für ein Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt.
  • Was das Verfahren zur Herstellung des Halbleiterelements 1 betrifft, so kann die gleiche Weise wie bei der Ausführungsform 1 verwendet werden.
  • Nach dem Schneiden in einzelne Halbleiterelemente 1, wie in 33 dargestellt, wird jedes Halbleiterelement 1 so in einer Unterform 74 platziert, dass die Vorderseite der Frontelektrode 2 mit der Unterseite der Unterform 74 in Kontakt steht (Halbleiterelement Platzierungsschritt). 33 zeigt ein Halbleiterelement 1 im Querschnitt. Die Anzahl der Halbleiterelemente 1 ist jedoch nicht darauf beschränkt, sondern kann 3x3 oder mehr betragen.
  • Anschließend wird, wie in 34 dargestellt, nach dem Platzieren des Halbleiterelements 1 in der Unterform 74 das Harzelement 5 durch Vergießen aufgebracht, so dass das Harzelement 5 die Dickschichtelektrode 4 des Halbleiterelements 1 abdeckt (Harzanwendungsschritt). Hier können die Viskosität, die Füllstoffmenge und der lineare Ausdehnungskoeffizient des Harzelements 5, das in die Unterform 74 gegossen werden soll, und die Platzierung des Halbleiterelements 1 mit der Dickschichtelektrode 4 so eingestellt werden, dass das Harzelement 5 den Umfang des Halbleiterelements 1, auf dem die Dickschichtelektrode 4 gebildet wird, umgeben kann, ohne den Umfang des Halbleiterelements 1 zu erreichen.
  • Anschließend werden, wie in 35 dargestellt, unnötige Teile des Harzelements 5 auf der Rückseite der Dickschichtelektrode 4 mit einer Oberform 75 entfernt. Mit der Oberform 75 wird auf das in der Unterform 74 platzierte Halbleiterelement 1 ein Druck ausgeübt, so dass das Harzelement 5 entsprechend der Form von Unterform 74 geformt wird (Harzelementbildungsschritt). Dadurch entfällt fast das gesamte Harzelement 5 von der Rückseite der Dickschichtelektrode 4. Weiterhin wird das auf der Rückseite der Dickschichtelektrode 4 geringfügig verbliebene Harzelement 5 z.B. durch einen Laser entfernt. Dadurch kann die Rückseite der Dickschichtelektrode 4 freigelegt werden. Wenn restliches Harzelement 5 nach der Entnahme des Halbleiterelements 1 aus der Unterform 74 nach der Entfernung unnötiger Teile des Harzelements 5 von der Rückseite der Dickschichtelektrode 4 durch die Oberform 75 noch an der Frontelektrode 2 haftet, kann der Rest z.B. durch Laser entfernt werden, so dass die Vorderseite der Frontelektrode 2 und die Rückseite der Dickschichtelektrode 4 freigelegt werden können.
  • Durch diese Schritte wird das Halbleiterbauelement 900 mit einer Struktur, wie in 36 dargestellt, gebildet (Halbleiterelement Entnahmeschritt). Da das Harzelement 5 den Umfang der Dickschichtelektrode 4 abdeckt, kann somit das schwer zu handhabende dünne Halbleiterelement 1 berührungslos gehandhabt werden.
  • 37 ist ein schematischer Querschnitt, der ein weiteres Halbleiterbauelement in Ausführungsform 4 der vorliegenden Erfindung darstellt. In der Zeichnung weist ein Halbleiterbauelement 1000 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 4 (metallisches Element) und das Harzelement 5 auf.
  • Die Dickschichtelektrode 4 ist in ihrer äußeren Form größer als das Halbleiterelement 1 und ragt zur Außenseite in Bezug auf den äußeren Umfangsbereich des Halbleitelements 1 heraus.
  • Das Harzelement 5 steht in Kontakt mit der lateralen Seitenfläche der Dickschichtelektrode 4 und umschließt den Umfang der Dickschichtelektrode 4. Das Harzelement 5 ragt zur Vorderseite des Halbleiterelements 1 heraus, wobei die gesamte Rückseite der Dickschichtelektrode 4 freigelegt ist. Weiterhin hat das Harzelement 5 eine solche Höhe, dass das Harzelement 5 mit der Vorderseite der Frontelektrode 2 bündig ist. Das Harzelement 5 wird nicht auf der Rückseite der Dickschichtelektrode 4 gebildet, wodurch sich das Halbleiterbauelement 1000 vom Halbleiterbauelement 900 unterscheidet.
  • Bei den Halbleiterbauelementen mit den oben beschriebenen Konfigurationen wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelements 1 gebildet und die Peripherien des Halbleiterelements 1 und die Dickschichtelektrode 4 werden mit dem Harzelement 5 abgedeckt. Dementsprechend kann die Belastung des Halbleiterelements 1 bei der Handhabung des Halbleiterelements 1 reduziert werden. Dadurch können das Abplatzen des Halbleiterelements 1 verhindert und ein dünnes Halbleiterelement 1 leicht transportiert werden.
  • Da die Dickschichtelektrode 4 an der Rückseitenelektrode 3 des Halbleiterelements 1 gebildet wird, wird die Elektrode am Halbleiterelement 1 in der Dicke erhöht. Dementsprechend werden die Wärmeabstrahlung des Halbleiterelements 1 gefördert und die Kurzschlussfestigkeit des Halbleiterbauelements verbessert.
  • Weiterhin besteht die Dickschichtelektrode 4 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln und weist somit eine dem gesinterten Material eigentümliche Porosität auf. Dementsprechend kann die Dickschichtelektrode 4, obwohl sie dick ist, die durch einen Unterschied im linearen Ausdehnungskoeffizienten erzeugte thermische Spannung entspannen. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Ausführungsform 5
  • Die Ausführungsform 5 unterscheidet sich von der Ausführungsform 1 in der Platzierung des Harzelements 5. Insbesondere in Ausführungsform 5 hat das Harzelement 5 eine solche Höhe, dass das Harzelement 5 bündig mit der Vorderseite der Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 ist. Außerdem unterscheidet sich die Ausführungsform 5 von der Ausführungsform 1 in der Größe der Dickschichtelektrode 4, die auf der Rückseite der Rückseitenelektrode 3 gebildet wird. Im Übrigen ist die Ausführungsform 5 identisch mit der Ausführungsform 1, einschließlich der vorteilhaften Auswirkungen, so dass die detaillierte Beschreibung nicht wiederholt wird.
  • Bei dieser Konfiguration wird die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 gebildet und der Umfang der Dickschichtelektrode 4 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • 38 ist ein schematischer Querschnitt eines Halbleiterbauelements in Ausführungsform 5 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 1100 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, Dickschichtelektroden 4, 8 (metallische Elemente) und das Harzelement 5 auf.
  • Die Dickschichtelektrode 4 wird auf der Rückseite der Rückseitenelektrode 3 gebildet. Die Dickschichtelektrode 4 ist in ihrer äußeren Form größer als das Halbleiterelement 1 und ragt zur Außenseite in Bezug auf den äußeren Umfangsbereich (Seitenfläche) des Halbleiterelements 1 heraus.
  • Die Dickschichtelektrode 8 ist auf der Vorderseite der Frontelektrode 2 ausgebildet. Die Dickschichtelektrode 8 hat die gleiche Größe wie die Frontelektrode 2. Die Dickschichtelektrode 8 kann aus einem gesinterten Material aus z.B. Kupfer- oder Silber-Nanopartikeln hergestellt werden. Die Dickschichtelektrode 4 kann aus dem gleichen Material wie die Dickschichtelektrode 8 hergestellt werden.
  • Das Harzelement 5 steht in Kontakt mit den Seitenwänden der Dickschichtelektroden 4 und 8 und umschließt die Peripherie der Dickschichtelektroden 4 und 8. Das Harzelement 5 hat eine solche Höhe, dass das Harzelement 5 bündig mit der Vorderseite der Dickschichtelektrode 8 ist. Das Harzelement 5 wird nicht auf der Rückseite der Dickschichtelektrode 4 gebildet. Weiterhin wird die Vorderseite der auf der Vorderseite der Frontelektrode 2 gebildeten Dickschichtelektrode 8 durch das Harzelement 5 freigelegt. Auch die Rückseite der auf der Rückseite der Rückseitenelektrode 3 gebildeten Dickschichtelektrode 4 wird durch das Harzelement 5 freigelegt. Das Harzelement 5 ist in Kontakt mit: der lateralen Seitenfläche der Frontelektrode 2, der lateralen Seitenfläche der Dickschichtelektrode 8, die auf der Vorderseite der Frontelektrode 2 gebildet ist, und der lateralen Seitenfläche der Rückseitenelektrode 3, die an den äußeren Umfang der Halbleiterelement 1 angrenzt. Das Harzelement 5 ragt von der lateralen Seitenfläche der Rückseitenelektrode 3 nach außen. Das Harzelement 5 bedeckt die Vorderseite der auf der Rückseite der Rückseitenelektrode 3 gebildeten Dickschichtelektrode 4 und deckt auch den äußeren Umfangsbereich des Halbleiterelements 1 ab.
  • Dieses Halbleiterbauelement 1100 kann durch Kombination der Fertigungsschritte in den oben beschriebenen Ausführungsformen 1 bis 4 hergestellt werden.
  • So werden beispielsweise Frontelektrode 2 und Rückseitenelektrode 3 auf einem Halbleiterwafer gebildet. Anschließend wird die Dickschichtelektrode 8 mit der Vorderseite der Frontelektrode 2 verbunden. Der Halbleiterwafer wird in einzelne Halbleiterelemente 1 geschnitten, und dann wird die Dickschichtelektrode 4 mit der Rückseite der Rückseitenelektrode 3 verbunden. Dann wird die Vorderseite der Frontelektrode 2 mit der Schutzschicht 6 geschützt und das Harzelement 5 in einer Matrize durch Verguss oder Formpressen geformt. Dann wird das Harzelement 5 auf der Vorderseite der Dickschichtelektrode 8 durch Schleifen oder Abrieb entfernt. Anschließend wird es in einzelne Halbleiterbauelemente 1100 unterteilt und die Schutzschicht wird von der Vorderseite der Frontelektrode 2 geschält. Auf diese Weise entsteht das Halbleiterbauelement 1100.
  • In einem Halbleiterbauelement mit der oben beschriebenen Konfiguration sind die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 des Halbleiterelements 1 und die Dickschichtelektrode 4 auf der Rückseite der Rückseitenelektrode 3 des Halbleiterelements 1 ausgebildet. Auch die Peripherien der Dickschichtelektroden 4 und 8 sind mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Da die Dickschichtelektrode 4 und die Dickschichtelektrode 8 jeweils an der Rückseitenelektrode 3 und der Frontelektrode 2 des Halbleiterelements 1 gebildet werden, werden die Elektroden am Halbleiterelement 1 in der Dicke erhöht. Dementsprechend wird die Wärmeabstrahlung des Halbleiterelements 1 gefördert und die Kurzschlussfestigkeit des Halbleiterbauelements verbessert.
  • Weiterhin besteht die Dickschichtelektrode 8 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln und weist somit eine dem gesinterten Material eigentümliche Porosität auf. Dementsprechend kann die Dickschichtelektrode 8, obwohl sie dick ist, die durch einen Unterschied im linearen Ausdehnungskoeffizienten erzeugte thermische Spannung verringern. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Ausführungsform 6
  • Die Ausführungsform 6 unterscheidet sich von der Ausführungsform 1 dadurch, dass nur die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 gebildet wird und dass das Harzelement 5 höher ist als die Höhe der Vorderseite der Dickschichtelektrode 8. Im Übrigen ist Ausführungsform 6 identisch mit Ausführungsform 1, einschließlich der vorteilhaften Auswirkungen, so dass die detaillierte Beschreibung nicht wiederholt wird.
  • Mit dieser Konfiguration kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht, da der Umfang der Dickschichtelektrode 8 mit dem Harzelement 5 bedeckt ist.
  • 39 ist ein schematischer Querschnitt eines Halbleiterbauelements in Ausführungsform 6 der vorliegenden Erfindung. In der Zeichnung weist ein Halbleiterbauelement 1200 das Halbleiterelement 1, die Frontelektrode 2, die Rückseitenelektrode 3, die Dickschichtelektrode 8 (metallisches Element) und das Harzelement 5 auf.
  • Die Dickschichtelektrode 8 ist auf der Vorderseite der Frontelektrode 2 ausgebildet. Die Dickschichtelektrode 8 hat die gleiche Größe wie Frontelektrode 2. Die Dickschichtelektrode 8 kann aus einem gesinterten Material aus z.B. Kupfer- oder Silber-Nanopartikeln hergestellt werden.
  • Das Harzelement 5 steht in Kontakt mit der lateralen Seitenfläche der Dickschichtelektrode 8 und umschließt den Umfang der Dickschichtelektrode 8. Das Harzelement 5 steht in Kontakt mit den Seitenflächen der Frontelektrode 2 und der Rückseitenelektrode 3 angrenzend an den Außenumfang des Halbleiterelements 1, wobei die Vorderseite der Dickschichtelektrode 8 freigelegt ist. Weiterhin deckt das Harzelement 5 den äußeren Umfangsbereich des Halbleiterelements 1 ab, der von der lateralen Seitenfläche der Rückseitenelektrode 3 zur äußeren Seitenfläche ragt. Das Harzelement 5 ist höher als die Höhe der Vorderseite der Dickschichtelektrode 8. Das Harzelement 5, höher als die Höhe der Vorderseite der Dickschichtelektrode 8, kann die Vorderseite der Dickschichtelektrode 8 vor Beschädigungen z.B. beim Transport des Halbleiterelements 1 schützen.
  • Dieses Halbleiterbauelement 1200 kann durch Kombination der Fertigungsschritte in den oben beschriebenen Ausführungsformen 1 bis 4 hergestellt werden.
  • So werden beispielsweise die Frontelektrode 2 und die Rückseitenelektrode 3 auf einem vorbestimmten Bereich des Halbleiterwafers 10 gebildet. Anschließend wird der Halbleiterwafer 10 in einzelne Halbleiterelemente 1 geschnitten. Nach dem Schneiden in einzelne Halbleiterelemente 1 wird das Harzelement 5 durch Vergießen aufgebracht und das Harzelement 5 auf der Vorderseite der Frontelektrode 2 wird mit einer Matrize dünner gemacht. Außerdem wird das Halbleiterelement 1 mit Harz versiegelt, z.B. durch Formpressen. Danach wird das Harzelement 5 auf der Vorderseite der Frontelektrode 2 z.B. mit einem Laser entfernt. Anschließend wird Paste oder Tinte, die Kupfer- oder Silber-Nanopartikel enthält, auf die Vorderseite der Frontelektrode 2 in einem die Harzelemente 5 umgebenden Freiraum aufgebracht. Anschließend wird die aufgetragene Paste oder Tinte in die Dickschichtelektrode 8 gesintert. Durch diese Schritte wird das Halbleiterbauelement 1200 gebildet.
  • In einem Halbleiterbauelement mit der oben beschriebenen Konfiguration wird die Dickschichtelektrode 8 auf der Vorderseite der Frontelektrode 2 des Halbleiterelements 1 gebildet und der Umfang der Dickschichtelektrode 8 wird mit dem Harzelement 5 abgedeckt. Dadurch kann die Belastung des Halbleiterelements 1 während der Handhabung des Halbleiterelements 1 reduziert werden, was einen einfachen Transport des dünnen Halbleiterelements 1 ermöglicht.
  • Weiterhin besteht die Dickschichtelektrode 8 aus einem gesinterten Material aus Kupfer- oder Silber-Nanopartikeln und weist somit eine dem gesinterten Material eigentümliche Porosität auf. Dementsprechend kann die Dickschichtelektrode 8, obwohl sie dick ist, die durch einen Unterschied im linearen Ausdehnungskoeffizienten erzeugte thermische Spannung entspannen. Dadurch kann die Belastung des Halbleiterelements 1 reduziert werden.
  • Da die Dickschichtelektrode 8 an der Frontelektrode 2 des Halbleiterelements 1 gebildet wird, wird die Elektrode am Halbleiterelement 1 in der Dicke erhöht. Dementsprechend wird die Wärmestrahlung des Halbleiterelements 1 gefördert und das Halbleiterbauelement hinsichtlich seiner Kurzschlussfestigkeit verbessert.
  • Es ist zu verstehen, dass die oben beschriebenen Ausführungsformen in jeder Hinsicht nur als Beispiel dienen und nicht als Einschränkung.
  • Die vorliegende Erfindung kann durch Kombination einer Vielzahl von Komponenten, die in den oben genannten Ausführungsformen offenbart sind, gebildet werden.
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    Frontelektrode
    3
    Rückseitenelektrode
    4, 8
    Dickschichtelektrode
    5
    Harzelement
    6
    Schutzschicht
    10
    Halbleiterwafer
    11
    Düse
    12
    Gehäuse
    40
    Isolier-Schaltungssubstrat
    41
    Isoliersubstrat
    42, 43
    Leiterschicht
    60
    Elektrodenanschluss
    70
    Dichtungselement
    71, 73, 75
    Oberform
    72, 74
    Unterform
    80
    Verbindungsmaterial
    90
    Kühler
    91
    Kühlstift
    100, 200, 300, 400, 500, 600, 700, 800, 900, 1000, 1100, 1200
    Halbleiterbauelement
    2000
    Halbleitermodul
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5126278 A [0003]

Claims (12)

  1. Halbleiterbauelement, das Folgendes aufweist: - ein dünnes Halbleiterelement, das eine Frontelektrode auf einer Vorderseite des Halbleiterelements und eine Rückseitenelektrode auf einer Rückseite des Halbleiterelements aufweist; - ein metallisches Element, das auf mindestens einer Seite, der Vorderseite der Frontelektrode und/oder einer Rückseite der Rückseitenelektrode, gebildet ist, wobei das metallische Element eine Dicke aufweist, die gleich oder größer ist als die Dicke des Halbleiterelements; und - ein Harzelement, das mit einer lateralen Seitenfläche des metallischen Elements in Kontakt steht und den Umfang des metallischen Elements umgibt, wobei ein Bereich der Vorderseite des Halbleiterelements freigelegt ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Harzelement einen Umfang des Halbleiterelements umgibt.
  3. Halbleiterbauelement nach Anspruch 2, wobei das Harzelement mit einer lateralen Seitenfläche des Halbleiterelements in Kontakt steht und einen äußeren Umfangsbereich von mindestens einer Seite, der Vorderseite des Halbleiterelements und/oder der Rückseite des Halbleiterelements, bedeckt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die Vorderseite des metallischen Elements mit der Rückseite der Rückseitenelektrode in Kontakt steht und das metallische Element größer ist als die Rückseitenelektrode.
  5. Halbleiterbauelement nach Anspruch 4, wobei das Harzelement den äußeren Umfangsbereich von mindestens einer Seite, der Vorderseite des metallischen Elements und/oder der Rückseite des metallischen Elements, abdeckt.
  6. Halbleiterbauelement nach Anspruch 3, wobei das metallische Element kleiner ist als die Rückseitenelektrode, die Vorderseite des metallischen Elements mit der Rückseite der Rückseitenelektrode in Kontakt steht, und das Harzelement mit der Rückseite der Rückseitenelektrode in Kontakt steht.
  7. Halbleiterbauelement nach Anspruch 3, wobei die Rückseite des metallischen Elements in Kontakt mit der Vorderseite der Frontelektrode steht, und das Harzelement höher oder niedriger ist als die Höhe der Vorderseite des metallischen Elements.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei das Halbleiterelement eine Dicke von nicht weniger als 30 µm und nicht mehr als 150 µm aufweist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei die Dickschichtelektrode eine solche Dicke aufweist, dass die Biegesteifigkeit der Dickschichtelektrode gleich oder größer ist als die Biegesteifigkeit des Halbleiterelements, auf dem die Dickschichtelektrode ausgebildet ist.
  10. Verfahren zur Herstellung eines Halbleiterbauelements, das folgende Schritte aufweist: - einen Elektrodenbildungsschritt zum Bilden einer Frontelektrode auf einer Vorderseite eines dünnen Halbleiterwafers und zum Bilden einer Rückseitenelektrode auf einer Rückseite des Halbleiterwafers; - einen Schritt zur Bildung eines metallischen Elements, um ein metallisches Element auf mindestens einer Seite, der vorderen Seitenfläche der Frontelektrode und der hinteren Seitenfläche der Rückseitenelektrode zu bilden; - einen Halbleiterelement-Schneideschritt zum Schneiden des Halbleiterwafers in einzelne Halbleiterelemente; und - einen Harzelement-Anwendungsschritt zum Aufbringen eines Harzelements so, dass das Harzelement in Kontakt mit einer lateralen Seitenfläche des metallischen Elements steht und den Umfang des metallischen Elements umgibt, wobei ein Bereich der Vorderseite des Halbleiterelements freigelegt ist.
  11. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 10, das ferner folgende Schritte aufweist: - einen Halbleiterelementplatzierungsschritt zum Platzieren der Vorderseite der Frontelektrode auf einer Schutzschicht; und - einen Halbleiterelement-Abtrennschritt, um das Halbleiterelement von der Schutzschicht zu lösen.
  12. Halbleitermodul, das Folgendes aufweist: - das Halbleiterbauelement nach einem der Ansprüche 1 bis 9; - ein Isoliersubstrat mit dem Halbleiterbauelement darauf; - ein Dichtungselement, das das Halbleiterbauelement und das Isoliersubstrat abdichtet; und - einen Kühler, der mit dem Isoliersubstrat verbunden ist.
DE112018001239.5T 2017-03-08 2018-01-15 Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul Pending DE112018001239T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-043893 2017-03-08
JP2017043893 2017-03-08
PCT/JP2018/000848 WO2018163599A1 (ja) 2017-03-08 2018-01-15 半導体装置、その製造方法および半導体モジュール

Publications (1)

Publication Number Publication Date
DE112018001239T5 true DE112018001239T5 (de) 2019-12-12

Family

ID=63448898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001239.5T Pending DE112018001239T5 (de) 2017-03-08 2018-01-15 Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul

Country Status (5)

Country Link
US (1) US11264318B2 (de)
JP (2) JP6477975B2 (de)
CN (1) CN110383439B (de)
DE (1) DE112018001239T5 (de)
WO (1) WO2018163599A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228485B2 (ja) * 2019-06-28 2023-02-24 日立Astemo株式会社 半導体装置およびその製造方法
JP1696315S (ja) * 2021-03-23 2021-10-04 電力用半導体素子
USD1021831S1 (en) * 2021-03-23 2024-04-09 Rohm Co., Ltd. Power semiconductor module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126278A (de) 1974-08-27 1976-03-04 Ooto Beeku Pty Ltd

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126577U (de) * 1978-02-24 1979-09-04
JPS54126577A (en) 1978-03-24 1979-10-01 Nec Corp Breakdown voltage measuring apparatus of electronic parts
JPS54177272U (de) * 1978-05-31 1979-12-14
JPS56124265A (en) * 1980-03-05 1981-09-29 Hitachi Ltd Semiconductor device
DE3024939C3 (de) 1979-07-02 1994-08-11 Hitachi Ltd Halbleiteranordnung
JPH09298211A (ja) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp 圧接型半導体装置およびその製造方法
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
CN1322376A (zh) * 1998-08-07 2001-11-14 株式会社日立制作所 扁平型半导体装置、其制造方法及使用该装置的变换器
US6809348B1 (en) 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
JP3695314B2 (ja) * 2000-04-06 2005-09-14 株式会社デンソー 絶縁ゲート型パワーｉｃ
JP2001350266A (ja) * 2000-06-09 2001-12-21 Sumitomo Chem Co Ltd レジスト組成物の製造方法
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
DE112009000447B4 (de) 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5126278B2 (ja) 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US8749029B2 (en) * 2012-02-15 2014-06-10 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP2013183104A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 半導体装置
JP5558595B2 (ja) 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
JP6300633B2 (ja) * 2014-05-20 2018-03-28 三菱電機株式会社 パワーモジュール
JP6699111B2 (ja) 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126278A (de) 1974-08-27 1976-03-04 Ooto Beeku Pty Ltd

Also Published As

Publication number Publication date
JPWO2018163599A1 (ja) 2019-03-14
JP2019091915A (ja) 2019-06-13
JP6477975B2 (ja) 2019-03-06
WO2018163599A1 (ja) 2018-09-13
CN110383439B (zh) 2023-04-28
CN110383439A (zh) 2019-10-25
JP6656439B2 (ja) 2020-03-04
US11264318B2 (en) 2022-03-01
US20210296226A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP3519127B1 (de) Optische oder optoelektronische baugruppe und herstellungsverfahren einer solchen
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102009011213A1 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE112020002625T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102015209977A1 (de) Halbleitervorrichtung
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102013219356A1 (de) Halbleiterbaueinheit und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication