WO2018163599A1 - 半導体装置、その製造方法および半導体モジュール - Google Patents

半導体装置、その製造方法および半導体モジュール Download PDF

Info

Publication number
WO2018163599A1
WO2018163599A1 PCT/JP2018/000848 JP2018000848W WO2018163599A1 WO 2018163599 A1 WO2018163599 A1 WO 2018163599A1 JP 2018000848 W JP2018000848 W JP 2018000848W WO 2018163599 A1 WO2018163599 A1 WO 2018163599A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor element
thick film
semiconductor device
resin member
Prior art date
Application number
PCT/JP2018/000848
Other languages
English (en)
French (fr)
Inventor
吉典 横山
藤田　淳
篠原　利彰
小林　浩
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2018527826A priority Critical patent/JP6477975B2/ja
Priority to CN201880015536.7A priority patent/CN110383439B/zh
Priority to DE112018001239.5T priority patent/DE112018001239T5/de
Priority to US16/479,747 priority patent/US11264318B2/en
Publication of WO2018163599A1 publication Critical patent/WO2018163599A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Definitions

  • the present invention relates to a structure of a semiconductor device, a manufacturing method thereof, and a semiconductor module using the semiconductor device.
  • a conventional semiconductor device in which electrodes are formed on both sides of a semiconductor element, and the electrodes on both sides of the semiconductor element are exposed so that the semiconductor element and the periphery of the electrode are sealed with a resin.
  • Patent Document 1 A conventional semiconductor device is disclosed in which electrodes are formed on both sides of a semiconductor element, and the electrodes on both sides of the semiconductor element are exposed so that the semiconductor element and the periphery of the electrode are sealed with a resin.
  • double-sided cooling is realized by providing heat dissipation plates having heat dissipation and conductivity that are in direct contact with each other on the electrode surfaces formed on both sides of the semiconductor element.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device that suppresses the occurrence of chipping during the transport of a thin semiconductor element.
  • the semiconductor device is a thin semiconductor element having a surface electrode on the front surface side and a back electrode on the back surface side, and a thickness greater than or equal to the thickness of the semiconductor element. Or a metal member formed on at least one of the back surfaces of the back electrode, and a resin member that exposes a part of the front surface of the semiconductor element and surrounds the metal member in contact with the side surface of the metal member.
  • Semiconductor device is a thin semiconductor element having a surface electrode on the front surface side and a back electrode on the back surface side, and a thickness greater than or equal to the thickness of the semiconductor element.
  • a metal member formed on at least one of the back surfaces of the back electrode, and a resin member that exposes a part of the front surface of the semiconductor element and surrounds the metal member in contact with the side surface of the metal member.
  • the thin semiconductor element can be handled without applying a load directly, and the thin semiconductor element can be prevented from being chipped.
  • 1 is a schematic plan view showing a semiconductor device according to a first embodiment of the present invention.
  • 1 is a schematic cross-sectional structure diagram showing a semiconductor device according to a first embodiment of the present invention. It is a cross-sectional structure schematic diagram which shows the other semiconductor device in Embodiment 1 of this invention. It is a planar structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. It is a planar structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention.
  • FIG. 1 is a schematic plan view showing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a schematic sectional view of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view of another semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a schematic diagram of a cross-sectional structure taken along one-dot chain line AA in FIG.
  • a semiconductor device 100 includes a semiconductor element 1, a surface electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the semiconductor device 200 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the size of the thick film electrode 4 and the size of the back electrode 3 are the same. That is, the outer shape of the thick film electrode 4 is the same as the outer shape of the back electrode 3.
  • the semiconductor device 200 is a case where the size of the thick film electrode 4 in the semiconductor device 100 is different and the thick film electrode 4 is smaller than the size of the back electrode 3. That is, the outer shape of the thick film electrode 4 is smaller than the outer shape of the back electrode 3.
  • the semiconductor element 1 has a front electrode 2 on the front side and a back electrode 3 on the back side opposite to the front side.
  • a thick film electrode (back surface thick film electrode) 4 is formed on the back surface of the back electrode 3, which is the opposite side (opposite surface) of the back surface electrode 3 joined to the back surface of the semiconductor element 1. Therefore, the front surface of the thick film electrode 4 is formed so as to face and contact the back surface of the back electrode 3.
  • the semiconductor element 1 is a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) and has a structure in which electrodes (front electrode 2 and back electrode 3) are provided on both surfaces (front surface and back surface) of the semiconductor element 1.
  • the surface electrode 2 is divided into four pieces, but is not limited to four pieces, and may be divided into two or more pieces. Further, the surface electrode 2 is not formed on the front surface of the semiconductor element 1, and a region where a part of the front surface of the semiconductor element 1 is exposed is formed. Moreover, although the back surface electrode 3 is comprised by one in FIG. 2, FIG. 3, it is not limited to one, You may divide
  • the material for the front electrode 2 or the back electrode 3 aluminum, copper, or the like can be used. Moreover, the front surface electrode 2 and the back surface electrode 3 can be manufactured using the electrode material and material structure used when manufacturing the normal semiconductor element 1.
  • the material of the surface (back surface) to be bonded to the front surface of the thick film electrode 4 it is necessary to appropriately select the material of the surface (back surface) to be bonded to the front surface of the thick film electrode 4 according to the bonding material to be used.
  • the material of the bonding portion on the back surface of the back electrode 3 is preferably copper or nickel.
  • the material of the bonding portion on the back surface of the back electrode 3 is preferably silver, copper or gold.
  • film formation can be performed by a technique such as sputtering, vapor deposition, or plating.
  • a technique such as sputtering, vapor deposition, or plating.
  • the material of the back electrode 3 is aluminum and the joining material is soldered to the front surface of the thick film electrode 4, for example, nickel is plated on the joining portion on the back surface of the back electrode 3.
  • the thick film electrode 4 may be formed as a thick film electrode by plating using copper or nickel as a material.
  • the thick film electrode 4 may be formed by sintering using copper nanoparticles or silver nanoparticles. Further, the thick film electrode 4 uses a foil or a thin plate, direct bonding, bonding using solder, liquid phase diffusion bonding such as copper-tin, low temperature sintered material using silver nanoparticles or copper nanoparticles, etc. You may form using joining by.
  • the thick film electrode 4 may be a metal plate (metal block) having a thickness applicable as the thick film electrode 4. Further, the thick film electrode 4 may have a curvature (R shape) at the corner of the thick film electrode 4 in order to avoid stress concentration at the corner of the thick film electrode 4.
  • the material for the thick film electrode 4 is preferably a good electrical conductor and has a high thermal conductivity in order to cool the heat generated by the power semiconductor element.
  • a material of the thick film electrode 4 copper, silver, aluminum, or the like can be applied.
  • the material of the joint portion of the front surface of the thick film electrode 4 is formed by a method such as sputtering, vapor deposition, or plating using a bonding material that is bonded to the back surface of the back electrode 3.
  • the thickness of the thick film electrode 4 is equal to or greater than that of the thin semiconductor element 1.
  • the thin semiconductor element 1 is a thinned semiconductor element 1 by a thinning process.
  • the thickness of the thin semiconductor element 1 can be selected as appropriate depending on the electrical characteristics and the like.
  • the thickness of the thin semiconductor element 1 may be about 200 ⁇ m or less, and preferably 30 ⁇ m or more and 150 ⁇ m or less.
  • the thickness of the thick film electrode 4 joined to the back surface of the back electrode 3 when the bending rigidity is smaller than that of the semiconductor element 1, since the effect of compensating the thickness of the semiconductor element 1 is small, chipping of the semiconductor element 1 is prevented. Small effect.
  • the thickness of the thick film electrode 4 needs to be such that the bending rigidity of the thick film electrode 4 is equal to or greater than the bending rigidity of the semiconductor element 1 on which the thick film electrode 4 is formed.
  • the bending rigidity is obtained by Young's modulus ⁇ secondary moment of section / length.
  • the cross-sectional second moment having a rectangular cross-section like the semiconductor element 1 is proportional to the width of the semiconductor element and proportional to the cube of the thickness.
  • the thickness of the thick film electrode 4 when the semiconductor element 1 is Si having a Young's modulus of 160 GPa and the thickness is 50 ⁇ m, if the thick film electrode 4 is an aluminum electrode having a Young's modulus of 70 GPa, the thickness of the thick film electrode needs to be 66 ⁇ m or more.
  • the semiconductor element 1 is SiC having a Young's modulus of 430 GPa and the thickness is 100 ⁇ m, if the thick film electrode 4 is a copper electrode having a Young's modulus of 110 GPa, the thickness of the thick film electrode needs to be 158 ⁇ m or more. Therefore, if the thickness of the semiconductor element 1 is within the above range, the thickness of the thick film electrode 4 may be about 30 ⁇ m or more and about 500 ⁇ m. Further, the thickness of the thick film electrode 4 can be appropriately selected according to the thickness of the semiconductor element 1.
  • the size (area) of the thick film electrode 4 is almost the same as that of the back electrode 3. Further, although the size of the back electrode 3 is smaller than that of the semiconductor element 1, it may be formed on almost the entire back surface of the semiconductor element 1. Furthermore, the size of the thick film electrode 4 does not need to cover the entire back surface of the back electrode 3 as in the semiconductor device 200 shown in FIG. 3 and may be larger than the area of the heat generating portion of the semiconductor element 1. In this case, a part of the back surface of the back electrode 3 on which the thick film electrode 4 is not formed (exposed) is covered with the resin member 5. However, since the semiconductor device 100 in FIG.
  • a curvature may be formed at the corner of the thick film electrode 4 in order to avoid stress concentration at the corner of the thick film electrode 4.
  • the resin member 5 is formed in contact with the side surface of the thick film electrode 4 and surrounding the thick film electrode 4. As shown in FIG. 1, the resin member 5 surrounds the entire circumference of the semiconductor element 1. As shown in FIG. 2, the resin member 5 is formed to contact the side surface of the back electrode 3 and the side surface of the semiconductor element 1 and surround the periphery of the back electrode 3 and the semiconductor element 1. Furthermore, the resin member 5 is also formed in a region (outer peripheral portion) where the back electrode 3 on the back surface of the semiconductor element 1 is not formed. Further, the resin member 5 has a thickness bonded to the entire front surface of the front surface electrode 2 and the back surface of the back surface electrode 3, which is opposite to the back surface of the front surface electrode 2 bonded to the front surface of the semiconductor element 1.
  • the membrane electrode 4 is disposed so as to expose the entire back surface of the thick film electrode 4 opposite to the front surface of the membrane electrode 4. That is, the resin member 5 is formed with an exposed region so that the surface electrode 2 and the thick film electrode 4 can be electrically connected to each other.
  • the front surface of the semiconductor element 1 is not covered with the resin member 5, and a region where a part of the front surface of the semiconductor element 1 is exposed is formed. In this way, by forming a region exposed on a part of the front surface of the semiconductor element 1, the filling region by the resin member 5 is limited, and the electrical connection of the front surface of the surface electrode 2 is reliably ensured. can do.
  • the semiconductor devices 100 and 200 configured as described above, since the thick film electrode 4 is provided on the back surface of the back electrode 3, the film thickness of the thin semiconductor element 1 is compensated by the thick film electrode 4. The load can be reduced. In addition, since the semiconductor devices 100 and 200 cover the periphery of the thick film electrode 4 and the semiconductor element 1 with the resin member 5, the outer peripheral portion of the semiconductor element 1 is protected by the resin member 5, and the semiconductor element 1 is transported (handled). The occurrence of chipping or cracking of the semiconductor element 1 due to the above can be suppressed. Furthermore, since the semiconductor devices 100 and 200 are not provided with only the resin member 5 in the semiconductor element 1 as in the prior art, it is possible to prevent the semiconductor element 1 from being directly loaded. Therefore, the semiconductor devices 100 and 200 can reduce the load on the semiconductor element 1 during transportation and the like.
  • FIG. 4 to 11 are schematic cross-sectional structure diagrams showing each manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • 4 is a schematic plan view showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a schematic plan view showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 7 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 8 is a schematic plan view showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the first embodiment of the present invention.
  • FIG. 10 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the first embodiment of the present invention.
  • FIG. 11 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the first embodiment of the present invention.
  • a surface electrode 2 is formed on a front surface of a region to be a semiconductor element 1 that has been subjected to a predetermined treatment, and a back electrode 3 is formed on the back surface in a predetermined region of the semiconductor wafer 10 ( Electrode forming step).
  • Electrode forming step As a method of forming the front electrode 2 and the back electrode 3, it can be manufactured by using the same manufacturing method as the conventional one. For example, metal materials selected as the front electrode 2 and the back electrode 3 are formed at predetermined positions of the semiconductor element 1 by using a vapor deposition method, a sputtering method, or the like.
  • FIG. 5 is a schematic sectional view taken along one-dot chain line BB in FIG.
  • the thickness of the semiconductor wafer 10 may be reduced before the formation of the front electrode 2 and the back electrode 3.
  • the back surface of the semiconductor wafer 10 may be thinned before the back surface electrode 3 is formed.
  • the thinning process of the semiconductor wafer 10 semiconductor element 1 can be appropriately selected according to the manufacturing process.
  • a thick film electrode 4 which is a metal member is formed on the back surface of the back electrode 3 (metal member forming step).
  • the thick film electrode 4 may be formed by bonding a metal plate (metal block) having a predetermined thickness via a bonding material, or forming a film on the back electrode 3 by sputtering, plating, or the like. Is possible.
  • FIG. 7 is a schematic diagram of a cross-sectional structure taken along the alternate long and short dash line CC in FIG. 6 (FIG. 7 is shown upside down). The manufacturing process so far is performed using a semiconductor wafer 10 on which a plurality of semiconductor elements 1 can be formed simultaneously.
  • the thick film electrode 4 is formed on the back surface side of the back electrode 3, but the thick film electrode may be formed on the front surface side of the surface electrode 2.
  • a formation method a method similar to that for the thick film electrode 4 can be used.
  • FIG. 6 is a schematic plan view of the rear surface side of the semiconductor wafer 10.
  • the semiconductor element 1 is separated into a predetermined size according to the current density or the like (semiconductor element separation step).
  • the semiconductor element 1 can be singulated by using a dicing method.
  • the cross-sectional shape of the separated semiconductor element 1 is as shown in FIG. FIG. 9 shows a case where the thick film electrode 4 is formed on the back surface of the back electrode 3 before the semiconductor element 1 is separated.
  • the thick film electrode 4 may be formed on the back surface of the back electrode 3 after the semiconductor element 1 is separated.
  • the individual semiconductor element 1 is coated with resin.
  • FIG. 10 shows the case where there is one semiconductor element 1, a plurality of semiconductor elements 1 can be simultaneously processed using a case 12 in which a plurality of semiconductor elements 1 can be arranged.
  • a molding die can be used in addition to the potting method described above. This method is performed by placing the semiconductor element 1 in a molding die and injecting the resin member 5 under pressure. When this molding die is used, the portion to be exposed is brought into close contact with the inside of the molding die so that the resin member 5 is not disposed from the resin member 5 to the portion where the semiconductor element 1 is to be exposed after the resin member 5 is formed. It can be formed by a method or by performing a process such as masking on the exposed portion of the thick film electrode 4 or the like.
  • the semiconductor element 1 may be processed in a case for potting process.
  • Any case (container) may be used as long as processing can be performed in a state where the resin member 5 can be easily molded, and can be appropriately selected according to the resin member 5 to be used.
  • the semiconductor device 100 as shown in FIG. 11 can be formed by covering (enclosing) the periphery of the semiconductor element 1 on which the electrode is formed with the resin member 5.
  • semiconductor element arranging step there is a method of arranging the separated semiconductor element 1 on the protective sheet so that the front surface of the surface electrode 2 is in contact with the protective sheet (semiconductor element arranging step).
  • FIG. 12 is a schematic cross-sectional view of another semiconductor device according to the first embodiment of the present invention.
  • a semiconductor device 300 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the semiconductor device 300 is different from the semiconductor device 100 in a manufacturing method.
  • the method for forming the resin member 5 is different.
  • the semiconductor element 1 is divided into pieces, the front surface side of the surface electrode 2 of the semiconductor element 1 is disposed on the protective sheet, and then the semiconductor is manufactured using the above-described potting method or the like.
  • the periphery of the element 1 is covered with the resin member 5 (resin member application step). Through such steps, the semiconductor device 300 having a shape as shown in FIG. 12 can be formed.
  • the detail of the manufacturing method using a protection sheet is mentioned later.
  • the resin member 5 is formed so that a part of the side surface of the back electrode 4 is exposed and the periphery is covered. Further, in the semiconductor device 300 of FIG. 12 as compared with FIG. 2, the resin member 5 is formed in the opposite direction because the resin member 5 is formed in a different direction. This is due to the difference in the formation method of the resin member 5. Specifically, when the semiconductor element 1 is arranged on the protective sheet, it can be formed by changing the arrangement of whether the front surface of the surface electrode 2 is up or down.
  • the semiconductor device 300 can be formed by providing a groove or the like in the case 12, disposing the surface electrode 2 in the groove, and covering the periphery of the semiconductor element 1 with the resin member 5.
  • the resin member 5 is not formed on the side surface of the surface electrode 2 fitted in the groove formed in the case 12.
  • the resin member 5 is formed with the back surface side of the thick film electrode 4 facing upward, the resin member 5 is not formed on a part of the side surface of the thick film electrode 4 depending on the supply amount of the resin member 5, and the thick film A region where the side surface of the electrode 4 is exposed is formed.
  • the resin member 5 may be formed in contact with the entire side surface of the thick film electrode 4.
  • FIG. 13 is a schematic sectional view of another semiconductor device according to the first embodiment of the present invention.
  • a semiconductor device 400 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 8 that is a metal member, and a resin member 5.
  • the semiconductor device 400 has a thick film electrode (front surface thickness) on the front surface of the surface electrode 2 which is the opposite surface of the back surface of the front surface electrode 2 formed on the front surface of the semiconductor element 1.
  • Membrane electrode) 8 is formed.
  • the semiconductor device 400 differs from the semiconductor device 100 in that the back surface of the thick film electrode 8 is formed on the front surface of the front surface electrode 2.
  • the resin member 5 is formed so that the front surface of the thick film electrode 8 is exposed and the side surface of the surface electrode 2 facing the outer periphery of the semiconductor element 1 is in contact with the side surface of the thick film electrode 8. Further, the resin member 5 covers the outer peripheral portion of the semiconductor element 1 protruding from the side surface of the back electrode 3 toward the outer peripheral portion. The height of the resin member 5 is lower than the height of the front surface of the thick film electrode 8, and a part of the side surface of the thick film electrode 8 is exposed. Thus, by exposing a part of the side surface of the thick film electrode 8, the front surface of the thick film electrode 8 can be effectively used as an electrode.
  • the thick film electrode (front surface thick film electrode) 8 is formed only on the surface electrode 2 having a large area such as the emitter electrode side through which a large current flows.
  • it may be formed on both the surface electrode 2 such as a base through which a large current does not flow.
  • FIG. 14 is a schematic cross-sectional structure diagram of the semiconductor device according to the first embodiment of the present invention.
  • a semiconductor device 500 includes a semiconductor element 1, a front electrode 2, a back electrode 3, thick film electrodes 4 and 8 that are metal members, and a resin member 5.
  • the thick film electrode 8 may be formed on the front surface of the front electrode 2, and the thick film electrode 4 may be formed on the back surface of the back electrode 3.
  • thick film electrodes 4 and 8 are basically formed on the front electrode 2 and the back electrode 3, respectively. Needless to say, there may be a front electrode 2 and a back electrode 3 that do not form 8.
  • the resin member 5 exposes the front surface of the thick film electrode 8 formed on the front surface of the front electrode 2 and exposes the back surface of the thick film electrode 4 formed on the back surface of the back electrode 3. Formed.
  • the resin member 5 is in contact with the side surface of the surface electrode 2 facing the outer periphery of the semiconductor element 1 and the side surface of the back electrode 3 and covers the outer periphery of the semiconductor element 1 protruding from the side surface of the back electrode 3 toward the outer periphery. Yes. Furthermore, the height of the resin member 5 is lower than the height of the front surface of the thick film electrode 8, and a part of the side surface of the thick film electrode 8 is exposed.
  • the front surface of the surface electrode 2 on which the thick film electrode 8 is formed is used to join the surface electrode 2 and the thick film electrode 8 in the same manner as the back surface of the back surface electrode 3 on which the thick film electrode 4 is formed. Since it can be formed by adopting the same configuration and manufacturing method corresponding to the bonding material to be used, the description will not be repeated.
  • thick film electrode 8 Since the material and thickness of thick film electrode 8 are the same as those of thick film electrode 4 described above, description thereof will not be repeated.
  • the thick film electrode 4 and the thick film electrode 8 may have the same material and the same thickness, or may have different materials and different thicknesses. Any material and structure may be used as long as the thickness of the semiconductor element 1 can be compensated by the thick film electrode 4 and the thick film electrode 8 and can be electrically connected to ensure heat dissipation.
  • the same size as or smaller than the size of the surface electrode 2 is good for functioning as an electrode. Even when the thick film electrode 8 is formed on the front surface of the surface electrode 2, the surface electrode 2 is not formed on the front surface of the semiconductor element 1. A region where a part of the front surface is exposed from the resin member 5 is formed.
  • the method of covering the side surface of the thick film electrode 8 with the resin member 5 is the same as that of the thick film electrode 4 formed on the back surface of the back electrode 3, and therefore the description thereof will not be repeated.
  • the thus configured semiconductor device 300 is provided with the thick film electrode 4 on the back surface of the back electrode 3, the semiconductor device 400 is provided with the thick film electrode 8 on the front surface of the front surface electrode 2, and the semiconductor device 500 is formed on the back surface. Since the thick film electrode 4 is provided on the back surface of the electrode 3 and the thick film electrode 8 is provided on the front surface of the front electrode 2, the thickness of the thin semiconductor element 1 is compensated by the thick film electrode 4 or the thick film electrode 8, The load on the semiconductor element 1 can be reduced. In addition, since the semiconductor device 300, 400, 500 covers the periphery of the semiconductor element 1 with the resin member 5, the outer peripheral portion of the semiconductor element 1 is protected by the resin member 5, and the semiconductor element 1 is handled by handling the semiconductor element 1 or the like.
  • the semiconductor devices 300, 400, and 500 do not include only the resin member 5 in the semiconductor element 1 as in the prior art, it is possible to prevent the semiconductor element 1 from being directly loaded. Therefore, the semiconductor devices 300, 400, and 500 can reduce the load on the semiconductor element 1 in handling and the like.
  • FIG. 15 is a schematic cross-sectional structure diagram showing the semiconductor module according to Embodiment 1 of the present invention.
  • a semiconductor module 2000 includes a semiconductor device 100, an insulating circuit substrate 40, an electrode terminal 60, a molding resin 70 that is a sealing member, a bonding material 80, and a cooler 90.
  • the upper surface and the lower surface of the semiconductor module represent the same orientation as the front surface and the back surface of the semiconductor device.
  • the insulated circuit board 40 includes a ceramic plate 41 that is an insulated substrate and conductor layers 42 and 43 formed on the upper and lower surfaces of the ceramic plate 41.
  • a ceramic plate 41 silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), alumina, or Zr-containing alumina can be used.
  • AlN and Si 3 N 4 are preferable from the viewpoint of thermal conductivity, and Si 3 N 4 is more preferable from the viewpoint of material strength.
  • the conductor layers 42 and 43 formed on both surfaces (upper surface and lower surface) of the ceramic plate 41 are made of metal having the same dimensions (size) and thickness. However, since the electric layers are respectively formed in the conductor layers 42 and 43, the pattern shapes may be different.
  • the size of the conductor layers 42 and 43 is smaller than that of the ceramic plate 41. By making the size of the conductor layers 42 and 43 smaller than that of the ceramic plate 41, the creeping distance between the conductor layers 42 and 43 can be increased (secured). Further, by making the size of the conductor layer 43 smaller than that of the ceramic plate 41, the mold resin 70 can be made to wrap around the ceramic plate 41.
  • metals excellent in electrical conduction and thermal conductivity such as aluminum and aluminum alloys, copper and copper alloys, can be used. In particular, it is preferable to use copper from the viewpoints of heat conduction and electric conduction.
  • the semiconductor device 100 is electrically bonded as a bonding material 80 via solder (not shown).
  • solder not shown.
  • silicon carbide (SiC) can be applied in addition to silicon (Si).
  • Si semiconductor elements or SiC semiconductor elements using these as substrate materials are applied.
  • solder is usually used as the bonding material 80 for bonding the semiconductor device 100 and the conductor layer 42 on the upper surface side of the insulated circuit board 40.
  • the bonding material 80 may be sintered silver or a liquid phase diffusion material. Sintered silver or a liquid phase diffusion material has a melting temperature higher than that of the solder material, and does not remelt when the cooler 90 and the conductor layer 43 on the lower surface side of the insulating circuit board 40 are joined. The bonding reliability of the insulating circuit board 40 is improved.
  • the operating temperature of the semiconductor module 2000 can be increased. Since sintered silver has better thermal conductivity than solder, the heat dissipation of the semiconductor device 100 is improved and the reliability is improved. Since the liquid phase diffusion material can be bonded with a lower load than sintered silver, the processability is good, and the influence of damage to the semiconductor device 100 due to the bonding load can be prevented.
  • the electrode terminal 60 is bonded to a predetermined electrode terminal 60 bonding position on the semiconductor device 100.
  • the electrode terminal 60 is also bonded to a predetermined electrode terminal 60 bonding position on the conductor layer 42 on the upper surface side of the insulating circuit board 40.
  • the electrode terminal 60 has a structure protruding from the side surface of the mold resin 70 to the outside.
  • a copper plate having a thickness of 0.5 mm processed into a predetermined shape by etching or die punching can be used as the electrode terminal 60.
  • the mold resin 70 seals the ceramic plate 41, the conductor layer 42, and the conductor layer 43. In addition, the mold resin 70 seals the semiconductor device 100 disposed on the conductor layer 42. At this time, the mold resin 70 is also disposed in a region exposed on the front surface of the semiconductor element 1 of the semiconductor device 100. Further, the mold resin 70 is sealed including the connection portion of the electrode terminal 60 with the conductor layer 42 or the semiconductor device 100, and one end of the electrode terminal 60 protrudes to the outside of the mold resin 70.
  • the mold resin 70 for example, an epoxy resin / phenol resin curing agent type mold resin filled with silica particles can be used.
  • solder can be used as the bonding material 80 between the conductor layer 43 on the lower surface side of the insulating circuit board 40 and the cooler 90.
  • solder a Sn—Sb composition type solder material is preferable from the viewpoint of bonding reliability.
  • sintered silver or a liquid phase diffusion material is applied in addition to solder, as in the case of joining the semiconductor device 100 and the insulated circuit board 40. Is possible.
  • liquid phase diffusion material a Cu—Sn composition system material or a Cu—Ag composition system material is preferable from the viewpoint of bonding reliability. Since sintered silver has better thermal conductivity than solder, the heat dissipation of the semiconductor module 2000 is improved and the reliability is improved. In addition, since the liquid phase diffusion material can be bonded with a lower load than sintered silver, the processability is good, and the influence of damage to the semiconductor module 2000 due to the bonding load can be prevented.
  • the cooler 90 can be made of, for example, a composite material made of aluminum and ceramics such as aluminum and aluminum alloy, copper and copper alloy, and AlSiC. In particular, aluminum and aluminum alloys are preferable from the viewpoints of thermal conductivity, workability, and light weight. Inside the cooler 90, a flow path for flowing a coolant for cooling is formed. In FIG. 15, it is possible to cool more efficiently by providing a plurality of cooling pins 91.
  • the structure of the cooler 90 is not limited to this structure, and any structure that can be cooled is applicable.
  • the semiconductor devices 200, 300, 400, 500, and the semiconductor devices in the following embodiments can be applied as appropriate to the semiconductor module 2000 described above.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 of the semiconductor element 1, and the periphery of the thick film electrode 4 is covered with the resin member 5.
  • the load on the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrode 8 is formed on the front surface of the surface electrode 2 of the semiconductor element 1 and the periphery of the thick film electrode 8 is covered with the resin member 5, Such a load can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrodes 4 and 8 are formed on the front surface electrode 2 and the back surface electrode 3 of the semiconductor element 1, respectively, the heat radiation from the semiconductor element 1 is promoted by increasing the thickness of the electrode of the semiconductor element 1, and the semiconductor It is also possible to improve the short-circuit tolerance of the device.
  • the thick film electrodes 4 and 8 are made of a sintered material of copper nanoparticles or silver nanoparticles, even when the thick film electrodes 4 and 8 are thick, the thick film electrodes 4 and 8 are sintered. Since it is a porous material unique to the binder, it is possible to relieve the thermal stress generated due to the difference in linear expansion coefficient, and to reduce the load on the semiconductor element 1.
  • FIG. The second embodiment is different from the arrangement of the resin member 5 used in the first embodiment in that the resin member 5 has a shape protruding downward from the back surface of the thick film electrode 4.
  • the resin member 5 since the resin member 5 protrudes below the back surface of the thick film electrode 4, it is necessary to use another member for height adjustment at the time of solder joining between the back surface of the thick film electrode 4 and another member.
  • the solder height can be adjusted according to the amount of protrusion of the resin member 5 from the back surface of the thick film electrode 4. Since other points are the same as those in the first embodiment, detailed description thereof is omitted.
  • the thick film electrode 4 is provided on the back surface of the back electrode 3 of the semiconductor element 1 and the periphery of the thick film electrode 4 is covered with the resin member 5. The load applied to the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • FIG. 16 is a schematic plan view of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 17 is a schematic cross-sectional structure diagram showing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 17 is a schematic cross-sectional view taken along the alternate long and short dash line DD in FIG.
  • a semiconductor device 600 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • FIG. 18 is a schematic cross-sectional structure diagram of another semiconductor device according to the second embodiment of the present invention.
  • a semiconductor device 700 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the resin member 5 is arranged on the front surface of the semiconductor element 1 from the side surface of the surface electrode 2 to the outer peripheral end of the semiconductor element 1. Further, the resin member 5 is not disposed in a region between the side surfaces of the front surface electrodes 2 of the semiconductor element 1 facing each other, and the front surface of the semiconductor element 1 is exposed.
  • the difference between the semiconductor device 600 and the semiconductor device 700 is that the size (area) of the thick film electrode 4 in the cross-sectional direction is different. Further, the amount of wraparound of the resin member 5 to the back surface side of the semiconductor element 1 is different. Further, the resin member 5 is also formed on the outer peripheral portion of the back surface of the thick film electrode 4 inside the side surface of the thick film electrode 4. As shown in FIGS. 17 and 18, in any of the semiconductor devices 600 and 700, the back electrode 3 is smaller than the semiconductor element 1, but may be formed on almost the entire back surface of the semiconductor element 1. Since the back electrode 3 is formed on almost the entire surface of the semiconductor element 1, the heat generated in the heat generating portion of the semiconductor element 1 can be sufficiently diffused using the thick film electrode 4, and the effect of lowering the thermal resistance can be obtained. Easy to demonstrate.
  • the thickness of the thick film electrode 4 is larger than that of the back electrode 3, and the outer peripheral portion (side surface) of the thick film electrode 4 protrudes to the outside from the outer peripheral portion of the back electrode 3. Further, the thickness of the thick film electrode 4 may be smaller than that of the back electrode 3 and may be disposed at a position where heat from the heat generating portion of the semiconductor element 1 can be efficiently diffused. Therefore, as shown in FIG. 18, a thick film electrode 4 that is smaller than the back surface electrode 3 and larger than the heat generating portion of the semiconductor element 1 may be formed. In this case, a part of the back surface of the back electrode 3 on which the thick film electrode 4 is not formed is covered with the resin member 5. However, since the semiconductor device 600 of FIG. 17 has a larger (wider) contact (bonding) area between the thick film electrode 4 and the back electrode 3 than the semiconductor device 700 of FIG. It can be sufficiently diffused in the thick film electrode 4, and the effect of lowering the thermal resistance is great.
  • the sealing member 5 covers the outer peripheral portion from the front surface side to the back surface side of the semiconductor element 1, and is in contact with the side surface of the front electrode 2 and the side surface of the back electrode 3.
  • the resin member 5 covers the outer peripheral part from the front surface side to the back surface side of the thick film electrode 4 protruding from the side surface of the back electrode 3, and the front surface of the resin member 5 and the front electrode 2 The surface is coplanar.
  • the shape of the back electrode side shown in FIG. 17 is different.
  • the outer shape of the thick film electrode 4 is smaller than the outer shape of the back electrode 3, and the resin member 5 is in contact with the back surface of the back electrode 3 on which the thick film electrode 4 is not formed.
  • the resin member 5 is also formed on the outer peripheral portion of the back surface of the thick film electrode 4.
  • the thick film electrode 4 is provided on the back surface of the back electrode 3, so that the film of the thin semiconductor element 1 is formed by the thick film electrode 4. The thickness is compensated and the load on the semiconductor element 1 can be reduced. Further, in the semiconductor devices 600 and 700, since the periphery of the thick film electrode 4 and the semiconductor element 1 is covered with the resin member 5, the outer peripheral portion of the semiconductor element 1 is protected by the resin member 5, and the semiconductor due to transportation of the semiconductor element 1 or the like. Occurrence of chipping or cracking of the element 1 can be suppressed.
  • the semiconductor devices 600 and 700 do not include only the resin member 5 in the semiconductor element 1 as in the prior art, it is possible to prevent the semiconductor element 1 from being directly loaded. Therefore, the semiconductor devices 600 and 700 can reduce the load on the semiconductor element 1 during transportation or the like.
  • FIG. 19 is a schematic plan view showing the manufacturing process of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 20 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention.
  • FIG. 21 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention.
  • FIG. 22 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention.
  • FIG. 23 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention.
  • FIG. 24 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention. Note that the processes up to the semiconductor element separation step shown in the first embodiment can be applied in the same manner.
  • the semiconductor element 1 can be manufactured using the same method as in the first embodiment.
  • FIG. 19 shows a state in which 3 ⁇ 3 semiconductor elements 1 are arranged.
  • the number is not limited to this number, and the number of semiconductor elements 1 may be one, or 3 ⁇ 3. It may be arranged above.
  • FIG. 20 is a schematic diagram of a cross-sectional structure taken along one-dot chain line EE in FIG.
  • the resin member 5 is disposed (applied) so as to cover the thick film electrode 4 of the semiconductor element 1 by a potting method (resin member applying step).
  • the resin member 5 may be formed by disposing the protective sheet 6 in which the semiconductor element 1 is disposed in the case as used in the first embodiment.
  • the resin member 5 is cut in accordance with the molded shape (resin member cutting step), and the semiconductor element 1 is removed from the protective sheet 6 (semiconductor element removing step).
  • a semiconductor device 600 having a structure as shown in FIG. 24 is formed. With this configuration, even a thin semiconductor element 1 that is difficult to handle can be handled without touching the semiconductor element 1 because the resin member 5 is disposed around the thick film electrode 4. It becomes.
  • the thick film electrode 4 is formed on the back electrode 3 of the semiconductor element 1 and the periphery of the thick film electrode 4 is covered with the resin member 5. The load on the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrode 8 is formed on the front surface of the front surface electrode 2 of the semiconductor element 1 and the periphery of the thick film electrode 8 is covered with the resin member 5, The load on the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrodes 4 and 8 are formed on the front surface electrode 2 and the back surface electrode 3 of the semiconductor element 1, respectively, the heat radiation from the semiconductor element 1 is promoted by increasing the thickness of the electrode of the semiconductor element 1, and the semiconductor It is also possible to improve the short-circuit tolerance of the device.
  • the thick film electrodes 4 and 8 are made of a sintered material of copper nanoparticles or silver nanoparticles, even when the thick film electrodes 4 and 8 are thick, the thick film electrodes 4 and 8 are sintered. Since it is a porous material unique to the binder, it is possible to relieve the thermal stress generated due to the difference in linear expansion coefficient, and to reduce the load on the semiconductor element 1.
  • Embodiment 3 FIG.
  • the third embodiment is different in that the thick film electrode 4 is made larger than the semiconductor element 1 in the arrangement of the thick film electrode 4 and the resin member 5 used in the first embodiment. Further, the resin member 5 is arranged so as to be in contact with only the thick film electrode 4. Since other points are the same as those in the first embodiment, detailed description thereof is omitted.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 and the periphery of the thick film electrode 4 is covered with the resin member 5. Can be reduced, and the thin semiconductor element 1 can be easily transported.
  • FIG. 25 is a schematic plan view of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 26 is a schematic cross-sectional structure diagram showing the semiconductor device in the third embodiment of the present invention.
  • FIG. 26 is a schematic diagram of a cross-sectional structure taken along one-dot chain line FF in FIG.
  • a semiconductor device 800 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3.
  • the outer shape of the thick film electrode 4 is larger than the outer shape of the semiconductor element 1, and the outer peripheral portion of the thick film electrode 4 has a shape protruding outward from the outer peripheral portion of the semiconductor element 1. That is, the thick film electrode 4 is larger than the semiconductor element 1.
  • the resin member 5 is formed in contact with the side surface of the thick film electrode 4 and surrounding the thick film electrode 4. Further, the resin member 5 is formed on the outer peripheral portion of the back surface of the thick film electrode 4 by exposing a part of the back surface of the thick film electrode 4. The resin member 5 is formed so as to be exposed so that the front surface of the front electrode 2 and the back surface of the thick film electrode 4 can be electrically connected to each other.
  • the process up to the semiconductor element separation process shown in the first embodiment can be similarly applied.
  • FIG. 27 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the third embodiment of the present invention.
  • FIG. 28 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the third embodiment of the present invention.
  • FIG. 29 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the third embodiment of the present invention.
  • FIG. 30 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the third embodiment of the present invention.
  • the semiconductor element 1 can be manufactured using the same method as in the first embodiment.
  • the semiconductor element 1 is placed on the protective sheet 6 with the front surface of the surface electrode 2 placed on the front surface of the protective sheet 6.
  • the semiconductor element 1 is arranged (semiconductor element arranging step).
  • the cross-sectional shape shows a state in which three semiconductor elements 1 are arranged.
  • the number of semiconductor elements 1 is not particularly limited to this, and the number of semiconductor elements 1 may be one, and 3 ⁇ Three or more may be arranged.
  • the resin member 5 is disposed (coated) so as to cover the side surface of the thick film electrode 4 of the semiconductor element 1 by a potting method (resin). Application process).
  • the resin member 5 may be formed by disposing the protective sheet 6 in which the semiconductor element 1 is disposed in the case as used in the first embodiment.
  • the viscosity of the resin member 5, the amount of filler, the linear expansion coefficient, and the arrangement of the semiconductor element 1 with the thick film electrode 4 are adjusted.
  • the resin member 5 does not enter the periphery of the semiconductor element 1 and can cover the periphery of the thick film electrode 4.
  • the resin member 5 on the back surface of the thick film electrode 4 needs to be removed to some extent in order to expose the electrode surface (back surface) of the thick film electrode 4 from the state where the thick film electrode 4 is covered with the resin member 5.
  • a method of removing the resin member 5 to a predetermined thickness there are a method of removing with a laser or the like, and a method of grinding or polishing the resin member 5 until the back surface of the thick film electrode 4 is exposed.
  • FIG. 28 shows a state where the resin member 5 is removed by grinding or polishing. It is also possible to carry in this state. Further, the resin member 5 can be cut by dicing or the like, and the semiconductor devices 800 can be taken out from the protective sheet 6 one by one. The resin member 5 can be handled without touching the fragile semiconductor element 1 including during removal.
  • an unnecessary portion of the resin member 5 on the back surface of the thick film electrode 4 is removed using the upper mold 73.
  • the resin member 5 is molded according to the upper mold 73 by applying the pressure placed on the protective sheet 6 by the upper mold 73 (resin member molding step). By doing in this way, the resin member 5 on the back surface of the thick film electrode 4 is almost lost. Furthermore, the electrode surface of the thick film electrode 4 can be exposed by removing the resin member 5 slightly remaining on the back surface of the thick film electrode 4 with a laser or the like. Further, the same shape can be formed by pressurizing and injecting the resin member 5 using a mold from the beginning by a compression mold or the like.
  • the resin member 5 is cut in accordance with the molded shape (resin member cutting step), and the semiconductor element 1 is removed from the protective sheet 6 (semiconductor element removing step). Thereby, a semiconductor device 800 having a structure as shown in FIG. 30 is formed.
  • the thick film electrode 4 is disposed on the back surface of the back electrode 3 of the semiconductor element 1, and the resin member 5 is disposed around the thick film electrode 4. Since it is arranged, it is possible to handle without touching the semiconductor element 1.
  • the method of arranging the semiconductor elements 1 on the protective sheet 6 has been shown as an example.
  • the semiconductor element 1 is arranged in a case or the like without using the protective sheet 6 and the resin member 5 is used as it is.
  • the method of pouring may be used.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 of the semiconductor element 1, and the periphery of the thick film electrode 4 is covered with the resin member 5.
  • the load on the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrode 4 is made of a sintered material of copper nanoparticles or silver nanoparticles, even when the film thickness of the thick film electrode 4 is thick, the thick film electrode 4 is a porous material unique to the sintered material. Therefore, the thermal stress generated due to the difference in the linear expansion coefficient can be relieved, and the load on the semiconductor element 1 can be reduced.
  • Embodiment 4 FIG.
  • the fourth embodiment is different from the arrangement of the resin member 5 used in the third embodiment in that the height of the resin member 5 is the same plane as the front surface of the surface electrode 2. Since other points are the same as those of the third embodiment including effects, detailed description thereof is omitted.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 and the periphery of the thick film electrode 4 is covered with the resin member 5. Therefore, the thin semiconductor element 1 can be easily transported. Further, by arranging the resin member 5 so as to surround the side surface of the semiconductor element 1, contact from the side surface side of the semiconductor element 1 to the semiconductor element 1 can be avoided, and chipping of the semiconductor element 1 is suppressed. It becomes possible.
  • FIG. 31 is a schematic plan view of the semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 32 is a schematic cross-sectional structure diagram showing the semiconductor device in the fourth embodiment of the present invention.
  • FIG. 32 is a schematic diagram of a cross-sectional structure taken along one-dot chain line GG in FIG.
  • a semiconductor device 900 includes a semiconductor element 1, a front surface electrode 2, a back surface electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the outer shape of the thick film electrode 4 is larger than the outer shape of the semiconductor element 1, and the outer peripheral portion of the thick film electrode 4 has a shape protruding outward from the outer peripheral portion of the semiconductor element 1.
  • the resin member 5 is formed in contact with the side surface of the thick film electrode 4 so as to surround the periphery of the thick film electrode 4.
  • the resin member 5 protrudes toward the front surface side of the semiconductor element 1 and surrounds the periphery of the semiconductor element 1.
  • the height of the resin member 5 protruding to the front surface side of the semiconductor element 1 at this time is a height that is flush with the front surface of the surface electrode 2.
  • the resin member 5 is also formed on the back side of the thick film electrode 4. At this time, the resin member 5 is formed on the outer peripheral portion of the back surface of the thick film electrode 4 while exposing a part of the back surface of the thick film electrode 4.
  • the resin member 5 is formed so as to be exposed so that the front surface of the front electrode 2 and the back surface of the thick film electrode 4 can be electrically connected to each other.
  • FIG. 33 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the fourth embodiment of the present invention.
  • FIG. 34 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the fourth embodiment of the present invention.
  • FIG. 35 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the fourth embodiment of the present invention.
  • FIG. 36 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the fourth embodiment of the present invention.
  • the semiconductor element 1 is arranged in the lower mold 74 with the front surface of the surface electrode 2 in contact with the bottom surface of the lower mold 74 ( Semiconductor element arrangement step).
  • the cross-sectional shape shows a state in which one semiconductor element 1 is arranged.
  • the number of semiconductor elements 1 is not particularly limited to this number, and may be 3 ⁇ Three or more may be arranged.
  • the resin member 5 is disposed (applied) so as to cover the thick film electrode 4 of the semiconductor element 1 by a potting method (resin application). Process).
  • the resin member 5 is arranged around the semiconductor element 1 by adjusting the viscosity and filler amount of the resin member 5 to be injected into the lower mold 74, the linear expansion coefficient, and the arrangement of the semiconductor element 1 with the thick film electrode 4. It is arranged so as to surround the periphery of the semiconductor element 1 on which the thick film electrode 4 is formed.
  • an unnecessary portion of the resin member 5 on the back surface of the thick film electrode 4 is removed using the upper mold 75.
  • the resin member 5 is molded in accordance with the lower mold 74 (resin member forming step).
  • the back surface of the thick film electrode 4 can be exposed by removing the resin member 5 slightly remaining on the back surface of the thick film electrode 4 with a laser or the like.
  • the resin member 5 is attached to the surface electrode 2.
  • the residue may be removed with a laser or the like to expose the front surface of the front electrode 2 or the back surface of the thick film electrode 4.
  • a semiconductor device 900 having a structure as shown in FIG. 36 is formed (semiconductor element extraction step). With this configuration, even a thin semiconductor element 1 that is difficult to handle can be handled without touching the semiconductor element 1 because the resin member 5 is disposed around the thick film electrode 4. It becomes.
  • FIG. 37 is a schematic sectional view showing another semiconductor device according to the fourth embodiment of the present invention.
  • a semiconductor device 1000 includes a semiconductor element 1, a surface electrode 2, a back electrode 3, a thick film electrode 4 that is a metal member, and a resin member 5.
  • the outer shape of the thick film electrode 4 is larger than the outer shape of the semiconductor element 1 and protrudes from the outer peripheral portion of the semiconductor element 1 to the outside.
  • the resin member 5 is formed in contact with the side surface of the thick film electrode 4 and surrounding the thick film electrode 4. In addition, the resin member 5 is exposed to the entire back surface of the thick film electrode 4 and protrudes to the front surface side of the semiconductor element 1. Furthermore, the height of the resin member 5 is a height that is flush with the front surface of the surface electrode 2. Further, the resin member 5 is not formed on the back side of the thick film electrode 4. This is a difference from the semiconductor device 900.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 of the semiconductor element 1 and the periphery of the semiconductor element 1 and the thick film electrode 4 is covered with the resin member 5.
  • the load on the semiconductor element 1 can be reduced, chipping of the semiconductor element 1 can be suppressed, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrode 4 is formed on the back surface electrode 3 of the semiconductor element 1, heat radiation from the semiconductor element 1 is promoted by increasing the thickness of the electrode of the semiconductor element 1, and the short circuit tolerance of the semiconductor device is also improved. It becomes possible.
  • the thick film electrode 4 is made of a sintered material of copper nanoparticles or silver nanoparticles, even when the film thickness of the thick film electrode 4 is thick, the thick film electrode 4 is a porous material unique to the sintered material. Therefore, the thermal stress generated due to the difference in the linear expansion coefficient can be relieved, and the load on the semiconductor element 1 can be reduced.
  • Embodiment 5 FIG.
  • the height of the resin member 5 is the front surface of the thick film electrode 8 formed on the front surface of the surface electrode 2. The difference is that the height is the same plane. Moreover, the size of the thick film electrode 4 formed on the back surface of the back electrode 3 is different. Since the other points are the same as those of the first embodiment including the effects, detailed description is omitted.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3 and the periphery of the thick film electrode 4 is covered with the resin member 5. Therefore, the thin semiconductor element 1 can be easily transported.
  • FIG. 38 is a schematic sectional view of a semiconductor device according to the fifth embodiment of the present invention.
  • a semiconductor device 1100 includes a semiconductor element 1, a front electrode 2, a back electrode 3, thick film electrodes 4 and 8 that are metal members, and a resin member 5.
  • the thick film electrode 4 is formed on the back surface of the back electrode 3, and the outer shape of the thick film electrode 4 is larger than the outer shape of the semiconductor element 1, and has a shape protruding outward from the outer peripheral portion (side surface) of the semiconductor element 1. .
  • the thick film electrode 8 is formed on the front surface of the surface electrode 2.
  • the size of the thick film electrode 8 is the same as the size of the surface electrode 2.
  • the thick film electrode 8 can be formed using a sintered material such as copper nanoparticles or silver nanoparticles.
  • the material of the thick film electrode 4 may be formed using the same material as that of the thick film electrode 8.
  • the resin member 5 is formed in contact with the side surfaces of the thick film electrode 4 and the thick film electrode 8 and surrounding the thick film electrode 4 and the thick film electrode 8.
  • the height of the resin member 5 is a height that is flush with the front surface of the thick film electrode 8. Further, the resin member 5 is not formed on the back side of the thick film electrode 4. Further, the resin member 5 exposes the front surface of the thick film electrode 8 formed on the front surface of the front electrode 2 and exposes the back surface of the thick film electrode 4 formed on the back surface of the back electrode 3. ing.
  • the resin member 5 is in contact with the side surface of the surface electrode 2 facing the outer periphery of the semiconductor element 1, the side surface of the thick film electrode 8 formed on the front surface of the surface electrode 2, and the side surface of the back electrode 3.
  • the thick film electrode 4 formed on the back surface of the back surface electrode 3 and the outer surface of the semiconductor element 1 are covered.
  • the semiconductor device 1100 can be manufactured by appropriately combining the manufacturing steps from the first embodiment to the fourth embodiment described above.
  • the surface electrode 2 and the back electrode 3 are formed in a semiconductor wafer state. Then, the thick film electrode 8 is joined on the front surface of the surface electrode 2. After the semiconductor element 1 is separated from the semiconductor wafer, the thick film electrode 4 is bonded onto the back surface of the back electrode 3. Next, after protecting the front surface side of the surface electrode 2 with the protective sheet 6, the resin member 5 is potted and molded with a mold, or the resin member 5 is molded with a compression mold or the like. Next, the resin member 5 on the front surface of the thick film electrode 8 is removed by grinding or polishing. Next, the semiconductor device 1100 is formed by dividing each semiconductor device 1100 and peeling off the protective sheet on the front surface of the surface electrode 2.
  • the thick film electrode 8 is formed on the front surface of the front surface electrode 2 of the semiconductor element 1, and the thick film electrode 4 is formed on the back surface of the back surface electrode 3. Since the periphery of the thick film electrode 8 is covered with the resin member 5, when the semiconductor element 1 is handled, the load applied to the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported. it can.
  • the thick film electrode 4 and the thick film electrode 8 are respectively formed on the front electrode 2 and the back electrode 3 of the semiconductor element 1, heat dissipation from the semiconductor element 1 is promoted by increasing the thickness of the electrode of the semiconductor element 1. In addition, the short circuit withstand capability of the semiconductor device can be improved.
  • the thick film electrode 8 is made of a sintered material of copper nanoparticles or silver nanoparticles, even when the film thickness of the thick film electrode 8 is thick, the thick film electrode 4 has a porous characteristic of the sintered material. Therefore, the thermal stress generated due to the difference in the linear expansion coefficient can be relieved, and the load on the semiconductor element 1 can be reduced.
  • Embodiment 6 FIG.
  • the thick film electrode 8 is formed only on the front surface of the surface electrode 2 used in the first embodiment, and in the arrangement of the resin member 5, the height of the resin member 5 is set to the thick film. The difference is that the height of the front surface of the electrode 8 is higher. Since the other points are the same as those of the first embodiment including the effects, detailed description is omitted.
  • FIG. 39 is a schematic cross-sectional view of the semiconductor device according to the sixth embodiment of the present invention.
  • a semiconductor device 1200 includes a semiconductor element 1, a front electrode 2, a back electrode 3, a thick film electrode 8 that is a metal member, and a resin member 5.
  • the thick film electrode 8 is formed on the front surface of the surface electrode 2.
  • the size of the thick film electrode 8 is the same as the size of the surface electrode 2.
  • the thick film electrode 8 can be formed using a sintered material such as copper nanoparticles or silver nanoparticles.
  • the resin member 5 is formed in contact with the side surface of the thick film electrode 8 and surrounding the thick film electrode 8.
  • the resin member 5 exposes the front surface of the thick film electrode 8 and is in contact with the side surface of the front electrode 2 facing the outer periphery of the semiconductor element 1 and the side surface of the back electrode 3. Further, the resin member 5 covers the outer peripheral portion of the semiconductor element 1 protruding from the side surface of the back electrode 3 toward the outer peripheral portion.
  • the height of the resin member 5 is higher than the front surface of the thick film electrode 8. By making the height of the resin member 5 higher than the front surface of the thick film electrode 8, it is possible to protect the front surface side of the thick film electrode 8 from scratches or the like when the semiconductor element 1 is transported. .
  • the semiconductor device 1200 can be manufactured by appropriately combining the manufacturing steps from the first embodiment to the fourth embodiment described above.
  • the surface electrode 2 and the back electrode 3 are formed in a predetermined region in the state of the semiconductor wafer 10.
  • the semiconductor element 1 is separated from the semiconductor wafer 10.
  • the resin member 5 is potted and the resin member 5 on the front surface of the surface electrode 2 is thinned by a mold.
  • the semiconductor element 1 is resin-sealed with a compression mold or the like.
  • the resin member 5 on the front surface of the surface electrode 2 is removed with a laser or the like.
  • the front surface of the surface electrode 2 is coated with copper nanoparticles or silver nanoparticles on the front surface of the surface electrode 2 surrounded and opened by the resin member 5 by a paste or ink coating method.
  • the thick film electrode 8 is formed by supplying and sintering the film. Through these steps, the semiconductor device 1200 is formed.
  • the thick film electrode 8 is formed on the front surface of the surface electrode 2 of the semiconductor element 1, and the periphery of the thick film electrode 8 is covered with the resin member 5. 1, the load applied to the semiconductor element 1 can be reduced, and the thin semiconductor element 1 can be easily transported.
  • the thick film electrode 8 is made of a sintered material of copper nanoparticles or silver nanoparticles, even when the film thickness of the thick film electrode 8 is thick, the thick film electrode 8 is a porous material unique to the sintered material. Therefore, the thermal stress generated due to the difference in the linear expansion coefficient can be relieved, and the load on the semiconductor element 1 can be reduced.
  • the thick film electrode 8 is formed with respect to the surface electrode 2 of the semiconductor element 1, heat radiation from the semiconductor element 1 is promoted by increasing the thickness of the electrode of the semiconductor element 1, and the short circuit resistance can be improved. Is possible.
  • the invention may be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiment.

Abstract

薄厚の半導体素子の搬送時における欠けの発生を抑制した半導体装置を得る。おもて面側に表面電極（２）を有し、裏面側に裏面電極（３）を有する薄厚の半導体素子（１）と、半導体素子（１）の厚み以上の厚みであり、表面電極（２）または裏面電極（３）の少なくとも一方に形成された金属部材（４，８）と、半導体素子（１）のおもて面の一部を露出し、金属部材（４，８）の側面と接して金属部材（４，８）の周囲を囲む樹脂部材（５）と、を備えた半導体装置。

Description

半導体装置、その製造方法および半導体モジュール
　この発明は、半導体装置の構造、その製造方法およびその半導体装置を用いた半導体モジュールに関する。
　従来の半導体装置は、半導体素子の両面に電極が形成され、半導体素子の両面の電極を露出させて半導体素子とこの電極の周囲を樹脂で囲むように封止した半導体素子が開示されている（例えば、特許文献１）。また、この半導体素子の両面に形成された電極面に、加圧状態で直接接触した放熱性及び導電性を有する放熱板を設けることで両面冷却を実現している。
特許第５１２６２７８号公報（第３２頁、第１図）
　しかしながら、従来の半導体装置では、薄厚の半導体素子の端部（周辺部）を直接樹脂で支えているため、半導体装置の搬送時、半導体素子に余計な力が働き、半導体素子に欠けが発生するという問題点があった。
　この発明は、上述のような問題を解決するためになされたもので、薄厚の半導体素子の搬送時における欠けの発生を抑制した半導体装置を得ることを目的としている。
　この発明に係る半導体装置は、おもて面側に表面電極を有し、裏面側に裏面電極を有する薄厚の半導体素子と、半導体素子の厚み以上の厚みであり、表面電極のおもて面または裏面電極の裏面の少なくとも一方に形成された金属部材と、半導体素子のおもて面の一部を露出し、金属部材の側面と接して金属部材の周囲を囲む樹脂部材と、を備えた半導体装置。
　この発明によれば、金属部材と樹脂部材とを設けたので、薄厚の半導体素子に直接負荷を掛けずに取り扱うことができ、薄厚の半導体素子の欠けを抑制することが可能となる。
この発明の実施の形態１における半導体装置を示す平面構造模式図である。 この発明の実施の形態１における半導体装置を示す断面構造模式図である。 この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態１における半導体装置を示す断面構造模式図である。 この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態１における半導体モジュールを示す断面構造模式図である。 この発明の実施の形態２における半導体装置を示す平面構造模式図である。 この発明の実施の形態２における半導体装置を示す断面構造模式図である。 この発明の実施の形態２における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す平面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態３における半導体装置を示す平面構造模式図である。 この発明の実施の形態３における半導体装置を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態４における半導体装置を示す平面構造模式図である。 この発明の実施の形態４における半導体装置を示す断面構造模式図である。 この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。 この発明の実施の形態４における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態４における他の半導体装置を示す断面構造模式図である。 この発明の実施の形態５における半導体装置を示す断面構造模式図である。 この発明の実施の形態６における半導体装置を示す断面構造模式図である。
　はじめに、本発明の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。
　さらに、特に指定なく銅またはアルミニウム等の材料名を記載した場合は、他の添加物を含んだ銅合金またはアルミニウム合金も含まれることとする。
実施の形態１．
　図１は、この発明の実施の形態１における半導体装置を示す平面構造模式図である。図２は、この発明の実施の形態１における半導体装置の断面構造模式図である。図３は、この発明の実施の形態１における他の半導体装置の断面構造模式図である。図１中の一点鎖線ＡＡにおける断面構造模式図が図２である。図において、半導体装置１００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。また、同様に半導体装置２００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。
　ここで、半導体装置１００は、厚膜電極４の大きさと裏面電極３の大きさとが同じ場合である。つまり、厚膜電極４の外形は、裏面電極３の外形と同じである。また、半導体装置２００は、半導体装置１００における厚膜電極４の大きさが異なり、厚膜電極４が裏面電極３の大きさよりも小さい場合である。つまり、厚膜電極４の外形は、裏面電極３の外形よりも小さい。
　半導体素子１は、おもて面側に表面電極２、おもて面の反対側である裏面側に裏面電極３が形成されている。半導体素子１の裏面と接合された裏面電極３のおもて面の反対側（反対面）である裏面電極３の裏面には、厚膜電極（裏面厚膜電極）４が形成されている。そのため、厚膜電極４のおもて面は裏面電極３の裏面と対向し、接して形成される。半導体素子１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子であり、半導体素子１の両面（おもて面、裏面）に電極（表面電極２、裏面電極３）のある構造である。
　表面電極２は、図１においては、４個に分割されているが、４個に限定されるものではなく、２個以上の複数に分割されていてもよい。そして、半導体素子１のおもて面には、表面電極２が形成されておらず、半導体素子１のおもて面の一部を露出した領域が形成されている。また、裏面電極３は、図２、図３においては、１個で構成されているが、１個に限定されるものではなく、２個以上の複数に分割されていてもよい。
　表面電極２または裏面電極３の材料としては、アルミニウム、銅等を用いることができる。また、表面電極２、裏面電極３は、通常の半導体素子１を製造する場合に用いられる電極材料、材料構成を用いて作製することができる。
　裏面電極３は、使用する接合材に応じて厚膜電極４のおもて面と接合する面（裏面）の材料を適切に選択する必要がある。例えば、接合材として、はんだを用いた接合の場合は、裏面電極３の裏面の接合部の材料としては、銅やニッケルなどがよい。また、接合材として、銀ナノ粒子や銅ナノ粒子を用いた低温焼結材の場合は、裏面電極３の裏面の接合部の材料としては、銀、銅または金などがよい。
　裏面電極３の裏面の接合部の材料の製造方法としては、スパッタ法、蒸着法またはめっき法などの手法で成膜することができる。例えば、裏面電極３の材料がアルミニウムで、接合材として、はんだを用いて厚膜電極４のおもて面と接合する場合には、裏面電極３の裏面の接合部に、例えばニッケルをめっきする必要がある。
　厚膜電極４は、銅やニッケルなどを材料としてめっき処理を用いて厚膜の電極として形成してもよい。また、厚膜電極４は、銅ナノ粒子や銀ナノ粒子などを用いて焼結により形成してもよい。さらに、厚膜電極４は、箔や薄板を利用して、直接接合やはんだを用いた接合、銅―錫などの液相拡散接合、銀ナノ粒子もしくは銅ナノ粒子を用いた低温焼結材などによる接合を用いて形成してもよい。また、厚膜電極４は、厚膜電極４として適用可能な厚みのある金属板（金属ブロック）を用いてもよい。さらに、厚膜電極４は、厚膜電極４の角部での応力集中をさけるために、厚膜電極４の角部に曲率（Ｒ形状）を形成してもよい。
　厚膜電極４の材料としては、電気の良導体がよく、かつ、パワー半導体素子の発熱を冷却するために、熱伝導率が高い方がよい。例えば、厚膜電極４の材料としては、銅、銀またはアルミニウムなどが適用可能である。厚膜電極４のおもて面の接合部の材料は、裏面電極３の裏面と接合する接合材により、スパッタ法、蒸着法またはめっき法などの手法で成膜している。
　図２に示すように、厚膜電極４の厚みは、薄厚の半導体素子１と同程度以上の厚みである。ここで、薄厚の半導体素子１とは、半導体素子１の厚さを薄厚化処理により薄くしたものである。薄厚の半導体素子１の厚みは、電気特性等により適宜選択可能であるが、例えば、２００μｍ程度以下に薄厚化された場合が考えられ、好ましくは３０μｍ以上１５０μｍ以下とすることがよい。裏面電極３の裏面と接合する厚膜電極４の厚みに関しては、曲げ剛性が半導体素子１より小さくなる場合は、半導体素子１に対する厚さの補償効果が少ないため、半導体素子１の欠けを防止する効果が小さい。そのため、厚膜電極４の厚さとしては、厚膜電極４の曲げ剛性が、厚膜電極４が形成される半導体素子１の曲げ剛性以上となる厚みが必要となる。一般的に曲げ剛性は、ヤング率×断面二次モーメント／長さで求められる。半導体素子１のような長方形の断面をもつ断面二次モーメントは、半導体素子の幅に比例し、厚みの３乗に比例する。例えば、半導体素子１がヤング率１６０ＧＰａのＳｉで厚みが５０μｍの場合、厚膜電極４がヤング率７０ＧＰａのアルミ電極であれば、厚膜電極の厚みは６６μｍ以上必要となる。また、半導体素子１がヤング率４３０ＧＰａのＳｉＣで厚みが１００μｍの場合、厚膜電極４がヤング率１１０ＧＰａの銅電極であれば、厚膜電極の厚みは１５８μｍ以上必要となる。そのため、半導体素子１の厚さが上述の範囲であれば、厚膜電極４の厚みは、３０μｍ以上５００μｍ程度あれば良い。また、厚膜電極４の厚さは、半導体素子１の厚みに応じて適宜選択可能である。
　図２に示すように、厚膜電極４の大きさ（面積）としては、裏面電極３とほぼ同じである。また、裏面電極３の大きさは半導体素子１よりは小さいが、半導体素子１の裏面のほぼ全面に形成されていてもよい。さらに、厚膜電極４の大きさとしては、図３に示す半導体装置２００のように裏面電極３の裏面をすべて覆っている必要はなく、半導体素子１の発熱部の面積よりも広ければよい。この場合において、厚膜電極４が形成されていない（露出した）裏面電極３の裏面の一部は樹脂部材５で覆われている。ただし、図２の半導体装置１００の方が、図３の半導体装置２００よりも厚膜電極４と裏面電極３との接触（接合）面積が大きい（広い）ので、半導体素子１で発生した熱を厚膜電極４内で十分に拡散させることができ、熱抵抗を下げる効果が大きい。また、厚膜電極４の形状としては、厚膜電極４の角部での応力集中をさけるために、厚膜電極４の角部に曲率（Ｒ形状）を形成してもよい。
　樹脂部材５は、厚膜電極４の側面と接して、厚膜電極４の周囲を囲んで形成される。そして、図１に示したように、樹脂部材５は、半導体素子１の全周を囲んでいる。また、図２に示したように、樹脂部材５は、裏面電極３の側面と半導体素子１の側面と接して、裏面電極３と半導体素子１の周囲を囲んで形成される。さらに、樹脂部材５は、半導体素子１の裏面の裏面電極３が形成されていない領域（外周部）にも形成される。また、樹脂部材５は、半導体素子１のおもて面と接合された表面電極２の裏面の反対側である表面電極２のおもて面の全面と裏面電極３の裏面と接合された厚膜電極４のおもて面の反対側である厚膜電極４の裏面の全面とを露出して配置される。すなわち、樹脂部材５は、表面電極２と厚膜電極４とが、それぞれ電気的に接続可能とするために、露出領域を有して形成されている。そして、半導体素子１のおもて面には、樹脂部材５に覆われておらず、半導体素子１のおもて面の一部を露出した領域が形成されている。このように半導体素子１のおもて面の一部に露出した領域を形成することで、樹脂部材５による充填領域を制限し、表面電極２のおもて面の電気的接続を確実に確保することができる。
　このように構成された半導体装置１００，２００では、裏面電極３の裏面に厚膜電極４を設けたので、薄厚の半導体素子１の膜厚が厚膜電極４によって補償され、半導体素子１への負荷を軽減することができる。また、半導体装置１００，２００は、厚膜電極４と半導体素子１の周囲を樹脂部材５で覆ったので、半導体素子１の外周部が樹脂部材５によって保護され、半導体素子１の搬送（ハンドリング）等による半導体素子１の欠け、割れ等の発生が抑制できる。さらに、半導体装置１００，２００は、従来のように半導体素子１に樹脂部材５のみを設けていないので、半導体素子１へ直接負荷がかかることを防止することができる。そのため、半導体装置１００，２００は、搬送等における半導体素子1への負荷を軽減することが可能となる。
　次に、本実施の形態１の半導体装置の製造方法について説明する。
　図４から図１１は、この発明の実施の形態１における半導体装置の各製造工程を示す断面構造模式図である。図４は、この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。図５は、この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。図６は、この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。図７は、この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。図８は、この発明の実施の形態１における半導体装置の製造工程を示す平面構造模式図である。図９は、この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。図１０は、この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。図１１は、この発明の実施の形態１における半導体装置の製造工程を示す断面構造模式図である。
　初めに、図４に示すように、半導体ウエハ１０の所定の領域に、所定の処理を施した半導体素子１となる領域のおもて面に表面電極２、裏面に裏面電極３を形成する（電極形成工程）。表面電極２、裏面電極３を形成する方法としては、従来と同じ製造方法を用いて作製することが可能である。例えば、表面電極２、裏面電極３として選択した金属材料を蒸着法やスパッタ法等を用いて半導体素子１の所定の位置に形成する。図４中の一点鎖線ＢＢにおける断面構造模式図が図５である。半導体ウエハ１０の薄厚化は、表面電極２、裏面電極３の形成前に行ってもよい。また、表面電極２を形成後、裏面電極３の形成前に半導体ウエハ１０の裏面に対して薄厚化処理を行ってもよい。半導体ウエハ１０（半導体素子１）の薄厚化処理は製造工程に合わせて適宜選択可能である。
　次に、図６に示すように、裏面電極３の裏面に対して金属部材である厚膜電極４を形成する（金属部材形成工程）。厚膜電極４は、上述のように、所定の厚みを有する金属板（金属ブロック）を接合材を介して接合することや、裏面電極３にスパッタ法、めっき法等により成膜する方法が適用可能である。図６中の一点鎖線ＣＣにおける断面構造模式図が図７である（図７は表裏反転させて図示している）。ここまでの製造工程は、複数の半導体素子１が同時に形成できる半導体ウエハ１０を使用して行われる。なお、本工程においては、裏面電極３の裏面側に厚膜電極４を形成しているが、表面電極２のおもて面側に厚膜電極を形成してもよい。形成方法としては、厚膜電極４と同様の方法を用いることができる。なお、図６は半導体ウエハ１０の裏面側の平面構造模式図である。
　次に、図８に示すように、半導体素子１を形成した後、半導体素子１を電流密度等に応じて所定の大きさに個片化する（半導体素子個片化工程）。半導体素子１の個片化は、ダイシング法を用いることによりできる。個片化された半導体素子１の断面形状は、図９に示すような形状となる。図９に示すのは、半導体素子１を個片化前に、裏面電極３の裏面に厚膜電極４を形成した場合である。また、厚膜電極４は、半導体素子１の個片化後に裏面電極３の裏面に形成してもよい。
　次に、個片化された半導体素子１への樹脂での被覆を実施する。
　図１０に示すように、厚膜電極４の裏面側を下側にして、個片化された半導体素子１をケース１２に配置後、表面電極２を覆わないように、ポッティング法を用いて、ノズル１１からケース１２内へ樹脂部材５を注入し、半導体素子１の周囲を樹脂部材５で覆う（樹脂部材塗布工程）。図１０では、半導体素子１が１個の場合を示したが、半導体素子１が複数個配置可能なケース１２を用いて、同時に複数個処理することもできる。
　樹脂部材５で半導体素子１の周囲を覆う方法としては、上述のポッティング法のほかに、成形金型を用いることもできる。この方法は、成形金型内に半導体素子１を配置し、樹脂部材５を加圧注入して行うものである。この成形金型を用いる場合は、樹脂部材５を形成後に樹脂部材５から半導体素子１の露出させたい部分に樹脂部材５が配置されないように、露出予定の部分を成形金型の内部と密着させる方法や、厚膜電極４等の露出予定部分にマスキング等の処理を行うことで形成できる。
　ここで、樹脂部材５のポッティング処理時に、半導体素子１は、ポッティング処理用のケース内で処理を行ってもよい。樹脂部材５の成形が行いやすい状態で処理を行えれば、どのようなケース（容器）を用いてもよく、使用する樹脂部材５に応じて適宜選択可能である。
　これらの工程を経ることにより、電極が形成された半導体素子１の周囲を樹脂部材５で覆う（囲む）ことで、図１１に示すような半導体装置１００を形成することができる。
　また、他の製造方法として、個片化された半導体素子１を表面電極２のおもて面が保護シートと接するように保護シート上に配置する（半導体素子配置工程）方法がある。
　図１２は、この発明の実施の形態１における他の半導体装置の断面構造模式図である。図において、半導体装置３００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。ここで、半導体装置３００は、半導体装置１００と製造方法が異なるものである。このような半導体装置３００の製造方法としては、樹脂部材５の形成方法が異なる。
　図１２に示す半導体装置３００の製造方法としては、半導体素子１を個片化し、保護シートに半導体素子１の表面電極２のおもて面側を配置後、上述のポッティング法等を用いて半導体素子１の周囲を樹脂部材５で覆う（樹脂部材塗布工程）。このような工程を経ることで、図１２に示すような形状の半導体装置３００を形成することができる。なお、保護シートを用いる製造方法の詳細については、後述する。
　図１２において、樹脂部材５は、裏面電極４の側面の一部を露出して周囲を覆うように形成している。また、図２と比較して図１２の半導体装置３００は、樹脂部材５の形成方向が異なるため、樹脂部材５の形状が上下逆の形状となっている。これは、樹脂部材５の形成方法の違いによるものである。具体的には、半導体素子１を保護シート上に配置する場合に、表面電極２のおもて面を上にするか下にするかの配置を変えることで形成できる。
　例えば、半導体装置３００は、ケース１２に溝等を設け、この溝内に表面電極２を配置し、半導体素子１の周囲を樹脂部材５で覆うことで形成することができる。このとき、ケース１２に形成された溝内にはめ込んだ表面電極２の側面には樹脂部材５が形成されない。また、厚膜電極４の裏面側を上向きとして樹脂部材５を形成するため、樹脂部材５の供給量によっては、厚膜電極４の側面の一部には樹脂部材５が形成されず、厚膜電極４の側面が露出した領域が形成される。さらに、厚膜電極４の側面全面に接して樹脂部材５を形成してもよい。
　図１３は、この発明の実施の形態１における他の半導体装置の断面構造模式図である。図において、半導体装置４００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極８、樹脂部材５を備える。ここで、半導体装置４００は、半導体素子１のおもて面に形成された表面電極２の裏面の反対面である表面電極２のおもて面には、厚膜電極（おもて面厚膜電極）８が形成されている。そして、半導体装置４００は、厚膜電極８の裏面を表面電極２のおもて面上に形成したことが半導体装置１００と異なる。また、樹脂部材５は、厚膜電極８のおもて面を露出し、半導体素子１の外周に面した表面電極２の側面と厚膜電極８の側面と接して形成されている。さらに、樹脂部材５は、裏面電極３の側面から外周部方向へ突出した半導体素子１の外周部を覆っている。また、樹脂部材５の高さは、厚膜電極８のおもて面の高さよりも低く、厚膜電極８の側面の一部が露出して形成されている。このように、厚膜電極８の側面の一部を露出して形成することで、厚膜電極８のおもて面を電極として有効に活用することができる。
　例えば、半導体素子１がＩＧＢＴなどの半導体素子１の場合、厚膜電極（おもて面厚膜電極）８は、大きな電流が流れる例えばエミッタ電極側などの面積が広い表面電極２のみに形成してもよいし、大電流の流れないベースなどの表面電極２など両方に形成してもよい。
　図１４は、この発明の実施の形態１における半導体装置の断面構造模式図である。図において、半導体装置５００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４，８、樹脂部材５を備える。
　図１４に示すように、表面電極２のおもて面に厚膜電極８、裏面電極３の裏面に厚膜電極４を形成してもよい。また、表面電極２、裏面電極３がそれぞれ複数個配置された場合には、基本的に表面電極２、裏面電極３には、厚膜電極４，８が形成されるが、厚膜電極４，８を形成しない表面電極２及び裏面電極３があってもよいことは言うまでもない。さらに、樹脂部材５は、表面電極２のおもて面に形成された厚膜電極８のおもて面を露出し、裏面電極３の裏面に形成された厚膜電極４の裏面を露出して形成される。また、樹脂部材５は、半導体素子１の外周に面した表面電極２の側面と裏面電極３の側面と接し、裏面電極３の側面から外周部方向へ突出した半導体素子１の外周部を覆っている。さらに、樹脂部材５の高さは、厚膜電極８のおもて面の高さよりも低く、厚膜電極８の側面の一部が露出して形成されている。
　厚膜電極８が形成される表面電極２のおもて面は、上述した厚膜電極４が形成される裏面電極３の裏面と同様に表面電極２と厚膜電極８とを接合するために用いる接合材に対応して同様の構成、製造方法とすることで形成可能であるため、説明は繰り返さない。
　厚膜電極８の材料及び厚みとしては、上述した厚膜電極４と同様であるため、説明は繰り返さない。厚膜電極４と厚膜電極８とは、同じ材料、同じ厚みとしてもよいし、異なる材料、異なる厚みとしてもよい。厚膜電極４、厚膜電極８によって半導体素子１の厚みを補償でき、電気的に接続可能であり、放熱性を確保できる材料、構造であればよい。
　厚膜電極８の面積としては、表面電極２の大きさと同程度あるいは小さい方が、電極として機能させるためにはよい。そして、表面電極２のおもて面に厚膜電極８を形成した場合であっても、半導体素子１のおもて面には、表面電極２が形成されておらず、半導体素子１のおもて面の一部を樹脂部材５から露出させた領域が形成されている。
　厚膜電極８の側面を樹脂部材５で覆う方法としては、裏面電極３の裏面に形成した厚膜電極４の場合と同様であるため、説明は繰り返さない。
　このように構成された半導体装置３００は裏面電極３の裏面に厚膜電極４を設け、半導体装置４００は、表面電極２のおもて面に厚膜電極８を設け、半導体装置５００は、裏面電極３の裏面に厚膜電極４、表面電極２のおもて面に厚膜電極８を設けたので、厚膜電極４または厚膜電極８によって薄厚の半導体素子１の膜厚が補償され、半導体素子１への負荷を軽減することができる。また、半導体装置３００，４００，５００は、半導体素子１の周囲を樹脂部材５で覆ったので、半導体素子１の外周部が樹脂部材５によって保護され、半導体素子１のハンドリング等による半導体素子１の欠け、割れ等の発生が抑制できる。さらに、半導体装置３００，４００，５００は、従来のように半導体素子１に樹脂部材５のみを設けていないので、半導体素子１へ直接負荷がかかることを防止することができる。そのため、半導体装置３００，４００，５００は、ハンドリング等における半導体素子１への負荷を軽減することが可能となる。
　図１５は、この発明の実施の形態１における半導体モジュールを示す断面構造模式図である。図において、半導体モジュール２０００は、半導体装置１００、絶縁回路基板４０、電極端子６０、封止部材であるモールド樹脂７０、接合材８０、冷却器９０を備える。ここで、半導体モジュールにおける上面、下面は、半導体装置におけるおもて面、裏面と同様の向きを表すものである。
　絶縁回路基板４０は、絶縁基板であるセラミック板４１とセラミック板４１の上面および下面に形成された導体層４２，４３を備えている。セラミック板４１としては、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミ（ＡｌＮ）、アルミナ、Ｚｒ含有アルミナを用いることができる。特に、熱伝導性の点からＡｌＮ、Ｓｉ３Ｎ４が好ましく、材料強度の点からＳｉ３Ｎ４がより好ましい。
　セラミック板４１の両面（上面、下面）に形成されている導体層４２，４３は、寸法（大きさ）、厚みがともに同じである金属を用いている。ただし、導体層４２，４３には、それぞれ電気回路が形成されるため、パターン形状が異なる場合がある。また、導体層４２，４３の大きさは、セラミック板４１よりも小さい。導体層４２，４３の大きさをセラミック板４１よりも小さくすることで、導体層４２，４３間の沿面距離を拡げる（確保）ことができる。さらに、導体層４３の大きさをセラミック板４１よりも小さくすることで、セラミック板４１の下側にモールド樹脂７０を回り込ませることができる。導体層４２，４３としては、電気伝導、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金を用いることができる。特に、熱伝導、電気伝導の観点から銅を用いるのが好ましい。
　セラミック板４１の上面側の導体層４２上には、半導体装置１００が、例えば、接合材８０としてはんだ（図示せず）を介して電気的に接合されている。半導体装置１００を構成する材料としては、例えば、珪素（Ｓｉ）以外に炭化珪素（ＳｉＣ）が適用可能である。これらを基板材料として用いたＳｉ半導体素子またはＳｉＣ半導体素子が適用される。
　半導体装置１００と絶縁回路基板４０の上面側の導体層４２との接合は、通常は接合材８０として、はんだが用いられる。また、接合材８０は、はんだ以外に焼結銀や液相拡散材料が適用可能である。焼結銀や液相拡散材料は、はんだ材料と比較して溶融温度が高く、冷却器９０と絶縁回路基板４０の下面側の導体層４３との接合時に再溶融することがなく、半導体装置１００と絶縁回路基板４０の接合信頼性が向上する。
　さらに、焼結銀や液相拡散材料は、はんだより溶融温度が高いため、半導体モジュール２０００の動作温度の高温化が可能となる。焼結銀は、熱伝導性がはんだより良好なため、半導体装置１００の放熱性が向上して信頼性が向上する。液相拡散材料は、焼結銀より低荷重で接合できるためプロセス性が良好で、接合荷重による半導体装置１００へのダメージの影響が防止可能となる。
　電極端子６０は、半導体装置１００上の所定の電極端子６０接合位置に接合される。また、電極端子６０は、絶縁回路基板４０の上面側の導体層４２上の所定の電極端子６０接合位置にも接合される。電極端子６０は、モールド樹脂７０の側面側から外部へ突出した構造になっている。電極端子６０は、例えば、厚み０.５ｍｍの銅板を、エッチングや金型打ち抜きなどで所定の形状に加工したものが使用可能である。
　モールド樹脂７０は、セラミック板４１、導体層４２および上記の導体層４３を封止する。また、モールド樹脂７０は、導体層４２上に配置される半導体装置１００を封止する。このとき、半導体装置１００の半導体素子１のおもて面に露出された領域にもモールド樹脂７０が配置される。さらに、モールド樹脂７０は、電極端子６０の導体層４２または半導体装置１００との接続部分を含んで封止し、電極端子６０の一端はモールド樹脂７０の外部へ突出させている。モールド樹脂７０は、例えば、シリカ粒子が充填されたエポキシ樹脂／フェノール樹脂硬化剤系のモールド樹脂が使用可能である。
　絶縁回路基板４０の下面側の導体層４３と冷却器９０との接合材８０は、例えば、はんだが使用可能である。はんだとしては、Ｓｎ－Ｓｂ組成系のはんだ材が接合信頼性の観点で好ましい。絶縁回路基板４０の下面側の導体層４３と冷却器９０との接合は、半導体装置１００と絶縁回路基板４０との接合の場合と同様に、はんだ以外に焼結銀や液相拡散材料が適用可能である。
　液相拡散材料としては、Ｃｕ－Ｓｎ組成系、Ｃｕ－Ａｇ組成系の材料が接合信頼性の観点で好ましい。焼結銀は熱伝導性がはんだより良好なため、半導体モジュール２０００の放熱性が向上して信頼性が向上する。また、液相拡散材料は、焼結銀より低荷重で接合できるためプロセス性が良好で、接合荷重による半導体モジュール２０００へのダメージの影響が防止可能となる。
　冷却器９０は、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金、ＡｌＳｉＣなどのアルミニウムとセラミックスからなる複合材料を用いることができる。特に、熱伝導性、加工性、軽量の点からアルミニウムおよびアルミニウム合金が好ましい。冷却器９０の内部には、冷却のための冷媒を流すための流路が形成されている。図１５においては、複数の冷却ピン９１を設けることで、より効率的に冷却することが可能となる。冷却器９０の構造としては、この構造に限定されるものではなく、冷却可能な構造であれば適用可能である。そして、上述の半導体モジュール２０００には、半導体装置１００以外でも半導体装置２００，３００，４００，５００、さらに、以下に示す実施の形態における半導体装置を適宜適用することができる。
　以上のように構成された半導体装置においては、半導体素子１の裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　また、半導体素子１の表面電極２のおもて面に厚膜電極８を形成し、厚膜電極８の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　さらに、半導体素子１の表面電極２、裏面電極３に対して厚膜電極４，８をそれぞれ形成したので、半導体素子１の電極の厚膜化により、半導体素子１からの放熱が促進され、半導体装置の短絡耐量の改善も可能となる。
　また、厚膜電極４，８を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極４，８の膜厚が厚い場合においても、厚膜電極４，８が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
実施の形態２．
　本実施の形態２においては、実施の形態１で用いた樹脂部材５の配置において、樹脂部材５は厚膜電極４の裏面よりも下部へ突出した形状である点が異なる。このように、樹脂部材５が厚膜電極４の裏面よりも下部へ突出させたので、厚膜電極４の裏面と他部材とのはんだ接合時の高さ調整のために、別部材を用いる必要がなく、樹脂部材５の厚膜電極４の裏面からの突出量に応じて、はんだ高さを調整することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　このような構造とした場合においても、半導体素子１の裏面電極３の裏面に厚膜電極４を設け、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　図１６は、この発明の実施の形態２における半導体装置の平面構造模式図である。図１７は、この発明の実施の形態２における半導体装置を示す断面構造模式図である。図１６中の一点鎖線ＤＤにおける断面構造模式図が図１７である。図において、半導体装置６００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。図１８は、この発明の実施の形態２における他の半導体装置の断面構造模式図である。図において、半導体装置７００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。
　図１６において、樹脂部材５は、表面電極２の側面から半導体素子１の外周端部までの半導体素子１のおもて面に配置している。また、半導体素子１のおもて面の表面電極２の側面同士が対向する間の領域には、樹脂部材５は配置されておらず、半導体素子１のおもて面が露出している。
　図１７，１８において、半導体装置６００と半導体装置７００との差異は、厚膜電極４の断面方向の大きさ（面積）が異なっている。また、樹脂部材５の半導体素子１の裏面側への回り込み量が異なる。さらに、樹脂部材５は、厚膜電極４の側面よりも内側で厚膜電極４の裏面の外周部にも形成されている。図１７，１８に示すように、半導体装置６００，７００いずれの場合でも、裏面電極３は、半導体素子１よりは小さいが、半導体素子１の裏面のほぼ全面に形成されていてもよい。裏面電極３が半導体素子１のほぼ全面に形成されていることで、半導体素子１の発熱部で発生した熱を厚膜電極４を用いて十分に拡散することができ、熱抵抗を下げる効果が発揮されやすい。
　図１７の場合は、厚膜電極４の大きさは、裏面電極３よりも大きく、厚膜電極４の外周部（側面）は裏面電極３の外周部よりも外部へ突出している。また、厚膜電極４の大きさとしては、裏面電極３よりも小さくてもよく、半導体素子１の発熱部からの熱を効率的に拡散できる位置に配置されればよい。従って、図１８に示すように、裏面電極３よりも小さく半導体素子１の発熱部よりも大きな厚膜電極４を形成してもよい。この場合において、厚膜電極４が形成されていない裏面電極３の裏面の一部は樹脂部材５で覆われている。ただし、図１７の半導体装置６００の方が、図１８の半導体装置７００よりも厚膜電極４と裏面電極３との接触（接合）面積が大きい（広い）ので、半導体素子１で発生した熱を厚膜電極４内で十分に拡散させることができ、熱抵抗を下げる効果が大きい。
　図１７においては、封止部材５は、半導体素子１のおもて面側から裏面側までの外周部を覆い、表面電極２の側面と裏面電極３の側面と接している。また、樹脂部材５は、裏面電極３の側面から突出した厚膜電極４のおもて面側から裏面側までの外周部を覆い、樹脂部材５のおもて面と表面電極２のおもて面とが同一平面となっている。図１８においては、図１７に示した裏面電極側の形状が異なる。厚膜電極４の外形は、裏面電極３の外形よりも小さく、樹脂部材５は、厚膜電極４が形成されていない裏面電極３の裏面と接している。また、樹脂部材５は、厚膜電極４の裏面の外周部にも形成されている。
　実施の形態１の場合と同様に、このように構成された半導体装置６００，７００では、裏面電極３の裏面に厚膜電極４を設けたので、厚膜電極４によって薄厚の半導体素子１の膜厚が補償され、半導体素子１への負荷を軽減することができる。また、半導体装置６００，７００は、厚膜電極４と半導体素子１の周囲を樹脂部材５で覆ったので、半導体素子１の外周部が樹脂部材５によって保護され、半導体素子１の搬送等による半導体素子１の欠け、割れ等の発生が抑制できる。さらに、半導体装置６００，７００は、従来のように半導体素子１に樹脂部材５のみを設けていないので、半導体素子１へ直接負荷がかかることを防止することができる。そのため、半導体装置６００，７００は、搬送等における半導体素子1への負荷を軽減することが可能となる。
　次に本実施の形態２の半導体装置の製造方法について説明する。
　基本的には、実施の形態１で用いた製造工程を用いることで製造可能であるが、本実施の形態２では、厚膜電極４の周囲への樹脂部材５の形成方法が異なる。図１９は、この発明の実施の形態２における半導体装置の製造工程を示す平面構造模式図である。図２０は、この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。図２１は、この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。図２２は、この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。図２３は、この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。図２４は、この発明の実施の形態２における半導体装置の製造工程を示す断面構造模式図である。なお、実施の形態１で示した半導体素子個片化工程までは、同様に適用することが可能である。
　厚膜電極４の周囲を樹脂部材５で覆う（囲む）方法としては、保護シート６を用いてポッティング法により樹脂部材５を注入する方法、コンプレッションモールド法により樹脂部材５を加圧して注入する方法等がある。
　以下、保護シート６を用いたポッティング法による製造方法について説明する。なお、半導体素子１の製造方法については、実施の形態１と同様の方法を用いて製造することが可能である。
　個片化された半導体素子１を形成後、図１９に示すように、保護シート６上に半導体素子１を表面電極２のおもて面が保護シート６のおもて面上に配置されるように、半導体素子１を配置する（半導体素子配置工程）。図１９においては、半導体素子１を３×３個並べた状態を示しているが、特にこの数に限定されるものではなく、半導体素子１が１個であってもよく、さらに３×３個以上配置されていてもよい。図１９中の一点鎖線ＥＥにおける断面構造模式図が図２０である。
　次に、図２１に示すように、ポッティング法により樹脂部材５を半導体素子１の厚膜電極４を覆うように配置（塗布）する（樹脂部材塗布工程）。このとき、実施の形態１で用いたようなケース内に半導体素子１を配置した保護シート６を配置して樹脂部材５を形成してもよい。
　次に、図２２，２３に示すように、金型を用いて不要な部分の樹脂部材５を除去する。上金型７１と下金型７２とで保護シート６を挟み、圧力を加えることで金型に合わせた形状に樹脂部材５が成形される（樹脂部材成形工程）。ただし、金型のみでは、樹脂部材５が十分に除去できないので、厚膜電極４のおもて面を露出させるためには、厚膜電極４のおもて面に残存する樹脂部材５をレーザー等で除去する方法や厚膜電極４のおもて面が露出するまで、研削や研磨等を用いて樹脂部材５を除去する方法を用いる（金属部材露出工程）。なお、図中の矢印は、上金型７１、下金型７２の移動方向を表している。
　次に、樹脂部材５が成形された形状に合わせて切断し（樹脂部材切断工程）、保護シート６から半導体素子１を取り外す（半導体素子取外し工程）。これにより図２４に示すような構造の半導体装置６００が形成される。このように構成することで、ハンドリングの難しい薄厚の半導体素子１であっても、厚膜電極４の周囲に樹脂部材５を配置しているので、半導体素子１に触れることなくハンドリングすることが可能となる。
　以上のように構成された半導体装置においては、半導体素子１の裏面電極３に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　また、半導体素子１のおもて面の表面電極２のおもて面に厚膜電極８を形成し、厚膜電極８の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　さらに、半導体素子１の表面電極２、裏面電極３に対して厚膜電極４，８をそれぞれ形成したので、半導体素子１の電極の厚膜化により、半導体素子１からの放熱が促進され、半導体装置の短絡耐量の改善も可能となる。
　また、厚膜電極４，８を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極４，８の膜厚が厚い場合においても、厚膜電極４，８が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
　さらに、半導体装置６００，７００を冷却器に接続し、半導体素子１の発熱を冷却する必要がある場合、樹脂部材５の突出量を調整して、その接合材の高さ調整をすることも可能となる。
実施の形態３．
　本実施の形態３においては、実施の形態１で用いた厚膜電極４と樹脂部材５の配置において、厚膜電極４を半導体素子１よりも大きくしたことが異なる。また、樹脂部材５が厚膜電極４だけに接するように配置したことが異なる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　このような構造とした場合においても、裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる
　図２５は、この発明の実施の形態３における半導体装置の平面構造模式図である。図２６は、この発明の実施の形態３における半導体装置を示す断面構造模式図である。図２５中の一点鎖線ＦＦにおける断面構造模式図が図２６である。図において、半導体装置８００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。
　厚膜電極４は、裏面電極３の裏面に形成される。厚膜電極４の外形は、半導体素子１の外形よりも大きく、厚膜電極４の外周部は半導体素子１の外周部よりも外部へ突出した形状をしている。すなわち、厚膜電極４は、半導体素子１よりも大きい。
　樹脂部材５は、厚膜電極４の側面と接して、厚膜電極４の周囲を囲んで形成される。また、樹脂部材５は、厚膜電極４の裏面の一部を露出して、厚膜電極４の裏面の外周部に形成されている。樹脂部材５は、表面電極２のおもて面と厚膜電極４の裏面とが、それぞれ電気的に接続可能とするために、露出して形成されている。
　次に本実施の形態３の半導体装置の製造方法について説明する。
　本実施の形態３においても、実施の形態１で示した半導体素子個片化工程までは、同様に適用することが可能である。
　図２７は、この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。図２８は、この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。図２９は、この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。図３０は、この発明の実施の形態３における半導体装置の製造工程を示す断面構造模式図である。
　以下、保護シート６を用いたポッティング法による製造方法について説明する。なお、半導体素子１の製造方法については、実施の形態１と同様の方法を用いて製造することが可能である。
　個片化された半導体素子１を形成後、図２７に示すように、保護シート６上に半導体素子１を表面電極２のおもて面が保護シート６のおもて面上に配置されるように、半導体素子１を配置する（半導体素子配置工程）。図２７においては、断面形状として、半導体素子１を３個並べた状態を示しているが、特にこの数に限定されるものではなく、半導体素子１が１個であってもよく、さらに３×３個以上配置されていてもよい。
　半導体素子１の表面電極２のおもて面を保護シート６上に配置後、ポッティング法により樹脂部材５を半導体素子１の厚膜電極４の側面までを覆うように配置（塗布）する（樹脂塗布工程）。このとき、実施の形態１で用いたようなケース内に半導体素子１を配置した保護シート６を配置して樹脂部材５を形成してもよい。ここで、図２７に示したような形状に樹脂部材５を配置するためには、樹脂部材５の粘度やフィラー量、線膨張係数及び厚膜電極４付きの半導体素子１の配置を調整することで、樹脂部材５は半導体素子１の周囲までは入り込まず、厚膜電極４の周囲を覆うことができる。
　この後、厚膜電極４が樹脂部材５に覆われている状態から、厚膜電極４の電極面（裏面）を露出するために、厚膜電極４の裏面の樹脂部材５をある程度除去する必要がある。この樹脂部材５を所定の厚さまで除去する方法としては、レーザーなどで除去する方法、厚膜電極４の裏面が露出するまで樹脂部材５を研削や研磨などを行う方法などがある。
　例えば、樹脂部材５を研削や研磨で除去した場合の状態を図２８に示す。この状態のままで搬送することも可能である。さらに、ダイシングなどで樹脂部材５を切断し、保護シート６から半導体装置８００を１つずつ取り出すことも可能である。取り出し時も含めて、こわれやすい半導体素子１に触れずに、樹脂部材５の部分でハンドリングすることが可能となる。
　次に、図２８に示すように、上金型７３を用いて厚膜電極４の裏面上の不要な部分の樹脂部材５を除去する。上金型７３で保護シート６上に配置した圧力を加えることで上金型７３に合わせて樹脂部材５が成形される（樹脂部材成形工程）。このようにすることで、厚膜電極４の裏面上の樹脂部材５は、ほとんどなくなる。さらに、レーザー等で厚膜電極４の裏面上にわずかに残った樹脂部材５を除去することで、厚膜電極４の電極面を露出することができる。また、最初からコンプレッションモールドなどにより、金型を用いて樹脂部材５を加圧して注入することでも同様の形状を形成することができる。
　次に、樹脂部材５を成形された形状に合わせて切断し（樹脂部材切断工程）、保護シート６から半導体素子１を取り外す（半導体素子取外し工程）。これにより図３０に示すような構造の半導体装置８００が形成される。このように構成することで、ハンドリングの難しい薄厚の半導体素子１であっても、半導体素子１の裏面電極３の裏面に厚膜電極４を配置し、厚膜電極４の周囲に樹脂部材５を配置しているので、半導体素子１に触れることなくハンドリングすることが可能となる。
　本実施の形態３では、保護シート６上に半導体素子１を並べる手法を例として示したが、ポッティングでは、保護シート６を使わずに、ケース等に半導体素子１を配置しそのまま樹脂部材５を流し込む方法でもよいことはいうまでもない。
　以上のように構成された半導体装置においては、半導体素子１の裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　また、厚膜電極４を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極４の膜厚が厚い場合においても、厚膜電極４が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
実施の形態４．
　本実施の形態４においては、実施の形態３で用いた樹脂部材５の配置において、樹脂部材５の高さを表面電極２のおもて面と同一平面となる高さとしたことが異なる。なお、その他の点については、効果を含めて実施の形態３と同様であるので、詳しい説明は省略する。
　このような構造とした場合においても、裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。また、半導体素子１の側面を囲むように樹脂部材５を配置したことで、半導体素子１への半導体素子１の側面側からの接触を回避することができ、半導体素子１の欠け等を抑制することが可能となる。
　図３１は、この発明の実施の形態４における半導体装置の平面構造模式図である。図３２は、この発明の実施の形態４における半導体装置を示す断面構造模式図である。図３１中の一点鎖線ＧＧにおける断面構造模式図が図３２である。図において、半導体装置９００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。
　厚膜電極４の外形は、半導体素子１の外形よりも大きく、厚膜電極４の外周部は半導体素子１の外周部より外部へ突出した形状をしている。
　図３２において、樹脂部材５は、厚膜電極４の側面と接して、厚膜電極４の周囲を囲んで形成される。また、樹脂部材５は、半導体素子１のおもて面側へ突出し、半導体素子１の周囲を囲んでいる。さらに、このときの半導体素子１のおもて面側へ突出した樹脂部材５の高さは、表面電極２のおもて面と同一平面となる高さである。また、樹脂部材５は、厚膜電極４の裏面側にも形成されている。このとき、樹脂部材５は、厚膜電極４の裏面の一部を露出して、厚膜電極４の裏面の外周部に形成されている。樹脂部材５は、表面電極２のおもて面と厚膜電極４の裏面とが、それぞれ電気的に接続可能とするために、露出して形成されている。
　次に本実施の形態４の半導体装置の製造方法について説明する。
　実施の形態１で示した半導体素子個片化工程までは、同様に適用することが可能である。
　図３３は、この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。図３４は、この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。図３５は、この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。図３６は、この発明の実施の形態４における半導体装置の製造工程を示す断面構造模式図である。
　なお、半導体素子１の製造方法については、実施の形態１と同様の方法を用いて製造することが可能である。
　個片化された半導体素子１を形成後、図３３に示すように、下金型７４内に半導体素子１を表面電極２のおもて面が下金型７４の底面と接して配置する（半導体素子配置工程）。図３３においては、断面形状として、半導体素子１を１個配置した状態を示しているが、特にこの数に限定されるものではなく、半導体素子１が１個であってもよく、さらに３×３個以上配置してもよい。
　次に、図３４に示すように、半導体素子１を下金型７４内に配置後、ポッティング法により樹脂部材５を半導体素子１の厚膜電極４を覆うように配置（塗布）する（樹脂塗布工程）。ここで、下金型７４内に注入する樹脂部材５の粘度やフィラー量、線膨張係数及び厚膜電極４付きの半導体素子１の配置を調整することで、樹脂部材５は半導体素子１の周囲までは入り込まず、厚膜電極４を形成した半導体素子１の周囲を囲むように配置される。
　次に、図３５に示すように、上金型７５を用いて厚膜電極４の裏面上の不要な部分の樹脂部材５を除去する。下金型７４内に配置した半導体素子１に上金型７５を用いて圧力を加えることで下金型７４に合わせて樹脂部材５が成形される（樹脂部材形成工程）。このようにすることで、厚膜電極４の裏面上の樹脂部材５は、ほとんどなくなる。さらに、レーザー等で厚膜電極４の裏面上にわずかに残った樹脂部材５を除去することで、厚膜電極４の裏面を露出することができる。また、上金型７５で厚膜電極４の裏面上の不要な樹脂部材５を除去したあと、下金型７４から半導体素子１を取り出した後、表面電極２に樹脂部材５が付いている場合は、残渣をレーザーなどで除去し、表面電極２のおもて面や厚膜電極４の裏面を露出してもよい。
　これらの工程を経ることで、図３６に示すような構造の半導体装置９００が形成される（半導体素子取出工程）。このように構成することで、ハンドリングの難しい薄厚の半導体素子１であっても、厚膜電極４の周囲に樹脂部材５を配置しているので、半導体素子１に触れることなくハンドリングすることが可能となる。
　図３７は、この発明の実施の形態４における他の半導体装置を示す断面構造模式図である。図において、半導体装置１０００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４、樹脂部材５を備える。
　厚膜電極４の外形は、半導体素子１の外形よりも大きく、半導体素子１の外周部より外部へ突出した形状をしている。
　樹脂部材５は、厚膜電極４の側面と接して、厚膜電極４の周囲を囲んで形成される。また、樹脂部材５は、厚膜電極４の裏面全面を露出して半導体素子１のおもて面側へ突出している。さらに、樹脂部材５の高さは、表面電極２のおもて面と同一平面となる高さである。また、樹脂部材５は、厚膜電極４の裏面側には形成されていない。この点が半導体装置９００との差異である。
　以上のように構成された半導体装置においては、半導体素子１の裏面電極３の裏面に厚膜電極４を形成し、半導体素子１と厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、半導体素子１の欠けを抑制でき、薄厚の半導体素子１の搬送などを容易に行うことができる。
　さらに、半導体素子１の裏面電極３に対して厚膜電極４を形成したので、半導体素子１の電極の厚膜化により、半導体素子１からの放熱が促進され、半導体装置の短絡耐量の改善も可能となる。
　また、厚膜電極４を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極４の膜厚が厚い場合においても、厚膜電極４が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
実施の形態５．
　本実施の形態５においては、実施の形態１で用いた樹脂部材５の配置において、樹脂部材５の高さを表面電極２のおもて面に形成した厚膜電極８のおもて面と同一平面となる高さとしたことが異なる。また、裏面電極３の裏面に形成した厚膜電極４の大きさが異なる。なお、その他の点については、効果を含めて実施の形態１と同様であるので、詳しい説明は省略する。
　このような構造とした場合においても、裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　図３８は、この発明の実施の形態５における半導体装置の断面構造模式図である。図において、半導体装置１１００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極４，８、樹脂部材５を備える。
　厚膜電極４は、裏面電極３の裏面に形成され、厚膜電極４の外形は半導体素子１の外形よりも大きく、半導体素子１の外周部（側面）より外部へ突出した形状をしている。
　厚膜電極８は、表面電極２のおもて面に形成される。また、厚膜電極８の大きさは、表面電極２の大きさと同じ大きさである。厚膜電極８の材料としては、銅ナノ粒子や銀ナノ粒子などの焼結材を用いて形成できる。厚膜電極４の材料を厚膜電極８と同じ材料を用いて形成してもよい。
　樹脂部材５は、厚膜電極４、厚膜電極８の側面と接して、厚膜電極４、厚膜電極８の周囲を囲んで形成される。樹脂部材５の高さは、厚膜電極８のおもて面と同一平面となる高さである。また、樹脂部材５は、厚膜電極４の裏面側には形成されていない。さらに、樹脂部材５は、表面電極２のおもて面に形成された厚膜電極８のおもて面を露出し、裏面電極３の裏面に形成された厚膜電極４の裏面を露出している。また、樹脂部材５は、半導体素子１の外周に面した表面電極２の側面と表面電極２のおもて面に形成した厚膜電極８の側面と裏面電極３の側面と接し、裏面電極３の側面から外周部方向へ突出し、裏面電極３の裏面に形成された厚膜電極４のおもて面と半導体素子１の外周部を覆っている。
　この半導体装置１１００は、上述した実施の形態１から実施の形態４までの製造工程を適宜組み合わせることで作製可能である。
　例えば、半導体ウエハ状態で、表面電極２、裏面電極３を形成する。そして、表面電極２のおもて面上に厚膜電極８を接合する。半導体ウエハから半導体素子１を個片化後、裏面電極３の裏面上に厚膜電極４を接合する。次に、表面電極２のおもて面側を保護シート６で保護した後、樹脂部材５をポッティングして金型で成形する、あるいは、コンプレッションモールドなどで樹脂部材５を成形する。次に、厚膜電極８のおもて面上の樹脂部材５を研削や研磨により除去する。次に、半導体装置１１００ごとに分割し、表面電極２のおもて面の保護シートを剥離することで、半導体装置１１００が形成される。
　以上のように構成された半導体装置においては、半導体素子１の表面電極２のおもて面に厚膜電極８を、裏面電極３の裏面に厚膜電極４を形成し、厚膜電極４、厚膜電極８の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　さらに、半導体素子１の表面電極２、裏面電極３に対して厚膜電極４、厚膜電極８をそれぞれ形成したので、半導体素子１の電極の厚膜化により、半導体素子１からの放熱が促進され、半導体装置の短絡耐量の改善も可能となる。
　また、厚膜電極８を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極８の膜厚が厚い場合においても、厚膜電極４が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
実施の形態６．
　本実施の形態６においては、実施の形態１で用いた表面電極２のおもて面上にのみ厚膜電極８を形成し、樹脂部材５の配置において、樹脂部材５の高さを厚膜電極８のおもて面の高さよりも高くしたとことが異なる。なお、その他の点については、効果を含めて実施の形態１と同様であるので、詳しい説明は省略する。
　このような構造とした場合においても、厚膜電極８の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　図３９は、この発明の実施の形態６における半導体装置の断面構造模式図である。図において、半導体装置１２００は、半導体素子１、表面電極２、裏面電極３、金属部材である厚膜電極８、樹脂部材５を備える。
　厚膜電極８は、表面電極２のおもて面に形成される。また、厚膜電極８の大きさは、表面電極２の大きさと同じ大きさである。厚膜電極８の材料としては、銅ナノ粒子や銀ナノ粒子などの焼結材を用いて形成できる。
　樹脂部材５は、厚膜電極８の側面と接して、厚膜電極８の周囲を囲んで形成される。また、樹脂部材５は、厚膜電極８のおもて面を露出し、半導体素子１の外周に面した表面電極２の側面と裏面電極３の側面と接している。さらに、樹脂部材５は、裏面電極３の側面から外周部方向へ突出した半導体素子１の外周部を覆っている。樹脂部材５の高さは、厚膜電極８のおもて面よりも高くなっている。樹脂部材５の高さを厚膜電極８のおもて面よりも高くすることで、半導体素子１の搬送時等における厚膜電極８のおもて面側を傷等から保護することができる。
　この半導体装置１２００は、上述した実施の形態１から実施の形態４までの製造工程を適宜組み合わせることで作製可能である。
　例えば、半導体ウエハ１０状態で、所定の領域に表面電極２、裏面電極３を形成する。次に、半導体ウエハ１０から半導体素子１を個片化する。半導体素子１に個片化後、樹脂部材５をポッティングして金型により表面電極２のおもて面上の樹脂部材５を薄くする。また、コンプレッションモールドなどで半導体素子１を樹脂封止する。その後、レーザーなどで表面電極２のおもて面上の樹脂部材５を除去する。次に、樹脂部材５で周囲を囲まれ、開口している表面電極２のおもて面上に、銅ナノ粒子や銀ナノ粒子をペーストやインク塗布法等で表面電極２のおもて面上に供給し焼結して、厚膜の厚膜電極８を形成する。このような工程を経ることで、半導体装置１２００が形成される。
　以上のように構成された半導体装置においては、半導体素子１の表面電極２のおもて面に厚膜電極８を形成し、厚膜電極８の周囲を樹脂部材５で覆ったので、半導体素子１のハンドリング時において、半導体素子１にかかる負荷を軽減させることができ、薄厚の半導体素子１の搬送などを容易に行うことができる。
　また、厚膜電極８を銅ナノ粒子や銀ナノ粒子の焼結材を用いて構成したので、厚膜電極８の膜厚が厚い場合においても、厚膜電極８が焼結材特有の多孔質となっているので、線膨張係数の違いから発生する熱応力を緩和でき、半導体素子１への負荷を低減することが可能である。
　さらに、半導体素子１の表面電極２に対して厚膜電極８を形成したので、半導体素子１の電極の厚膜化により、半導体素子１からの放熱が促進され、短絡耐量の改善をすることが可能である。
　上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
　１　半導体素子、２　表面電極、３　裏面電極、４，８　厚膜電極、５　樹脂部材、６　保護シート、１０半導体ウエハ、１１　ノズル、１２　ケース、４０絶縁回路基板、４１　絶縁基板、４２，４３　導体層、６０　電極端子、７０　封止部材、７１，７３，７５　上金型、７２，７４　下金型、８０　接合材、９０　冷却器、９１　冷却ピン、１００，２００，３００，４００，５００，６００，７００，８００，９００，１０００，１１００，１２００　半導体装置、２０００　半導体モジュール。

Claims (12)

  1. おもて面側に表面電極を有し、裏面側に裏面電極を有する薄厚の半導体素子と、
    前記半導体素子の厚み以上の厚みであり、前記表面電極のおもて面または前記裏面電極の裏面の少なくとも一方に形成された金属部材と、
    前記半導体素子の前記おもて面の一部を露出し、前記金属部材の側面と接して前記金属部材の周囲を囲む樹脂部材と、
    を備えた半導体装置。
  2. 前記樹脂部材は、前記半導体素子の周囲を囲む請求項１に記載の半導体装置。
  3. 前記樹脂部材は、前記半導体素子の側面と接し、前記半導体素子の前記おもて面または前記半導体素子の前記裏面の少なくとも一方の外周部を覆っている請求項２に記載の半導体装置。
  4. 前記金属部材は、前記裏面電極の前記裏面に前記金属部材のおもて面が接して形成され、前記裏面電極よりも大きい請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記樹脂部材は、前記金属部材の前記おもて面または前記金属部材の裏面の少なくとも一方の外周部を覆っている請求項４に記載の半導体装置。
  6. 前記金属部材は、前記裏面電極よりも小さく、前記裏面電極の前記裏面に前記金属部材のおもて面が接して形成され、
    前記樹脂部材は、前記裏面電極の前記裏面と接している請求項３に記載の半導体装置。
  7. 前記金属部材は、前記表面電極の前記おもて面に前記金属部材の裏面が接して形成され、前記樹脂部材の高さは、前記金属部材のおもて面の高さより高いまたは低い請求項３に記載の半導体装置。
  8. 前記半導体素子の厚みは、３０μｍ以上１５０μｍ以下である請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 前記厚膜電極の厚みは、前記厚膜電極の曲げ剛性が、前記厚膜電極が形成される前記半導体素子の曲げ剛性以上となる厚みである請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 薄厚の半導体ウエハのおもて面に表面電極、裏面に裏面電極を形成する電極形成工程と、
    前記表面電極のおもて面または前記裏面電極の裏面の少なくとも一方に金属部材を形成する金属部材形成工程と、
    前記半導体ウエハを半導体素子に個片化する半導体素子個片化工程と、
    前記半導体素子の前記おもて面の一部を露出し、前記金属部材の側面と接して前記金属部材の周囲を樹脂部材で囲む樹脂部材塗布工程と、
    を備えた半導体装置の製造方法。
  11. 前記表面電極の前記おもて面を保護シート上に配置する半導体素子配置工程と、
    前記保護シートから前記半導体素子を取り外す半導体素子取外し工程と、
    を備えた請求項１０に記載の半導体装置の製造方法。
  12. 　請求項１から請求項９のいずれか１項に記載の半導体装置を有し、前記半導体装置が搭載された絶縁基板と、
    前記半導体装置と前記絶縁基板とを封止する封止部材と、
    前記絶縁基板と接合された冷却器と、
    を備えた半導体モジュール。
PCT/JP2018/000848 2017-03-08 2018-01-15 半導体装置、その製造方法および半導体モジュール WO2018163599A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018527826A JP6477975B2 (ja) 2017-03-08 2018-01-15 半導体装置、その製造方法および半導体モジュール
CN201880015536.7A CN110383439B (zh) 2017-03-08 2018-01-15 半导体装置、其制造方法以及半导体模块
DE112018001239.5T DE112018001239T5 (de) 2017-03-08 2018-01-15 Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
US16/479,747 US11264318B2 (en) 2017-03-08 2018-01-15 Semiconductor device, method for manufacturing the same, and semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017043893 2017-03-08
JP2017-043893 2017-03-08

Publications (1)

Publication Number Publication Date
WO2018163599A1 true WO2018163599A1 (ja) 2018-09-13

Family

ID=63448898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/000848 WO2018163599A1 (ja) 2017-03-08 2018-01-15 半導体装置、その製造方法および半導体モジュール

Country Status (5)

Country Link
US (1) US11264318B2 (ja)
JP (2) JP6477975B2 (ja)
CN (1) CN110383439B (ja)
DE (1) DE112018001239T5 (ja)
WO (1) WO2018163599A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228485B2 (ja) * 2019-06-28 2023-02-24 日立Astemo株式会社 半導体装置およびその製造方法
JP1696315S (ja) * 2021-03-23 2021-10-04 電力用半導体素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126577U (ja) * 1978-02-24 1979-09-04
JPS54177272U (ja) * 1978-05-31 1979-12-14
JPS56124265A (en) * 1980-03-05 1981-09-29 Hitachi Ltd Semiconductor device
JPH09298211A (ja) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp 圧接型半導体装置およびその製造方法
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
JP2001352066A (ja) * 2000-04-06 2001-12-21 Denso Corp 絶縁ゲート型パワーｉｃ
JP2011061116A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015220382A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 パワーモジュール

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU8403075A (en) 1974-08-27 1977-02-24 Auto-Bake Pty Limited A food processing oven
JPS54126577A (en) 1978-03-24 1979-10-01 Nec Corp Breakdown voltage measuring apparatus of electronic parts
DE3024939C3 (de) 1979-07-02 1994-08-11 Hitachi Ltd Halbleiteranordnung
KR20010072328A (ko) * 1998-08-07 2001-07-31 가나이 쓰토무 평형 반도체 장치, 그 제법 및 이것을 이용한 변환기
US6809348B1 (en) 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
JP2001350266A (ja) * 2000-06-09 2001-12-21 Sumitomo Chem Co Ltd レジスト組成物の製造方法
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
WO2009125779A1 (ja) 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
JP5126278B2 (ja) 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US8749029B2 (en) 2012-02-15 2014-06-10 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP2013183104A (ja) * 2012-03-02 2013-09-12 Toyota Industries Corp 半導体装置
JP5558595B2 (ja) 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
JP6699111B2 (ja) 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126577U (ja) * 1978-02-24 1979-09-04
JPS54177272U (ja) * 1978-05-31 1979-12-14
JPS56124265A (en) * 1980-03-05 1981-09-29 Hitachi Ltd Semiconductor device
JPH09298211A (ja) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp 圧接型半導体装置およびその製造方法
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
JP2001352066A (ja) * 2000-04-06 2001-12-21 Denso Corp 絶縁ゲート型パワーｉｃ
JP2011061116A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015220382A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
CN110383439B (zh) 2023-04-28
JP6477975B2 (ja) 2019-03-06
JP6656439B2 (ja) 2020-03-04
CN110383439A (zh) 2019-10-25
US20210296226A1 (en) 2021-09-23
JP2019091915A (ja) 2019-06-13
US11264318B2 (en) 2022-03-01
DE112018001239T5 (de) 2019-12-12
JPWO2018163599A1 (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
EP3198640B1 (en) Method of forming a semiconductor package
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
US20240079384A1 (en) Semiconductor package and semiconductor device
JP6656439B2 (ja) 半導体装置、その製造方法および半導体モジュール
US20160372393A1 (en) Laminar Structure, a Semiconductor Device and Methods for Forming Semiconductor Devices
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP6317178B2 (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP7017098B2 (ja) 半導体装置
WO2023120196A1 (ja) 半導体装置
JP2013157492A (ja) 素子収納用パッケージ、および実装構造体
WO2022162871A1 (ja) 両面冷却パワーモジュール
JP2004186643A (ja) 半導体装置およびその製造方法
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JP2023092306A (ja) 半導体装置
KR20220141977A (ko) 파워모듈 및 그 제조방법
CN117080176A (zh) 功率半导体模块装置及其制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018527826

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18764638

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18764638

Country of ref document: EP

Kind code of ref document: A1