DE102015209977A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102015209977A1
DE102015209977A1 DE102015209977.6A DE102015209977A DE102015209977A1 DE 102015209977 A1 DE102015209977 A1 DE 102015209977A1 DE 102015209977 A DE102015209977 A DE 102015209977A DE 102015209977 A1 DE102015209977 A1 DE 102015209977A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor chip
semiconductor
frame part
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015209977.6A
Other languages
English (en)
Inventor
Masaki Furumai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE102015209977A1 publication Critical patent/DE102015209977A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Halbleitervorrichtung gemäß einer Art und Weise umfasst einen Halbleiterchip; ein Chipmontagesubstrat, auf dem der Halbleiterchip montiert ist; einem Chipbehälter, der auf dem Chipmontagesubstrat bereitgestellt ist und der den Halbleiterchip enthält; und ein Dichtteil, das den Chipbehälter, der den Halbleiterchip enthält und das Chipmontagesubstrat abdichtet. Der Chipbehälter weist ein Rahmenteil auf, das einen Rand des Halbleiterchips umgibt. Die Höhe des Rahmenteils ist größer ist als die des Halbleiterchips. Die Innenseite des Rahmenteils in dem Chipbehälter ist mit einem Chipbeschichtungsmaterial ausgestattet, das den Halbleiterchip schützt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Hintergrund
  • Als eine Halbleitervorrichtung ist eine bekannt, in der ein Halbleiterchip auf einem Metallstück (Chipmontagesubstrat) mit guter thermischer Leitfähigkeit montiert und mit einem Harz abgedichtet ist, wie es in der Patentliteratur 1 ( japanische Patentveröffentlichungsnummer 2795961 ) offenbart ist. In der Technik, die in der Patentliteratur 1 offenbart ist, wird der Halbleiterchip zu seinem Schutz mit einem Chipbeschichtungsmaterial bedeckt. In diesem technischem Gebiet ist auch die japanische Patentveröffentlichung Nr. 2698259 bekannt.
  • Zusammenfassung
  • Zum Bedecken eines Halbleiterchips mit einem Chipbeschichtungsmaterial wird es als typisch angesehen, den Halbleiterchip einem Vergussverfahren (Harzverguss, resin potting) mit dem Chipbeschichtungsmaterial zu unterziehen und dann das Chipbeschichtungsmaterial auszuhärten.
  • Jedoch hängt die Form des Vergussharzes von der Oberflächenspannung des Chipbeschichtungsmaterials, bis das Chipbeschichtungsmaterial aushärtet, ab. Deshalb bedeckt das Chipbeschichtungsmaterial, unmittelbar nachdem es auf dem Halbleiterchip vergossen wurde, den Halbleiterchip, jedoch kann es sich vor dem Aushärten ausbreiten (oder zusammenziehen). Im Ergebnis kann ein Teil des Halbleiterchips, insbesondere eine Ecke des Halbleiterchips, auf der Seite, die dem Metallstück (Chipmontagesubstrat), das mit dem Halbleiterchip verbunden ist, gegenüberliegt, von dem Chipbeschichtungsmaterial freiliegen. In diesem Fall kann das Chipbeschichtungsmaterial den Halbleiterchip nicht vollständig schützen, wodurch die Haltbarkeit der Halbleitervorrichtung verringert wird.
  • Es ist eine Aufgabe der vorliegenden Erfindung eine Halbleitervorrichtung bereitzustellen, die einen Halbleiterchip mit einem Chipbeschichtungsmaterial sicherer schützen kann.
  • Die Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst einen Halbleiterchip; ein Chipmontagesubstrat, auf dem der Halbleiterchip montiert ist; einen Chipbehälter, der auf dem Chipmontagesubstrat bereitgestellt ist, und der den Halbleiterchip enthält; und ein Abdichtungsteil, das den Chipbehälter, der den Halbleiterchip und das Chipmontagesubstrat enthält, abdichtet. Der Chipbehälter weist ein Rahmenteil auf, das einen Rand des Halbleiterchips umgibt. Eine Höhe des Rahmenteils ist größer als die des Halbleiterchips. Die Innenseite des Rahmenteils in dem Chipbehälter ist mit einem Chipbeschichtungsmaterial ausgestattet, das den Halbleiterchip schützt.
  • Dadurch kann eine Halbleitervorrichtung bereitgestellt werden, die den Halbleiterchip mit einem Chipbeschichtungsmaterial sicherer schützen kann.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht der Halbleitervorrichtung gemäß einer Art und Weise;
  • 2A ist eine Draufsicht, die die Halbleitervorrichtung von 1 ohne ihren Abdichtungsteil veranschaulicht;
  • 2B ist eine Seitenansicht, die die Halbleitervorrichtung von 1 ohne ihren Abdichtungsteil veranschaulicht;
  • 3 ist eine Querschnittsansicht entlang der Linie III-III von 1;
  • 4 ist ein Diagramm, das schematisch eine Querschnittsstruktur der Halbleitervorrichtung gemäß einer anderen Art und Weise veranschaulicht;
  • 5A ist ein Diagramm zur Veranschaulichung eines Beispiels für elektrische Verbindungen zwischen einem Halbleiterchip und einem Chipmontagesubstrat in der Halbleitervorrichtung der Art und Weise, die in 4 dargestellt ist; und
  • 5B ist ein Diagramm zur Veranschaulichung eines anderen Beispiels von elektrischen Verbindungen zwischen dem Halbleiterchip und dem Chipmontagesubstrat in der Halbleitervorrichtung der Art und Weise, die in 4 dargestellt ist.
  • Ausführliche Beschreibung
  • Beschreibung von Ausführungsformen der Erfindung
  • Zuerst werden die Inhalte der Ausführungsform der vorliegenden Erfindung aufgelistet und erklärt. (1) Die Halbleitervorrichtung gemäß einer Art und Weise umfasst einen Halbleiterchip; ein Chipmontagesubstrat, auf dem der Halbleiterchip montiert ist; einen Chipbehälter, der auf dem Chipmontagesubstrat bereitgestellt und den Halbleiterchip enthält; und ein Dichtteil, das den Chipbehälter, der den Halbleiterchip enthält, und das Chipmontagesubstrat abdichtet. Der Chipbehälter weist ein Rahmenteil auf, das einen Rand des Halbleiterchips umgibt. Eine Höhe des Rahmenteils ist größer als die des Halbleiterchips. Die Innenseite des Rahmenteils in dem Chipbehälter ist mit einem Chipbeschichtungsmaterial ausgestattet, das den Halbleiterchip schützt.
  • In der oben erwähnten Halbleitervorrichtung befindet sich der Halbleiterchip in dem Chipbehälter, während die Innenseite des Rahmenteils in dem Chipbehälter mit dem Chipbeschichtungsmaterial ausgestattet ist. Deswegen ist der Bereich, der mit dem Chipbeschichtungsmaterial ausgestattet ist, durch das Rahmenteil definiert. Die Höhe des Rahmenteils ist größer ist als die des Halbleiterchips. Im Ergebnis kann das Chipbeschichtungsmaterial zuverlässig den Halbleiterchip bedecken, wodurch der Halbleiterchip sicherer geschützt wird.
    • (2) In einer Art und Weise kann der Chipbehälter das Rahmenteil sein. Dies erlaubt es dem Chipbeschichtungsmaterial, den Halbleiterchip in einer einfachen Struktur sicherer zu schützen.
    • (3) In einer Art und Weise kann der Chipbehälter ein Auflageteil aufweisen, das auf dem Chipmontagesubstrat gesichert ist, und auf dem der Halbleiterchip montiert ist und das Rahmenteil ist auf dem Auflageteil angeordnet,. Diese Art und Weise macht es beispielsweise möglich, die Halbleitervorrichtung herzustellen, indem der Chipbehälter, der den Halbleiterchip enthält, auf dem Chipmontagesubstrat montiert wird. Deshalb ist die Halbleitervorrichtung einfacher herzustellen.
    • (4) In einer Art und Weise kann das Auflageteil eine Wärmeabstrahlplatte sein. In dieser Art und Weise verbessert die Tatsache, dass das Auflageteil eine Wärmeabstrahlplatte ist, die Wärmeableitung des Halbleiterchips während seines Betriebs.
    • (5) Eine Art und Weise kann weiterhin eine erste Leitung, die integral mit dem Chipmontagesubstrat verbunden und elektrisch an den Halbleiterchip angeschlossen ist, und eine zweite Leitung umfassen, die beabstandet von dem Chipmontagesubstrat, jedoch durch den Dichtteil an dem Chipmontagesubstrat gesichert und mit dem Halbleiterchip elektrisch verbunden ist. Durch diese Art und Weise kann der Halbleiterchip durch die erste und die zweite Leitung angetrieben werden.
  • Ausführliche Beschreibung
  • Einzelheiten der Ausführungsformen der Erfindung
  • Im Folgenden werden bestimmte Beispiele der Halbleitervorrichtungen gemäß den Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen erklärt. Die vorliegende Erfindung ist nicht auf diese Darstellungen eingeschränkt, sondern wird durch die Ansprüche angezeigt, und es ist beabsichtigt, dass alle Änderungen innerhalb des Geists und des Rahmens der Äquivalente zu den Ansprüchen eingeschlossen sind. In den Erklärung zu den Zeichnungen wird auf dieselben Bestandteile mit denselben Bezugszeichen Bezug genommen, während die überlappende Beschreibung weggelassen wird. Abmessungsverhältnisse in den Zeichnungen korrespondieren nicht immer mit der Beschreibung.
  • Erste Ausführungsform
  • Die Halbleitervorrichtung gemäß einer Ausführungsform wird mit Bezug auf die 1 bis 3 erklärt. 1 ist eine perspektivische Ansicht der Halbleitervorrichtung gemäß einer Ausführungsform. 2A ist eine Draufsicht der Halbleitervorrichtung, die in 1 dargestellt ist. 2B ist eine Seitenansicht der Halbleitervorrichtung, die in 1 dargestellt ist. 2A und 2B lassen den Dichtteil weg, der in 1 dargestellt ist. 3 ist eine Querschnittsansicht, die entlang der Linie III-III der 1 aufgenommen ist.
  • Wie in den 1, 2A und 2B dargestellt ist, ist die Halbleitervorrichtung 10 eine harzabgedichtete Halbleitervorrichtung, die eine Chipunterlage (Chipmontagesubstrat) 12, drei Leitungen 14, 16, 18, einen Halbleiterchip 20, ein Rahmenteil (Chipbehälter) 22 und ein Dichtteil 24 umfasst.
  • Die Chipunterlage 12 hat eine Plattenform und ist elektrisch leitfähig. Die Chipunterlage 12 hat beispielsweise eine rechteckige Form in Draufsicht. Beispiele von Materialien, die die Chipunterlage 12 bilden, schließen Kupfer und Kupferverbindungen ein. Wenn es deshalb aus einem Metall gebildet wird, ist die Chipunterlage 12 ein Metallstück (oder ein Metallstreifen). In einer Art und Weise kann die Chipunterlage 12 mit einem Durchgangsloch 26 gebildet sein, das in der Dickenrichtung der Platte durch es hindurchdringt. Das Durchgangsloch 26 ist ein Loch zum Durchführen einer Schraube, wenn die Halbleitervorrichtung 10 an anderen Elementen und Ähnlichen beispielsweise durch Schrauben gesichert wird.
  • Die drei Leitungen 14, 16, 18 arbeiten als Elektrodenanschlüsse zum Verbinden des Halbleiterchips 20 nach außen und bilden einen Leitungsrahmen zusammen mit der Chipunterlage 12. Eine Leitung (erste Leitung) 16 der drei Leitungen 14, 16, 18 ist mechanisch (oder physikalisch) integral mit einer Seite 12a der Chipunterlage 12 verbunden. Da die Chipunterlage 12 elektrisch leitfähig ist, sind die Leitung 16 und die Chipunterlage 12 miteinander elektrisch verbunden. Beispiele von Materialien für die Leitung 16 schließen solche für die Chipunterlage 12 ein. Die Chipunterlage 12 mit der Leitung 16, die damit verbunden ist, muss nur so gemacht sein, dass die Leitung 16 mechanisch direkt mit der Chipunterlage 12 verbunden ist, und kann hergestellt werden, indem ein elektrisch leitfähiges Plattenmaterial, wie beispielsweise eine Metallplatte, z. B. durch Pressen integral geformt wird.
  • Die verbleibenden zwei Leitungen (zweite Leitungen) 14, 18 in den Leitungen 14, 16, 18 sind von der Seite 12a der Chipunterlage 12 beabstandet, jedoch an der Chipunterlage 12 durch das Dichtteil 24 gesichert. Beispiele für Materialien für die Leitungen 14, 18 schließen Kupfer und Kupferverbindungen ein.
  • Der Halbleiterchip 20 ist ein Halbleiterelement, das auf eine Frontseite 12b der Chipunterlage 12 montiert ist. Beispiele für den Halbleiterchip 20 schließen Transistoren, wie beispielsweise MOS-FET und Isoliergatebipolartransistoren (IGBT), und Dioden, wie beispielsweise p-n-Übergangdioden und Schottky-Barrierendioden, ein. Beispiele für Materialien für den Halbleiterchip 20 schließen Halbleiter mit breiter Bandlücke und andere Halbleiter, wie beispielsweise Silizium, ein. Die Halbleiter mit breiter Bandlücke weisen eine Bandlücke größer als die von Silizium auf. Beispiele für Halbleiter mit breiter Bandlücke schließen Siliziumkarbid (SiC), Galliumnitrid (GaN) und Diamant ein.
  • Im Folgenden wird der Halbleiterchip 20 der Bequemlichkeit halber als ein MOS-FET erklärt.
  • Der Halbleiterchip 20, der ein MOS-FET ist, kann Elektrodenanschlüsse GP, SP aufweisen, die elektrisch mit den Gate- bzw. Sourceelektroden an ihrer Vorderseite (einer Fläche auf der Seite, die der Vorderseite 12b der Chipunterlage 12 gegenüberliegt) verbunden sein. Der Elektrodenanschluss GP ist elektrisch mit der Leitung 14 durch einen Leitungsdraht 28a verbunden. Der Elektrodenanschluss SP ist elektrisch mit der Leitung 18 durch einen Leitungsdraht 28b verbunden. Beispiele für die Leitungsdrähte 28a, 28b schließen Aluminiumdrähte, Aluminiumbänder, Golddrähte, Goldbänder und Kupferdrähte ein. Ein Elektrodenanschluss, der elektrisch mit einer Drainelektrode verbunden ist, kann auf der gesamten Rückseite des Halbleiterchips 20 gebildet werden.
  • Der Halbleiterchip 20 kann auf der Vorderseite 12b montiert sein, indem er daran mit bleihaltigem Metalllötmittel, bleifreiem Metalllötmittel oder einem elektrisch leitfähigen Klebstoff, wie beispielsweise eine Silberpaste oder einem elektrisch leitfähigen Harz gebondet ist. Wenn der Elektrodenanschluss auf der Rückseite (die Oberfläche auf der Vorderseite 12b) des Halbleiterchips 20 ausgebildet ist, verbindet das Bonden des Halbleiterchips 20 an der Vorderseite 12b mit dem Lötmittel oder dem elektrisch leitfähigen Klebstoff, wie oben eräwhnt, den Halbleiterchip 20 elektrisch mit der Chipunterlage 20 und im Ergebnis mit der Leitung 16.
  • Das Rahmenteil 22 ist ein Rahmen, der an die Vorderseite 12b gesichert ist, um so den Rand des Halbleiterchips 20 zu umgeben. Mit anderen Worten ist der Halbleiterchip 20 in dem Rahmenteil 22 enthalten. In Aufsicht (wenn man in Dickenrichtung des Halbleiterchips 20 sieht) kann das Rahmenteil 22 eine quadratische Form aufweisen, wie sie in 2 dargestellt ist, oder eine kreisförmige Form, solange sie wie ein Ring geformt ist. Die Höhe des Rahmenteils 22 (die Länge in normalen Richtung zur Vorderseite 12b) ist größer als die Höhe (oder Dicke) des Halbleiterchips 20, wie es in den 2B und 3 dargestellt ist. In einer Art und Weise kann das Rahmenteil 22 eine solche Höhe aufweisen, so dass sie nicht in Kontakt mit den Leitungsdrähten 28a, 28b kommt, d. h. eine Höhe geringer als die des höchsten Punktes der Schleifen der Leitungsdrähte 28a, 28b. Beispiele der Materialien für den Rahmenteil 22 sind nicht eingeschränkt, enthalten aber Metalle, Keramiken und Harze.
  • Das Rahmenteil 22, das aus einem Metall hergestellt ist, kann fest an die Chipunterlage 12 mit demselben Lötmittel, Silberpaste oder Klebstoff, die verwendet wird, um den Halbleiterchip 20 an die Chipunterlage 12 fest zu fixieren, fixiert sein. Das Rahmenteil 22, das aus einer Keramik, oder einem Harz hergestellt ist, kann mit einem Klebstoff fest an die Chipunterlage 12 fixiert sein.
  • Wie in 3 dargestellt ist, ist die Innenseite des Rahmenteils 22 mit einem Chipbeschichtungsmaterial 30 ausgestattet, um den Halbleiterchip zu schützen, so dass der Halbleiterchip 20 in dem Chipbeschichtungsmaterial 30 vergraben ist. Insbesondere wird ein Chipbeschichtungsmaterial 30 in die Innenseite des Rahmenteils 22 injiziert, so dass der Halbleiterchip 20 in dem Chipbeschichtungsmaterial 30 vergraben wird. Im Folgenden wird auf den Bereich, der mit dem Chipbeschichtungsmaterial 30 ausgestattet ist, als der Bereich Bezug genommen, in den das Chipbeschichtungsmaterial 30 injiziert wurde. In einer Art und Weise, wie sie in 3 dargestellt ist, reicht es aus, dass das Innere des Rahmenteils 22 mit dem Chipbeschichtungsmaterial 30 befüllt wird, während es für das Chipbeschichtungsmaterial 30 nur erforderlich ist, so bereitgestellt zu werden, dass der Halbleiterchip 20 darin vergraben wird. Das heißt, die Höhe des Bereichs, der mit dem Chipbeschichtungsmaterial 30 injiziert wird, kann kleiner sein als der des Rahmenteils 22, solange sie höher ist als der des Halbleiterchips 20.
  • Beispiele von Materialien für das Chipbeschichtungsmaterial 30 schließen Epoxidbasierte Harze (spezielle Beispiele davon schließen Epoxidharze ein), Polyimidharze, Polyimidbasierte Silikonharze (bestimmte Beispiele davon schließen Polyimidsilikonharze ein) und Silikonharze ein. In einer Art und Weise ist das Chipbeschichtungsmaterial 30 aus einem feuchtigkeitsbeständigen Harz hergestellt, d. h. einem Harz mit einer geringen Wasserabsorption. Mit Feuchtigkeitsbeständigkeit (oder geringe Wasserabsorption) ist gemeint, dass die Wasserabsorption 1% oder geringer ist. Beispiele von feuchtigkeitsbeständigen Harzen schließen die oben erwähnten Epoxid-basierten Harze ein.
  • Das Dichtteil 24 dichtet die Chipauflage 12 und das Rahmenteil 22, das den Halbleiterchip 20 enthält, ab. Wie in 1 dargestellt ist, weisen die Leitungen 14, 18 entsprechende Enden 14a, 18a auf, die in dem Dichtteil 24 liegen und die an der Chipauflage 12 durch das Dichtteil 24 gesichert sind. In den Leitungen 14, 16, 18 sind die Teile auf der Innenseite und Außenseite des Dichtteils 24 sogenannte innere bzw. äußere Leitungen.
  • Wie in 1 dargestellt ist, ist ein Beispiel für äußere Formen des Dichtteils 24 ein rechtwinkliges Parallelepiped. Das Dichtteil 24 ist aus einem Harz hergestellt, wovon Beispiele thermisch aushärtende Harze sind. Beispiele der thermisch aushärtenden Harze schließen Epoxid-basierte Harze ein. Andere Beispiele des Dichtteils 24 schließt Phenolharze ein. Der Dichtteil 24 kann durch Abformung der Chipunterlage 12 und des Rahmenteils 22, das den Halbleiterchip 20 enthält, mit einem Harz gebildet werden, um das Dichtteil 24 zu erhalten.
  • Das Dichtteil 24 kann eine Rückseite 12c der Chipunterlage 12 bedecken, wie es in 3 dargestellt ist, oder die Chipunterlage 12 und desgleichen Abdichten, so dass die Rückseite 12c freiliegt. In einer Art und Weise kann der Dichtteil 24 mit einem Durchgangsloch 32 (siehe 1) gebildet sein, dessen Mittelachse mit der des Durchgangslochs 26 der Chipauflage 12 zusammenfällt. Wie bei dem Durchgangsloch 26 ist das Durchgangsloch 32 ein Loch, durch das eine Schraube hindurchgeht, wenn geschraubt wird, usw. Das Durchgangsloch 32 weist einen Durchmesser auf, der kleiner ist als der des Durchgangslochs 26.
  • Die Halbleitervorrichtung 10 kann beispielsweise wie folgt hergestellt werden. Als erstes wird die Chipunterlage 12 mit der Leitung 16, die damit integral verbunden ist, vorbereitet und der Halbleiterchip 20 wird auf die Vorderseite 12b mit Lötmittel und desgleichen montiert.
  • Das Rahmenteil 22 ist fest an der Vorderseite 12b fixiert, so dass der Halbleiterchip 20 darin enthalten ist. Das Rahmenteil 22, das aus einem Metall hergestellt ist, kann fest an der Vorderseite 12b mit demselben Lötmittel fest fixiert werden, das auch verwendet wird, wenn der Halbleiterchip 20 an die Vorderseite 12b fest fixiert wird, oder mit einer Silberpaste oder einem Klebstoff, nachdem der Halbleiterchip auf der Vorderseite 12b montiert wurde. Das Rahmenteil 22, das aus einem Harz hergestellt ist, kann an der Vorderseite 12b mit einem Klebstoff nach der Montage des Halbleiterchips 20 auf die Vorderseite 12b fest fixiert werden.
  • Nachdem der Halbleiterchip 20 mit dem Rahmenteil 22 umgeben wurde, wird der Halbleiterchip 20 elektrisch mit den Leitungen 14, 18 mit den Leitungsdrähten 28a, 28b verbunden.
  • Danach wird das Chipbeschichtungsmaterial 30 in das Innere des Rahmenteils 22 injiziert, so dass den Halbleiterchip 20 bedeckt ist. Danach wird das Chipbeschichtungsmaterial 30 mit einem Verfahren (wie beispielsweise Erhitzen oder ultraviolettes Bestrahlen) entsprechend den Eigenschaften des Chipbeschichtungsmaterials 30 ausgehärtet.
  • Als nächstes wird die Chipunterlage 12 und das Rahmenteil 22 mit dem Dichtteil 24 abgedichtet, um so die Halbleitervorrichtung 10 zu erhalten. Das Dichtteil 24 kann durch Abformen der Chipauflage 12 und des Rahmenteils 22, das den Halbleiterchip 20 enthält, und das das Chipbeschichtungsmaterial 30 darin injiziert hat, beispielsweise mit einem Harz für das Dichtteil 24 (auf das im Folgenden als das Dichtteil Bezug genommen wird). Zum Zeitpunkt des Abformens werden die Chipauflage 12 und desgleichen mit dem Abdichtharz abgeformt, so dass entsprechend ein Ende der Leitungen 16, 18 in dem Dichtteil 24 liegen. Beispiele des Dichtharzes schließen Epoxid-basierte Harze und Phenolharze ein.
  • In der Halbleitervorrichtung 10 wird der Halbleiterchip 20, der mit dem Dichtteil 24 abgedichtet ist und der in dem Chipmontagesubstrat 30 vergraben ist, elektrisch mit den Leitungen 14, 16, 18, verbunden. Dadurch wird es möglich, den Halbleiterchip 20 mit Energie und Eingangs-/Ausgangssignalen zu/von dem Halbleiterchip 20 angemessen durch die Leitungen 14, 16, 18 zu versorgen. Das heißt, der Halbleiterchip 20 kann durch die Leitungen 14, 16, 18 angesteuert werden, so dass die Halbleitervorrichtung 10 arbeiten kann.
  • Die Halbleitervorrichtung 10 weist das Rahmenteil 22 auf, das den Halbleiterchip 20 an seinem Rand umgibt, während das Chipbeschichtungsmaterial 30 in der Innenseite des Rahmenteils 22 injiziert ist. Mit anderen Worten, der mit dem Chipbeschichtungsmaterial 30 injizierte Bereich wird durch das Rahmenteil definiert. Deshalb ist der Halbleiterchip 20 sicher mit dem Chipbeschichtungsmaterial 30 beschichtet, welches die Haltbarkeit des Halbleiterchips 20 und folglich die Haltbarkeit der Halbleitervorrichtung 10 verbessert. Dieser Punkt wird im Vergleich zu einem Fall erklärt, in dem kein Rahmenteil 22 bereitgestellt ist.
  • Wenn das Rahmenteil 22 nicht bereitgestellt ist, kann man sich beispielsweise folgendes Verfahren zum Bedecken des Halbleiterchips 20 mit dem Chipbeschichtungsmaterial 30 überlegen. Das heißt, nach der Montage des Halbleiterchips 20 auf die Vorderseite 12b wird das Chipbeschichtungsmaterial 30 auf den Halbleiterchip 20 gegossen. Dann wird das vergossene Chipbeschichtungsmaterial 30 ausgehärtet. Unmittelbar nach dem Verguss auf dem Halbleiterchip 20 bedeckt das Chipbeschichtungsmaterial 30 den Halbleiterchip 20, jedoch kann es sich vor dem Aushärten ausbreiten. Und als ein Ergebnis kann ein Teil des Halbleiterchips 20, insbesondere eine Ecke des Halbleiterchips 20 auf der Vorderseite von dem Chipbeschichtungsmaterial 30 freiliegen. Dies geschieht, da die Vergussform des Chipbeschichtungsmaterials 30 vor dem Aushärten von der Oberflächenspannung des Chipbeschichtungsmaterials 30 abhängt.
  • Im Gegensatz dazu, wenn das Rahmenteil 22 am Rand des Halbleiterchips 20 wie in der Halbleitervorrichtung 10 bereitgestellt ist, wird der Bereich, der mit dem Chipbeschichtungsmaterial 30 injiziert wird, definiert durch das Rahmenteil 22. Mit anderen Worten, das Rahmenteil 22 wirkt als eine Sperre gegen das Chipbeschichtungsmaterial 30. Wenn das Chipbeschichtungsmaterial 30 in das Innere des Rahmenteils 22 injiziert wird, um den Halbleiterchip 20 zu bedecken, hängt in diesem Fall die Form des Injektionsbereichs nicht im Wesentlichen von der Oberflächenspannung des Chipbeschichtungsmaterials 30 ab. Deshalb kann selbst nach dem Aushärten des Chipbeschichtungsmaterials 30 der Halbleiterchip 20 als Ganzes sicher mit dem Chipbeschichtungsmaterial 30 bedeckt werden, wodurch der Halbleiterchip 20 durch das Chipbeschichtungsmaterial 30 geschützt werden kann. Dies verbessert die Haltbarkeit des Halbleiterchips 20 und als ein Ergebnis die Haltbarkeit der Halbleitervorrichtung 10.
  • Insbesondere ermöglicht die Bereitstellung des Rahmenteils 22 dem Chipbeschichtungsmaterial 30, den Halbleiterchip 20 sicher zu schützen, um so Stress abzuschwächen, der auf den Halbleiterchip 20 zur Zeit des Abformens wirkt, oder um Risse zu verhindern, die durch die Wärmezyklen entstehen, die beispielsweise durch den gepulsten Betrieb des Halbleiterchips 20 erzeugt werden (wiederholte EIN/AUS-Zustände des Halbleiterchips 20). Wenn der Halbleiterchip 20 einen Halbleiter mit großer Bandlücke einschließlich SiC oder insbesondere GaN ist, tendiert die Halbleitervorrichtung 10 dazu, für Leistungsgeräte und desgleichen verwendet zu werden. Während die oben erwähnten Wärmezyklen des Halbleiterchips 20 zu solch einer großen Temperaturdifferenz führen, dass Risse wahrscheinlicher in diesem Fall auftreten, wird der Halbleiterchip 20 durch das Chipbeschichtungsmaterial 30 wie oben erwähnt geschützt, wodurch die Risse und dergleichen besser unterdrückt werden können. Dies verbessert die Haltbarkeit des Halbleiterchips 20 und im Ergebnis die Haltbarkeit der Halbleitervorrichtung 10.
  • Da der Halbleiterchip 20 vollständig beschichtet werden kann und nicht von dem Chipbeschichtungsmaterial 30 freiliegt, wird der Halbleiterchip 20 schwerer durch Feuchtigkeit und dergleichen infiltriert, wenn das Chipbeschichtungsmaterial 30 feuchtigkeitsbeständig ist. Im Ergebnis werden Risse und Schäden des Halbleiterchips 20, die durch Feuchtigkeit verursacht werden, sicherer reduziert. Da die Infiltration von Feuchtigkeit in den Halbleiterchip 20 wahrscheinlich insbesondere entlang der Schnittstelle zwischen dem Chipbeschichtungsmaterial 30 und dem Halbleiterchip 20 auftritt, ist es wichtig für den Halbleiterchip 20, vollständig mit dem Chipbeschichtungsmaterial 30 bedeckt zu sein, um zu verhindern, dass Feuchtigkeit den Halbleiterchip 20 infiltriert. Deshalb ist die Struktur der Halbleitervorrichtung 10, die den Halbleiterchip 20 vollständig mit dem Chipbeschichtungsmaterial 30 durch Bereitstellung des Rahmenteils 22 bedeckt, vom Gesichtspunkt der Vermeidung einer Infiltration von Feuchtigkeit und dergleichen in den Halbleiterchip 20 effektiv. Wenn das Chipbeschichtungsmaterial 30 feuchtigkeitsbeständig ist, kann das Ausmaß der Feuchtigkeitsbeständigkeit, die für den Dichtteil 24 erforderlich ist, reduziert werden, um so die Wahlfreiheit bei der Auswahl von Materialien für den Dichtteil 24 zu verbessern.
  • Da das Rahmenteil 22 den Bereich definiert, der mit dem Chipbeschichtungsmaterial 30 injiziert wird, kann die Injektionsmenge des Chipbeschichtungsmaterials 30 stabil gelenkt werden. Nach Injektion des Chipbeschichtungsmaterials 30 in das Innere des Rahmenteils 22 muss die Ausbreitung des Chipbeschichtungsmaterials 30 nicht berücksichtigt werden, wodurch die Viskosität des Chipbeschichtungsmaterials 30 und dergleichen weniger stark eingeschränkt werden muss, was die Wahlfreiheit bei der Auswahl des Chipbeschichtungsmaterials 30 erhöht.
  • Da das Rahmenteil 22 am Rand des Halbleiterchips 20 bereitgestellt ist, kann der Halbleiterchip 20 sicher mit dem Chipbeschichtungsmaterial 30, wie oben erwähnt wurde, in der Struktur der Halbleitervorrichtung 10 beschichtet werden. Deshalb ermöglicht eine einfache Struktur dem Chipbeschichtungsmaterial 30, den Halbleiterchip 20 sicherer zu schützen. Wenn das Chipbeschichtungsmaterial 30 in das Rahmenteil 22 injiziert ist, kann es stabil den Halbleiterchip 20 bedecken, wodurch die Herstellungsausbeute der Halbleitervorrichtung 10 verbessert wird und im Ergebnis dessen Massenproduktivität. Deshalb können die Herstellungskosten der Halbleitervorrichtung 10 auch herabgesetzt werden.
  • Zweite Ausführungsform
  • 4 ist ein Diagramm, das schematisch eine Querschnittsstruktur der Halbleitervorrichtung gemäß einer anderen Ausführungsform darstellt. Die Halbleitervorrichtung 34, die in 4 dargestellt ist, unterscheidet sich von der Struktur der Halbleitervorrichtung 10 dadurch, dass sie einen Chipbehälter 36 zur Aufnahme des Halbleiterchips 20 an der Vorderseite 12b der Chipunterlage 12 anstelle des Rahmenteils 22 aufweist. Die Halbleitervorrichtung 34 wird hauptsächlich im Sinne dieses Unterschiedes erklärt.
  • Der Chipbehälter 36 hat ein planares Auflageteil 38 zum Montieren des Halbleiterchips 20 und ein Rahmenteil 40 als eine Seitenwand (oder eine periphere Wand), um den Rand des Halbleiterchips 20 zu umgeben.
  • Das Auflageteil 38 hat die Form einer Platte. Beispiele von Materialien für das Auflageteil 38 schließt Metalle, Keramiken und Harze ein. In einer Art und Weise kann das Auflageteil 38 eine Wärmeabstrahlplatte (z. B. ein Kühlkörper) sein. In der Art und Weise, in der das Auflageteil 38 eine Wärmeabstrahlplatte ist, schließen Beispiele des Materials für das Auflageteil 38 Metalle, wie beispielsweise Kupfer und Wolfram und Keramiken, beispielsweise Aluminiumnitrid, ein.
  • Das Rahmenteil 40 ist auf dem Auflageteil 38 so angeordnet, dass es den Halbleiterchip 20, der auf dem Auflageteil 38 montiert ist, umgibt. In einer Art und Weise ist das Rahmenteil 40 entlang eines Randbereiches des Auflageteils 38 errichtet. Beispiele von Materialien für das Rahmenteil 40 schließt Metalle, Keramiken und Harze ein. Die Materialien für das Rahmenteil 40 können identisch sein zu oder unterschiedlich zu denen für das Auflageteil 38 sein. Das Rahmenteil 40 kann dieselbe Struktur haben wie das Rahmenteil 22. Das heißt, die Höhe (Länge in Richtung normal zur Vorderseite 12b) des Rahmenteils 40 ist größer als die Höhe (oder Länge) des Halbleiterchips 20. In einer Ausführungsform kann das Rahmenteil 40 solch eine Höhe aufweisen, dass sie nicht in Kontakt mit den Leitungsdrähten 28a, 28b treten, d. h. eine Höhe geringer als die des höchsten Punktes der Schleifen der Leitungsdrähte 28a, 28b.
  • Der Chipbehälter 36 kann hergestellt werden, indem das Rahmenteil 40 an das Auflageteil 38 fest fixiert wird. Das Verfahren zum festen Fixieren des Rahmenteils 40 an das Auflageteil 38 kann dasselbe sein wie das Verfahren zum festen Fixieren des Rahmenteils 22 an die Vorderseite 12b in der Halbleitervorrichtung 10. Das Auflageteil 38 und das Rahmenteil 40 können integral miteinander hergestellt werden, wenn sie durch dasselbe Material gebildet werden. Zum Beispiel kann der Chipbehälter 36, das aus einem Metall gemacht ist, durch Bilden einer schachtelförmigen Vertiefung auf einer Oberfläche einer Metallplatte hergestellt werden, so dass Teile, die mit der Bodenwand und der Seitenwand der Vertiefung korrespondieren, das Auflageteil 38 bzw. das Rahmenteil 40 werden. Wenn der Chipbehälter 36 aus einem Harz gemacht ist, kann das Auflageteil 38 und das Rahmenteil 40 integral miteinander geformt werden.
  • In dem Chipbehälter 36 wird das Chipbeschichtungsmaterial 30 in das Innere des Rahmenteils 40 injiziert, d. h. der Raum, der durch das Auflageteil 38 und das Rahmenteil 40 definiert wird. Der Halbleiterchip 20, der auf dem Auflageteil 38 montiert ist, wird so in dem Chipbeschichtungsmaterial 30 vergraben.
  • Da der Chipbehälter 36, der den Halbleiterchip 20 enthält, an die Vorderseite 12b der Chipunterlage 12 gesichert ist, wird der Halbleiterchip 20 auf die Chipunterlage 12 mit dem Auflageteil 38 dazwischenliegend in der oben angegebenen Struktur montiert.
  • Wenn das Auflageteil 38 aus einem Material gemacht ist, das ein Metall einschließt und deshalb elektrisch leitfähig ist, wird der Halbleiterchip 20 elektrisch mit der Chipunterlage 12 durch das Auflageteil 38 verbunden.
  • Wenn das Auflageteil 38 aus einem Material gemacht ist, das eine Keramik oder ein Harz einschließt und deshalb nicht elektrisch leitfähig ist, kann ein Durchgangsloch 42 in dem Auflageteil 38 gebildet werden, wie es in 5A dargestellt wird, um den Halbleiterchip 20 und die Chipunterlage 12 elektrisch miteinander zu verbinden. Insbesondere kann ein Durchgangsloch, das sich in Dickenrichtung des Auflageteils 38 erstreckt, gebildet werden und ein elektrisch leitfähiges Material kann in das Durchgangsloch injiziert werden, oder eine Schicht elektrisch leitfähigen Materials kann auf die Innenseite des Durchgangslochs gebildet werden, so dass beide Enden des Durchgangslochs miteinander elektrisch miteinander verbunden sind. Alternativ kann, wie in 5B dargestellt ist, eine elektrisch leitfähige Schicht 44 auf der Vorderseite 38b und den Seiten 38a, 38c des Auflageteils 38 ausgebildet sein.
  • Die Halbleitervorrichtung 34, die mit dem Chipbehälter 36 ausgerüstet ist, kann beispielsweise wie folgt hergestellt werden. Wenn die Halbleitervorrichtung 34 hergestellt wird, ist der Halbleiterchip 20 in dem Chipbehälter 36 enthalten. Zum Beispiel kann der Halbleiterchip 20 in dem Chipbehälter 36 enthalten sein, indem das Rahmenteil 40 fest an das Auflageteil 38 fixiert wird, nachdem der Halbleiterchip 20 auf das Auflageteil 38 montiert wurde oder indem der Halbleiterchip 20 auf das Auflageteil 38 nach der Herstellung des Chipbehälters 36 montiert wird, indem das Rahmenteil 40 fest an das Auflageteil 38 fixiert wird.
  • Der Chipbehälter 36, der den Halbleiterchip 20 enthält, wird fest an die Vorderseite 12b der Chipunterlage 12, die die Leitung 16 integral damit verbunden aufweist, fixiert. Für den Chipbehälter 36 und die Chipunterlage 12 reicht es aus, durch ein Verfahren entsprechend ihrer Materialien zueinander fest fixiert zu sein, so dass sie miteinander verbunden werden können. Deshalb wird durch das feste Fixieren des Chipbehälters 36 an die Vorderseite 12b der Halbleiterchip 20 an die Vorderseite 12b mit dem Auflageteil 38 dazwischen montiert.
  • Nachfolgende Schritte können dieselben sein wie die in dem Fall der Halbleitervorrichtung 10. Das heißt, der Halbleiterchip 20 wird elektrisch mit den Leitungen 14, 16 durch die Leitungsdrähte 28a, 28b verbunden. Dann wird das Chipbeschichtungsmaterial 30 in das Innere des Chipbehälters 36, insbesondere in die Innenseite des Rahmenteils 40, injiziert und ausgehärtet. Nachdem das Chipbeschichtungsmaterial 30 ausgehärtet ist, werden die Chipunterlage 12 und der Chipbehälter 36, der den Halbleiterchip 20 enthält, mit dem Dichtteil 24 abgedichtet.
  • Die Halbleitervorrichtung 34, die mit dem Chipbehälter 36 ausgerüstet ist, erzielt mindestens dieselben Effekte und Funktionen wie die der Halbleitervorrichtung 10, da das Chipbehälterteil 36 ein Rahmenteil 40 aufweist. Zum Beispiel wird der Halbleiterchip 20 sicherer durch das Chipbeschichtungsmaterial 30, das in das Innere des Rahmenteils 40 injiziert wurde, geschützt. Dies verbessert die Haltbarkeit des Halbleiterchips 20 und der Halbleitervorrichtung 34.
  • Der Chipbehälter 36, der den Halbleiterchip 20 von vornherein enthält, kann auf die Chipunterlage 12 montiert werden. Dies macht die Herstellung der Halbleitervorrichtung 34 einfach, während die Halbleitervorrichtung 34, die mit dem Chipbehälter 36 ausgerüstet ist, eine Struktur aufweist, die ihre Massenproduktion vereinfacht.
  • Die Art und Weise, bei der das Auflageteil 38 eine Wärmeabstrahlplatte ist, verbessert die Wärmeverteilung des Halbleiterchips 20, wenn die Halbleitervorrichtung in Gebrauch ist. Wenn der Halbleiterchip 20 einen Halbleiter mit breiter Bandlücke, wie beispielsweise SiC oder insbesondere GaN, verwendet, kann die Halbleitervorrichtung 34 für Leistungsgeräte und dergleichen verwendet werden. In diesem Fall ist es wahrscheinlicher, dass bei dem Halbleiterchip 20 mit der verbesserten Wärmeverteilung Risse und dergleichen reduziert werden, die durch die Wärmezyklen verursacht werden, die durch pulsierten Betrieb der Halbleitervorrichtung 34 erzeugt werden. Dies macht es einfacher, die Haltbarkeit der Halbleitervorrichtung 34 zu verbessern.
  • Obwohl verschiedene Arten und Weisen der vorliegenden Erfindung im vorangegangenen erklärt wurde, ist die vorliegende Erfindung nicht auf die Art und Weisen beschränkt, die oben dargestellt wurden, sondern können in einem Rahmen modifiziert werden, der nicht von der Kernaussage der Erfindung abweicht.
  • Die Chipunterlage 12 wird mit der ersten Leitung 16 und zweiten Leitungen 14, 18 beispielhaft bereitgestellt. Jedoch kann die erste Leitung abhängig von der Struktur des Halbleiterchips 20 weggelassen werden. Die Anzahl der Leitungen ist nicht auf zwei beschränkt, sondern kann 1 oder 3 oder mehrere sein.
  • Die Anzahl der Halbleiterchips 20, die auf der Halbleitervorrichtung 10, 34, bereitgestellt ist, ist nicht auf eine beschränkt, sondern kann zwei oder mehr sein. Wenn die Halbleitervorrichtung 10, 34 eine Vielzahl von Halbleiterchips 20 umfasst, können deren Typen voneinander unterschiedlich sein. Zum Beispiel kann die Halbleitervorrichtung 10, 34 einen MOS-FET und eine Diode als die Halbleiterchips 20 umfassen. Während der Halbleiterchip 20 in den oben erwähnten Ausführungsformen als ein MOS-FET erklärt wird, reicht es für einen anderen als einen MOS-FET-Halbleiterchip 20 aus, elektrisch mit der Chipunterlage 12 und den Leitungen 14, 16, 18 verbunden zu sein, um zu arbeiten. Deshalb können im Fall, dass eine Vielzahl von Halbleiterchips 20 auf der Chipunterlage 12 montiert sind, die Vielzahl von Halbleiterchips beispielsweise in einem Rahmenteil 22 oder einem Chipbehälter 36 enthalten sein.
  • Die zweite Ausführungsform veranschaulicht ein Verfahren, das die Produktion des Chipbehälters 36 und dann die Sicherung des Chipbehälters 36 auf der Chipunterlage 12 umfasst. Jedoch kann das Auflageteil 38 vorher auf die Chipunterlage 12 gesichert werden.
  • Das Rahmenteil 22 und der Chipbehälter 36 mit dem Auflageteil 38 und dem Rahmenteil 40 werden als Beispiele des Chipbehälters erklärt. Jedoch kann die Chipunterlage 12 mit einer Vertiefung gebildet werden, die den Halbleiterchip 20 enthält, und die Vertiefung kann als ein Chipbehälter verwendet werden. Verschiedene dargestellte Arten und Weisen können in geeigneter Weise innerhalb des Umfangs der Erfindung kombiniert werden, ohne von der Kernaussage der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2795961 [0002]
    • JP 2698259 [0002]

Claims (5)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Chipmontagesubstrat, auf dem der Halbleiterchip montiert ist; einen Chipbehälter, der auf dem Chipmontagesubstrat bereitgestellt ist und der den Halbleiterchip enthält; und ein Dichtteil, das den Chipbehälter, der den Halbleiterchip enthält, und das Chipmontagesubstrat abdichtet; wobei der Chipbehälter ein Rahmenteil aufweist, das einen Rand des Halbleiterchips umgibt; wobei eine Höhe des Rahmenteils größer ist als die des Halbleiterchips; und wobei die Innenseite des Rahmenteils in dem Chipbehälter mit einem Chipbeschichtungsmaterial ausgestattet ist, das den Halbleiterchip schützt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Chipbehälter das Rahmenteil ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Chipbehälter aufweist: ein Auflageteil, das auf dem Chipmontagesubstrat gesichert ist, und auf dem der Halbleiterchip montiert ist; und das Rahmenteil auf dem Auflageteil angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei das Auflageteil eine Wärmeabstrahlplatte ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, die weiterhin umfasst: eine erste Leitung, die integral mit dem Chipmontagesubstrat verbunden ist und die elektrisch mit dem Halbleiterchip verbunden ist; und eine zweite Leitung, beabstandet von dem Chipmontagesubstrat, jedoch gesichert zu dem Chipmontagesubstrat durch einen Dichtteil und elektrisch verbunden mit dem Halbleiterchip.
DE102015209977.6A 2014-06-06 2015-05-29 Halbleitervorrichtung Ceased DE102015209977A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-117862 2014-06-06
JP2014117862A JP2015231027A (ja) 2014-06-06 2014-06-06 半導体装置

Publications (1)

Publication Number Publication Date
DE102015209977A1 true DE102015209977A1 (de) 2015-12-10

Family

ID=54549059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015209977.6A Ceased DE102015209977A1 (de) 2014-06-06 2015-05-29 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9397033B2 (de)
JP (1) JP2015231027A (de)
DE (1) DE102015209977A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
JP6892997B2 (ja) * 2017-07-31 2021-06-23 国立研究開発法人産業技術総合研究所 半導体装置
CN117637636A (zh) * 2024-01-26 2024-03-01 华羿微电子股份有限公司 一种保护芯片的功率半导体封装结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833857A (ja) * 1981-08-21 1983-02-28 Nec Corp 半導体装置
JP2795961B2 (ja) 1990-04-12 1998-09-10 松下電器産業株式会社 半導体装置およびその製造方法
JP2698259B2 (ja) 1991-11-27 1998-01-19 三洋電機株式会社 ヒートシンクの製造方法
JPH05175375A (ja) * 1991-12-25 1993-07-13 Hitachi Ltd 樹脂封止型半導体装置
JPH07211833A (ja) * 1994-01-12 1995-08-11 Tokin Corp 樹脂モールド型半導体装置
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
EP1860694A1 (de) * 2005-03-16 2007-11-28 Yamaha Corporation Halbleiterbauelement, verfahren zur herstellung eines halbleiterbauelements und abdeckrahmen
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
KR101448850B1 (ko) * 2008-02-04 2014-10-14 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법들
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그

Also Published As

Publication number Publication date
JP2015231027A (ja) 2015-12-21
US9397033B2 (en) 2016-07-19
US20150357271A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
DE102013220880B4 (de) Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
DE10129388B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102004064235B3 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102014102006B4 (de) Halbleitermodul
DE112008000229T5 (de) Leistungshalbleitervorrichtung
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014212376A1 (de) Halbleitervorrichtung
DE102009032973A1 (de) Leistungshalbleitervorrichtung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102009055691A1 (de) Leistungshalbleitermodul
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014104856A1 (de) Explosionsgeschütztes Leistungshalbleitermodul
DE102016208029A1 (de) Halbleitervorrichtung
DE112017000977T5 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102013215650A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013219959A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul
DE102015209977A1 (de) Halbleitervorrichtung
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final