JP3400427B2 - 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置 - Google Patents

電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置

Info

Publication number
JP3400427B2
JP3400427B2 JP2000361515A JP2000361515A JP3400427B2 JP 3400427 B2 JP3400427 B2 JP 3400427B2 JP 2000361515 A JP2000361515 A JP 2000361515A JP 2000361515 A JP2000361515 A JP 2000361515A JP 3400427 B2 JP3400427 B2 JP 3400427B2
Authority
JP
Japan
Prior art keywords
electronic component
cover member
wiring board
printed wiring
component unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000361515A
Other languages
English (en)
Other versions
JP2002164472A (ja
Inventor
元 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000361515A priority Critical patent/JP3400427B2/ja
Priority to US09/994,621 priority patent/US6531770B2/en
Publication of JP2002164472A publication Critical patent/JP2002164472A/ja
Application granted granted Critical
Publication of JP3400427B2 publication Critical patent/JP3400427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば携帯電話
等の無線端末を含む通信機器等の電子機器に搭載するの
に好適する電子部品ユニット及び電子部品ユニットを実
装した印刷配線板装置に関する。
【０００２】
【従来の技術】従来より、この種の電子部品ユニットに
は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称す
る電子部品を用いたものが知られている。このような電
子部品ユニットは、例えば図１１に示すようにその電子
部品本体１を構成する半導体チップ１Ａがキャリア基板
１Ｂ上にダイボンディングペースト１Ｃを用いて実装さ
れる。このようにキャリア基板１Ｂ上に実装された半導
体チップ１Ａは、その複数の電極１Ｊがキャリア基板１
Ｂに形成した電極１Ｋに対してワイヤ１Ｅでそれぞれボ
ンディング接続され、上記キャリア基板１Ｂに形成した
電極１Ｋと反対の面に形成された電極１Ｌには、それぞ
れ半田ボール１Ｆが取着される。また、キャリア基板１
Ｂに形成した電極１Ｋと電極１Ｌとは、スルーホール１
Ｄによって電気的に接続されている。そして、この半導
体チップ１Ａ及びキャリア基板１Ｂは、その周囲が樹脂
材１Ｇを用いて樹脂封止される。
【０００３】図中１Ｈは、ソルダーレジストである。
【０００４】このような電子部品ユニットは、例えば図
１２に示すようにその電子部品本体１が印刷配線板２に
実装されて印刷配線板装置を構成する。
【０００５】即ち、上記印刷配線板２には、接続電極２
Ａが設けられ、この接続電極２Ａに対して上記電子部品
本体１のスルーホール１Ｄの半田ボール１Ｆが半田接続
されて実装される。このように印刷配線板２上に実装さ
れた電子部品ユニットは、半田接続箇所の破壊を防止す
る目的で、エポキシ樹脂等の接着剤３が、印刷配線板２
との間に流し込む如く塗布されて、実装面側が印刷配線
板２に接着固定される。
【０００６】ところが、上記印刷配線板装置では、電子
部品ユニットに対して機械的なストレスが付与される
と、その応力が印刷配線板２との接着部分に集中して剥
離し、半田接続箇所が破壊される虞を有する。
【０００７】また、上記印刷配線板装置では、電子部品
ユニットを印刷配線板２に実装して、相互間の半田接続
箇所を補強する目的で、相互間に接着剤を塗布する際、
その接着剤３が周囲に流れ出して、印刷配線板２の接着
剤が付着してはいけない箇所に付着する虞を有するため
に、高密度化の促進が困難であるという問題を有する。
【０００８】なお、係る事情は、上記ＢＧＡと称する電
子部品を用いた電子部品ユニットに限るものでなく、そ
の他、ＱＯＮ（Ｑｕａｄ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌ
ｅａｄ）と称する電子部品等の各種の電子部品を用いた
電子部品ユニットにおいても同様である。
【０００９】
【発明が解決しようとする課題】以上述べたように、従
来の印刷配線板装置では、機械的なストレス等により実
装した電子部品ユニットの半田接続箇所が破壊される虞
を有する。
【００１０】また、従来の印刷配線板装置では、実装し
た電子部品ユニットを、印刷配線板に補強するために塗
布する接着剤が周囲部に付着する虞を有することによ
り、高密度化の促進が困難であるという問題を有する。
【００１１】この発明は上記の事情に鑑みてなされたも
ので、堅牢にして、信頼性の高い高精度な実装を実現し
得るようにした電子部品ユニット及び電子部品ユニット
を実装した印刷配線板装置を提供することを目的とす
る。
【００１２】また、この発明は、高密度化の促進を図り
得るようにした電子部品ユニット及び電子部品ユニット
を実装した印刷配線板装置を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】この発明は、半導体チッ
プが樹脂封止された電子部品本体と、この電子部品本体
の実装面に所定の間隔に配置されて設けられ、前記半導
体チップと電気的に接続される複数の外部接続電極と、
前記電子部品本体の前記外部接続電極の配置される実装
面を除く面を覆うように被着されて、該電子部品本体と
の間に空隙が生じるように一部が接着固定されるもので
あって、前記空隙に対応して空気抜け穴が設けられたカ
バー部材とを備えて電子部品ユニットを構成した。
【００１４】上記構成によれば、電子部品本体は、その
実装面を除く周壁を覆うようにカバー部材が被着されて
いることにより、印刷配線板に実装された状態で、その
実装面と、カバー部材の先端部とが協働して接着固定用
の接着面積を形成する。この際、接着剤は、カバー部材
の空気抜け穴、及び電子部品本体との間の空隙による毛
細管減少により、カバー部材と電子部品本体との間に効
果的に充填されて所望の接着面積が確保される。従っ
て、堅牢な接着固定が可能となり、信頼性の高い高精度
な実装を実現することができる。
【００１５】また、この発明は、半導体チップが樹脂封
止された電子部品本体と、この電子部品本体の周壁に所
定の間隔に配置されて設けられ、前記半導体チップと電
気的に接続される複数の外部接続電極と、前記電子部品
本体の前記実装面を除く面を覆うように被着されて、該
電子部品本体との間に空隙が生じるように一部が接着固
定されるものであって、前記空隙に対応して空気抜け穴
が設けられたカバー部材とを備えて電子部品ユニットを
構成した。
【００１６】上記構成によれば、電子部品本体は、その
実装面を除く複数の外部接続電極に配置される周壁を覆
うようにカバー部材が被着されていることにより、印刷
配線板に実装された状態で、そのカバー部材が接着固定
用の接着剤の流れ出を防止する。この際、接着剤は、カ
バー部材の空気抜け穴、及び電子部品本体との間の空隙
による毛細管減少により、カバー部材と電子部品本体と
の間に効果的に充填されて所望の接着面積が確保され
る。従って、実装状態における高密度化を実現したうえ
で、堅牢な接着固定が可能となり、信頼性の高い高精度
な実装を実現することができる。
【００１７】また、この発明は、半導体チップが樹脂封
止された電子部品本体と、この電子部品本体の周壁に所
定の間隔に配置されて設けられ、前記半導体チップと電
気的に接続される複数の外部接続電極と、前記電子部品
本体の少なくとも周壁の一部を、所定の空隙を有して覆
うように形成された該電子部品本体に接着固定されるカ
バー部材とを備えて電子部品ユニットを構成した。
【００１８】上記構成によれば、電子部品本体は、その
実装面を除く複数の外部接続電極に配置される周壁の一
部を覆うようにカバー部材が被着されていることによ
り、印刷配線板に実装された状態で、そのカバー部材が
接着固定用の接着剤の周囲への流れ出を防止する。従っ
て、カバー部材の配設される電子部品本体の周壁近傍へ
の他の部品の実装が可能となり、印刷配線板への実装状
態の高密度化の促進を容易に図ることが可能となる。
【００１９】また、この発明は、実装面に所定の間隔に
複数の外部接続電極が設けられ、該外部接続電極と電気
的に接続された半導体チップが樹脂封止される電子部品
本体に対して、前記外部接続電極の配置される実装面を
除く面を覆うように被着されて、該電子部品本体との間
に空隙が生じるように一部が接着固定される前記空隙に
対応して空気抜け穴が設けられたカバー部材を有した電
子部品ユニットと、この電子部品ユニットの前記外部接
続電極が半田接続されて実装され、前記カバー部材と接
着固定される印刷配線板とを備えて印刷配線板装置を構
成した。
【００２０】上記構成によれば、印刷配線板に実装され
た電子部品ユニットは、その電子部品本体の実装面を除
く周壁を覆うようにカバー部材が被着されていることに
より、その実装面と、カバー部材の先端部とが協働して
接着固定用の接着面積を形成する。この際、接着剤は、
カバー部材の空気抜け穴、及び電子部品本体との間の空
隙による毛細管減少により、カバー部材と電子部品本体
の間に効果的に充填されて所望の接着面積が確保され
る。従って、印刷配線板への堅牢な接着固定が可能とな
り、信頼性の高い高精度な実装を実現することができ
る。
【００２１】また、この発明は、電子部品本体の周壁に
所定の間隔に複数の外部接続電極が設けられ、該外部接
続電極と電気的に接続された半導体チップが樹脂封止さ
れる電子部品本体に対して実装面を除く面を覆うように
被着されて、該電子部品本体との間に空隙が生じるよう
に一部が接着固定される前記空隙に対応して空気抜け穴
が設けられたカバー部材を有した電子部品ユニットと、
この電子部品ユニットの前記外部接続電極が半田接続さ
れて実装され、前記カバー部材と接着固定される印刷配
線板とを備えて印刷配線板装置を構成した。
【００２２】上記構成によれば、印刷配線板に実装され
た電子部品ユニットは、その電子部品本体の実装面を除
く周壁を覆うようにカバー部材が被着されていることに
より、印刷配線板に実装された状態で、そのカバー部材
が接着固定用の接着剤の流れ出を防止する。この際、接
着剤は、カバー部材の空気抜け穴、及び電子部品本体と
の間の空隙による毛細管減少により、カバー部材と電子
部品本体の間に効果的に充填されて所望の接着面積が確
保される。従って、印刷配線板への堅牢な接着固定が可
能となり、信頼性の高い高精度な実装を実現することが
できる。
【００２３】また、この発明は、電子部品本体の周壁に
所定の間隔に複数の外部接続電極が設けられ、該外部接
続電極と電気的に接続された半導体チップが樹脂封止さ
れる電子部品本体に対して少なくとも周壁の一部を、空
隙を有して覆うようにカバー部材を接着固定した電子部
品ユニットと、この電子部品ユニットの前記外部接続電
極が半田接続されて実装され、前記カバー部材と接着固
定される印刷配線板とを備えて印刷配線板装置を構成し
た。
【００２４】上記構成によれば、印刷配線板に実装され
た電子部品ユニットは、その電子部品本体の実装面を除
く複数の外部接続電極に配置される周壁の一部を覆うよ
うにカバー部材が被着されていることにより、相互間に
接着剤を塗布して接着固定する際、そのカバー部材が接
着固定用の接着剤の周囲への流れ出を防止する。従っ
て、カバー部材の配設される電子部品本体の周壁近傍へ
の接着剤が付着してはいけない部品の実装が可能とな
り、印刷配線板への高密度実装の促進を容易に図ること
が可能となる。
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して詳細に説明する。
【００３４】図１は、この発明の第１の実施の形態に係
る電子部品ユニット１０を示すもので、例えばＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を用いて構成され
る。即ち、半導体チップ１１は、キャリア基板１２上に
ダイボンディングペースト１３を用いて実装される。そ
して、このキャリア基板１２上に実装された半導体チッ
プ１１は、その複数の電極１１１がキャリア基板１２に
形成した電極１２１に対してワイヤ１５でそれぞれボン
ディング接続される。また、キャリア基板１２に形成し
た電極１２１と電極１２２とは、スルーホール１４によ
って電気的に接続され、上記電極１２２には、それぞれ
半田ボール１６が取着される。
【００３５】上記半導体チップ１１及びキャリア基板１
２は、その半導体チップ１１の周囲が樹脂剤１７を用い
て樹脂封止されて電子部品本体１８が形成される。そし
て、この電子部品本体１８上には、補強用カバー部材１
９が被着され、その相互間の少なくとも一部が接着剤２
０１を用いて接着されて固定される。
【００３６】このカバー部材１９は、例えば金属材料あ
るいは樹脂材料等で凹形状に形成され、その先端部が電
子部品本体１８の周壁に位置されて、電子部品本体１８
の実装面に対して段状になるように形成される。このカ
バー部材１９は、例えば上記金属材料で形成した場合、
半導体チップ１１からの熱量を放熱する作用も奏するこ
ととなる。
【００３７】なお、図１及び図２中２１は、ソルダーレ
ジストである。
【００３８】ここで、上記電子部品ユニット１０を実装
してなるこの発明の第１の実施の形態に係る印刷配線板
装置について説明する。
【００３９】即ち、上記電子部品ユニット１０は、例え
ば図２に示すようにその半田ボール１６が印刷配線板２
２の所望の接続電極２２１上に図示しないソルダーペー
ストを介して載置されて、リフロー半田付けにより実装
される。この状態で、電子部品ユニット１０は、例えば
そのカバー部材１９の先端の直交する二辺側よりエポキ
シ樹脂等の接着剤２０２が、キャリア基板１２の半田ボ
ール１６の周囲部と印刷配線板２２の接続電極２２１の
周囲部との間、及びカバー部材１９の先端部と電子部品
本体１８の周囲壁と印刷配線板２２の板面で形成される
段状の部分１９１に塗布されて接着固定される。
【００４０】これにより、電子部品ユニット１０に機械
的なストレスが付与された場合、そのストレスが印刷配
線板２２と接着剤２０２を介して接着固定される接着面
全体に分散され、その半田接続部分への付与が軽減され
て初期の実装状態が確保される。
【００４１】このように、上記電子部品ユニット１０
は、半導体チップ１１をキャリア基板１２に実装して樹
脂封止した電子部品本体１８に対して、そのキャリア基
板１２の実装面側の電極１２２に半田ボール１６を取着
し、その実装面を除く電子部品本体１８上及び周壁を覆
うように、カバー部材１９を被着して、このカバー部材
１９の先端部が、電子部品本体１８の周壁に位置するよ
うに構成した。
【００４２】これによれば、電子部品ユニット１０は、
その電子部品本体１８の実装面を除く周壁を覆うように
カバー部材１９が被着されていることにより、印刷配線
板２２に実装された状態において、その実装面と、カバ
ー部材１９の先端部と印刷配線板２２との間の段状の部
分１９１とが接着固定用の接着面積を形成する。したが
って、電子部品ユニット１０は、そのカバー部材１９に
よる電子部品本体１８の剛性の強化と共に、カバー部材
１９の先端部と印刷配線板２２との間に形成される段状
の部分だけ、相互間の接着面積の増加が図れる。この結
果、電子部品本体１８と印刷配線板２２との接着部分に
おける機械的なストレスに対する堅牢化が図れて、信頼
性の高い高精度な実装を実現することができる。
【００４３】また、上記印刷配線板装置は、半導体チッ
プ１１をキャリア基板１２に実装して樹脂封止した電子
部品本体１８に対して、その実装面を除く面を覆うよう
に補強用のカバー部材１９を被着して、このカバー部材
１９の先端部が電子部品本体１８の周壁の中間部に位置
するように設けた電子部品ユニット１０を、印刷配線板
２２の接続電極２２１に実装し、これら実装した電子部
品本体１８の実装面及びカバー部材１９と電子部品本体
１８の周壁とで形成される段状の部分に接着剤２０２を
塗布して相互間を接着固定するように構成した。
【００４４】これによれば、印刷配線板２２に実装され
た電子部品ユニット１０は、その電子部品本体１８の実
装面を除く周壁を覆うようにカバー部材１９が被着され
ていることにより、その実装面及びカバー部材１９の先
端部と印刷配線板２２とで形成される段状の部分１９１
が接着固定用の接着面積を形成するため、充分な接着面
積を確保することが可能となり、印刷配線板２２への実
装状態において堅牢な接着固定が実現されて、信頼性の
高い高精度な実装が実現される。
【００４５】なお、上記実施の形態で説明した電子部品
ユニット１０及び印刷配線板装置では、カバー部材１９
を、その先端部が電子部品本体１８の周壁の中間部に位
置するように形成して、このカバー部材１９の先端部と
電子部品本体１８の周壁との間に段状の部分１９１を形
成するように構成した場合で説明したが、これに限るこ
となく、例えばカバー部材１９の先端部をキャリア基板
１２の実装面と略面一となるように構成してもよい。こ
れによっても、略同様の効果が期待される。
【００４６】また、この発明は、上記実施の形態に限る
ことなく、その他、図３乃至図１０に示すように構成し
てもよい。但し、図３乃至図１０においては、便宜上、
上記図１及び図２と同一部分について、同一符号を付し
て、その詳細な説明を省略する。
【００４７】図３乃至図５は、第２の実施形態に係る電
子部品ユニット３０及び印刷配線板装置を示すもので、
この第２の実施の形態に係る電子部品ユニット３０は、
上記電子部品本体１８に被着するカバー部材３１が、電
子部品本体１８の実装面を除く面を覆うように形成され
て、その内壁に突出した固定部３１１が電子部品本体１
８に対応して設けられる。
【００４８】このカバー部材３１の内壁には、接着面を
構成する空隙部３１２が、上記固定部３１１に対応して
形成され、その所定の位置には、空気抜け穴３１３が上
記空隙部３１２に対応して形成される。また、カバー部
材３１は、その先端部がキャリア基板１２の実装面と略
面一に形成される。
【００４９】上記構成において、電子部品ユニット３０
は、カバー部材３１が、その固定部３１１を接着剤２０
１を用いて電子部品本体１８上に接着固定されて被着さ
れると、カバー部材３１と電子部品本体１８との間に空
隙部３１２を形成する。そして、この電子部品ユニット
３０は、図４及び図５に示すようにその半田ボール１６
が上記印刷配線板２２の接続電極２２１に載置されて半
田接続されて実装される。
【００５０】次に、電子部品ユニット３０は、そのカバ
ー部材３１の周囲の直交する二辺より接着剤２０２が塗
布されて、その実装面及びカバー部材３１の先端部と印
刷配線板２２とが接着固定される。この際、接着剤２０
２は、カバー部材３１の空気抜け穴３１３の作用による
毛細管現象により、カバー部材３１の空隙部３１２と電
子部品本体１８との間に形成されている空隙に浸透して
充填される。
【００５１】ここで、印刷配線板２２に実装された電子
部品ユニット３０は、その実装面側が印刷配線板２２に
接着固定されると共に、そのカバー部材３１の先端部が
印刷配線板２２上に接着固定され、しかもカバー部材３
１と電子部品本体１８との間に充填された接着剤２０２
により接着固定される。
【００５２】上記電子部品ユニット３０は、その実装面
側、そのカバー部材３１の先端部及びカバー部材３１と
電子部品本体１８との間の空隙が接着面積を形成するこ
とにより、そのカバー部材３１の作用により、充分な接
着面積の確保が実現されると共に、剛性の強化が図れ
て、印刷配線板２２への堅牢で、信頼性の高い高精度な
実装が実現される。
【００５３】また、図６及び図７は、第３の実施形態に
係る電子部品ユニット４０及び印刷配線板装置を示すも
ので、この第３の実施の形態に係る電子部品ユニット４
０は、電子部品本体１８に被着するカバー部材４１が、
電子部品本体１８の実装面を除く面を覆うように形成さ
れて、その内壁に突出した固定部４１１が電子部品本体
１８に対応して設けられる。
【００５４】このカバー部材４１の内壁には、接着面を
構成する空隙部４１２が、上記固定部４１１に対応して
形成され、その所定の位置には、空気抜け穴４１３が上
記空隙部４１２に対応して形成される。また、カバー部
材４１は、その先端部が電子部品本体１８の周壁に位置
されて実装面に対して段状の部分４１４を形成するよう
に設けられる。
【００５５】上記構成において、電子部品ユニット４０
は、カバー部材４１が、その固定部４１１を接着剤２０
１を用いて電子部品本体１８上に接着固定されて被着さ
れると、その空隙部４１２が電子部品本体１８との間に
空隙を形成する。そして、この電子部品ユニット４０
は、図７に示すようにその半田ボール１６が上記印刷配
線板２２の接続電極２２１に載置されて半田接続されて
実装される。
【００５６】次に、電子部品ユニット４０は、そのカバ
ー部材４１の周囲の直交する二辺より接着剤２０２が塗
布されて、その実装面及びカバー部材４１の先端部と印
刷配線板２２とを接着固定する。この際、接着剤２０２
は、カバー部材４１の空気抜け穴４１３の作用による毛
細管現象により、カバー部材４１の空隙部４１２と電子
部品本体１８との間に形成されている空隙に浸透して充
填される。
【００５７】ここで、印刷配線板２２に実装された電子
部品ユニット４０は、その実装面側が印刷配線板２２に
接着固定されると共に、そのカバー部材４１の先端部と
印刷配線板２２との間の段状の部分４１４に接着固定さ
れ、しかも、カバー部材４１と電子部品本体１８との間
に充填された接着剤２０２により接着固定される。
【００５８】上記電子部品ユニット４０は、その実装面
側、そのカバー部材４１の先端部と印刷配線板２２との
間の段状の部分４１４及びカバー部材４１と電子部品本
体１８との間の空隙が接着面積を形成することにより、
そのカバー部材４１の作用により、充分な接着面積の確
保が実現されると共に、剛性の強化が図れて、印刷配線
板２２への堅牢で、信頼性の高い高精度な実装が実現さ
れる。
【００５９】さらに、図８乃至図１０は、第４の実施の
形態に係る電子部品ユニット５０及び印刷配線板装置を
示すもので、この第４の実施の形態に係る電子部品ユニ
ット５０は、その電子部品として、例えば電子部品本体
５１の周壁に複数の外部電極５２が所定の間隔に配置さ
れた構造のものに適用される。
【００６０】即ち、第４の実施の形態に係る電子部品ユ
ニット５０は、その電子部品を構成する半導体チップ５
３が、例えばアイランドと称する基材５４にダイボンド
ペースト５５を用いて実装されて、この半導体チップ５
３の接続電極５３１がワイヤ５６を用いて上記複数の外
部接続電極５２に電気的に接続される。そして、この半
導体チップ５３及び基材５４は、樹脂剤５７を用いて、
その周壁に複数の外部接続電極５２が所定の間隔に配置
するように樹脂封止されてＱＯＮ（ＱｕａｄＯｕｔｌｉ
ｎｅ Ｎｏｎ−ｌｅａｄ）と称する電子部品構造に形成
される。
【００６１】この電子部品本体５１には、その実装面と
逆側の面上にカバー部材５８が接着剤２０１を用いて接
着固定される。このカバー部材５８には、電子部品本体
５１の周壁の対向する二面を覆うように第１及び第２の
遮蔽部５８１、５８２が所望の傾斜角を有して設けら
れ、その第１及び第２の遮蔽部５８１、５８２で電子部
品本体５１の周壁の対向する二面の外部接続電極５２を
囲繞する。このカバー部材５８の第１及び第２の遮蔽部
５８１、５８２は、電子部品ユニット５０を実装する印
刷配線板２２の接着剤２０２の付着を防止する必要のあ
る部分に対向するように電子部品本体５１に被着され
る。
【００６２】上記構成において、電子部品ユニット５０
は、その外部接続電極５２が印刷配線板２２の接続電極
２２１に載置されて半田接続されて該印刷配線板２２に
実装される。ここで、電子部品ユニット５０は、例えば
そのカバー部材５８の第１及び第２の遮蔽部５８１、５
８２に囲繞されていない二辺より接着剤２０２が塗布さ
れて、その外部接続電極５２を含む電子部品本体５１の
周壁が印刷配線板２２に接着固定される。
【００６３】この際、カバー部材５８は、その第１及び
第２の遮蔽部５８１、５８２が、電子部品本体５１の対
向する二辺から塗布された接着剤２０２の印刷配線板２
２上の範囲Ｘへの流出を阻止する。同時に、カバー部材
５８の第１及び第２の遮蔽部５８１、５８２は、その囲
繞した電子部品本体５１の外部接続電極５２の周囲への
接着剤２０２の付着を案内して印刷配線板２２に接着固
定する。
【００６４】上記電子部品ユニット５０は、印刷配線板
２２に実装した状態で、そのカバー部材５８の第１及び
第２の遮蔽部５８１、５８２により、印刷配線板２２の
範囲Ｘへの接着剤２０２の流出を確実に防止することが
できる。したがって、印刷配線板２２は、範囲Ｘへの接
着剤２０２が付着してはいけない電子部品（例えば、コ
ネクタ等）の実装が可能となることにより、さらなる高
密度化の促進を図ることができる。
【００６５】なお、上記第４の実施の形態では、カバー
部材５８に第１及び第２の遮蔽部材５８１、５８２を設
けて２方向への接着剤２０２の流出を防止するように構
成した場合で説明したが、これに限ることなく、少なく
とも１方向あるいは一部分への接着剤２０２の流出を防
止するように構成することが可能である。
【００６６】また、上記第４の実施の形態に適用する電
子部品構造としては、上記ＱＯＮに限ることなく、その
他、外部接続電極が電子部品本体の周壁に配置される構
造のものにおいて有効である。
【００６７】さらに、上記第１乃至第３の実施の形態で
は、半導体チップ１１の実装されるキャリア基板１２に
電極１２２を設け、この電極１２２に半田ボール１６を
取着したＢＧＡと称する電子部品構造のものを用いて構
成した場合で説明したが、これに限ることなく、上記第
４の実施の形態で説明した電子部品本体５１の周壁に複
数の外部接続電極５２を所定の間隔に配置したＱＯＮと
称する電子部品構造のものを用いて構成することも可能
である。
【００６８】よって、この発明は、上記実施の形態に限
ることなく、その他、実施段階ではその要旨を逸脱しな
い範囲で種々の変形を実施し得ることが可能である。さ
らに、上記実施形態には、種々の段階の発明が含まれて
おり、開示される複数の構成要件における適宜な組合せ
により種々の発明が抽出され得る。
【００６９】例えば実施形態に示される全構成要件から
幾つかの構成要件が削除されても、発明が解決しようと
する課題の欄で述べた課題が解決でき、発明の効果で述
べられている効果が得られる場合には、この構成要件が
削除された構成が発明として抽出され得る。
【００７０】
【発明の効果】以上詳述したように、この発明によれ
ば、堅牢にして、信頼性の高い高精度な実装を実現し得
るようにした電子部品ユニット及び電子部品ユニットを
実装した印刷配線板装置を提供することができる。
【００７１】また、この発明は、高密度化の促進を図り
得るようにした電子部品ユニット及び電子部品ユニット
を実装した印刷配線板装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る電子部品ユ
ニットを示した断面図である。
【図２】この発明の第１の実施の形態に係る電子部品ユ
ニットを実装した印刷配線板装置を示した断面図であ
る。
【図３】この発明の第２の実施の形態に係る電子部品ユ
ニットを示した断面図である。
【図４】この発明の第２の実施の形態に係る電子部品ユ
ニットを実装した印刷配線板装置を示した断面図であ
る。
【図５】図４の外観を示した平面図である。
【図６】この発明の第３の実施の形態に係る電子部品ユ
ニットを示した断面図である。
【図７】この発明の第３の実施の形態に係る電子部品ユ
ニットを実装した印刷配線板装置を示した断面図であ
る。
【図８】この発明の第４の実施の形態に係る電子部品ユ
ニットを示した断面図である。
【図９】この発明の第４の実施の形態に係る電子部品ユ
ニットを実装した印刷配線板装置を示した断面図であ
る。
【図１０】図８の外観を示した平面図である。
【図１１】従来の電子部品ユニットを示した断面図であ
る。
【図１２】従来の電子部品ユニットを実装した印刷配線
板装置を示した断面図である。
【符号の説明】
１０ … 電子部品ユニット。 １１ … 半導体チップ。 １１１ … 電極。 １２ … キャリア基板。 １２１ … 電極。 １２２ … 電極。 １３ … ダイボンディングペースト。 １４ … スルーホール。 １５ … ワイヤ。 １６ … 半田ボール。 １７ … 樹脂剤。 １８ … 電子部品本体。 １９ … カバー部材。 １９１ … 段状の部分。 ２０１ … 接着剤。 ２０２ … 接着剤。 ２１ … ソルダーレジスト。 ２２ … 印刷配線板。 ２２１ … 接続電極。 ３０ … 電子部品ユニット。 ３１ … カバー部材。 ３１１ … 固定部。 ３１２ … 空隙部。 ３１３ … 空気抜け穴。 ４０ … 電子部品ユニット。 ４１ … カバー部材。 ４１１ … 固定部。 ４１２ … 空隙部。 ４１３ … 空気抜け穴。 ４１４ … 段状の部分。 ５０ … 電子部品ユニット。 ５１ … 電子部品本体。 ５２ … 外部接続電極。 ５３ … 半導体チップ。 ５３１ … 接続電極。 ５４ … 基材。 ５５ … ダイボンドペースト。 ５６ … ワイヤ。 ５７ … 接着剤。 ５８ … カバー部材。 ５８１ … 第１の遮蔽部。 ５８２ … 第２の遮蔽部。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップが樹脂封止された電子部品
    本体と、 この電子部品本体の実装面に所定の間隔に配置されて設
    けられ、前記半導体チップと電気的に接続される複数の
    外部接続電極と、 前記電子部品本体の前記外部接続電極の配置される実装
    面を除く面を覆うように被着されて、該電子部品本体と
    の間に空隙が生じるように一部が接着固定されるもので
    あって、前記空隙に対応して空気抜け穴が設けられたカ
    バー部材とを具備した電子部品ユニット。
  2. 【請求項２】 半導体チップが樹脂封止された電子部品
    本体と、 この電子部品本体の周壁に所定の間隔に配置されて設け
    られ、前記半導体チップと電気的に接続される複数の外
    部接続電極と、 前記電子部品本体の前記実装面を除く面を覆うように被
    着されて、該電子部品本体との間に空隙が生じるように
    一部が接着固定されるものであって、前記空隙に対応し
    て空気抜け穴が設けられたカバー部材とを具備した電子
    部品ユニット。
  3. 【請求項３】 半導体チップが樹脂封止された電子部品
    本体と、 この電子部品本体の周壁に所定の間隔に配置されて設け
    られ、前記半導体チップと電気的に接続される複数の外
    部接続電極と、 前記電子部品本体の少なくとも周壁の一部を、所定の空
    隙を有して覆うように形成された該電子部品本体に接着
    固定されるカバー部材と を具備した電子部品ユニット。
  4. 【請求項４】 実装面に所定の間隔に複数の外部接続電
    極が設けられ、該外部接続電極と電気的に接続された半
    導体チップが樹脂封止される電子部品本体に対して、前
    記外部接続電極の配置される実装面を除く面を覆うよう
    に被着されて、該電子部品本体との間に空隙が生じるよ
    うに一部が接着固定される前記空隙に対応して空気抜け
    穴が設けられたカバー部材を有した電子部品ユニット
    と、 この電子部品ユニットの前記外部接続電極が半田接続さ
    れて実装され、前記カバー部材と接着固定される印刷配
    線板と を具備したことを特徴とする印刷配線板装置。
  5. 【請求項５】 電子部品本体の周壁に所定の間隔に複数
    の外部接続電極が設けられ、該外部接続電極と電気的に
    接続された半導体チップが樹脂封止される電子部品本体
    に対して実装面を除く面を覆うように被着されて、該電
    子部品本体との間に空隙が生じるように一部が接着固定
    される前記空隙に対応して空気抜け穴が設けられたカバ
    ー部材を有した電子部品ユニットと、 この電子部品ユニットの前記外部接続電極が半田接続さ
    れて実装され、前記カバー部材と接着固定される印刷配
    線板と を具備したことを特徴とする印刷配線板装置。
  6. 【請求項６】 電子部品本体の周壁に所定の間隔に複数
    の外部接続電極が設けられ、該外部接続電極と電気的に
    接続された半導体チップが樹脂封止される電子部品本体
    に対して少なくとも周壁の一部を、空隙を有して覆うよ
    うにカバー部材を接着固定した電子部品ユニットと、 この電子部品ユニットの前記外部接続電極が半田接続さ
    れて実装され、前記カバー部材と接着固定される印刷配
    線板とを具備したことを特徴とする印刷配線板装置。
JP2000361515A 2000-11-28 2000-11-28 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置 Expired - Fee Related JP3400427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000361515A JP3400427B2 (ja) 2000-11-28 2000-11-28 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
US09/994,621 US6531770B2 (en) 2000-11-28 2001-11-28 Electronic part unit attached to a circuit board and including a cover member covering the electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361515A JP3400427B2 (ja) 2000-11-28 2000-11-28 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置

Publications (2)

Publication Number Publication Date
JP2002164472A JP2002164472A (ja) 2002-06-07
JP3400427B2 true JP3400427B2 (ja) 2003-04-28

Family

ID=18832936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361515A Expired - Fee Related JP3400427B2 (ja) 2000-11-28 2000-11-28 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置

Country Status (2)

Country Link
US (1) US6531770B2 (ja)
JP (1) JP3400427B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US20040108588A1 (en) * 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
US7164585B2 (en) * 2003-03-31 2007-01-16 Intel Corporation Thermal interface apparatus, systems, and methods
US7042729B2 (en) * 2003-06-24 2006-05-09 Intel Corporation Thermal interface apparatus, systems, and fabrication methods
US7176567B2 (en) * 2005-07-06 2007-02-13 Advanced Chip Engineering Technology Inc. Semiconductor device protective structure and method for fabricating the same
US7851896B2 (en) * 2005-07-14 2010-12-14 Chipmos Technologies Inc. Quad flat non-leaded chip package
JP2007035819A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Ind Co Ltd 放送受信モジュールとこれを用いた放送受信機器
US20080067650A1 (en) * 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
US8198709B2 (en) * 2006-10-18 2012-06-12 Vishay General Semiconductor Llc Potted integrated circuit device with aluminum case
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
JP2010010212A (ja) * 2008-06-24 2010-01-14 Toshiba Corp プリント回路板、電子機器および半導体パッケージ
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
KR20120060665A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 반도체 패키지
DE102010063048A1 (de) * 2010-12-14 2012-06-21 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe mit Formkörper
CN102589753B (zh) 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法
US8643169B2 (en) * 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US9029999B2 (en) 2011-11-23 2015-05-12 Freescale Semiconductor, Inc. Semiconductor sensor device with footed lid
US9099391B2 (en) 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP2015231027A (ja) * 2014-06-06 2015-12-21 住友電気工業株式会社 半導体装置
KR20150141417A (ko) * 2014-06-10 2015-12-18 삼성전기주식회사 다축센서
US9368442B1 (en) * 2014-12-28 2016-06-14 Unimicron Technology Corp. Method for manufacturing an interposer, interposer and chip package structure
WO2016144356A1 (en) * 2015-03-11 2016-09-15 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
EP3357085A1 (en) * 2016-01-07 2018-08-08 Xilinx, Inc. Stacked silicon package assembly having enhanced stiffener
US10622770B2 (en) * 2017-07-24 2020-04-14 Sapient Industries, Inc. Custom power outlet socket with integrated wireless functionality
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638458B2 (ja) * 1985-09-12 1994-05-18 日本電気株式会社 チツプキヤリアとその製造方法
JPH0492457A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd 半導体装置
JPH04155853A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JPH04157757A (ja) * 1990-10-22 1992-05-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
JPH11121640A (ja) * 1997-10-21 1999-04-30 Oki Electric Ind Co Ltd 素子パッケージ及びそのパッケージの実装構造
JPH11202060A (ja) 1998-01-09 1999-07-30 Citizen Watch Co Ltd カレンダー付き電子時計
JP2957547B1 (ja) 1998-04-20 1999-10-04 埼玉日本電気株式会社 ボール・グリッド・アレイ型パッケージ
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance

Also Published As

Publication number Publication date
JP2002164472A (ja) 2002-06-07
US6531770B2 (en) 2003-03-11
US20020063326A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
JP3400427B2 (ja) 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US20030173666A1 (en) Semiconductor device
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
JP2000223622A5 (ja) 半導体装置およびそれを使用した実装構造体
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP2000286377A (ja) 半導体装置
JP2001044305A (ja) 半導体装置
JPH10189863A (ja) 実装用基板
JP3397725B2 (ja) 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
JP2000286375A (ja) 半導体装置
JP2000286372A (ja) 半導体装置の製造方法
JP2000286376A (ja) 半導体装置の製造方法
JP2003197828A (ja) 樹脂封止型半導体装置
JP2004207415A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP3057194B2 (ja) 半導体パッケージの製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2877122B2 (ja) 半導体装置及びリードフレーム
JPH1167978A (ja) 半導体装置
JP2682072B2 (ja) 混成集積回路装置
JPS6125222B2 (ja)
KR100259356B1 (ko) 반도체 칩사이즈 패키지
JPH0513011Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees