JPH04155853A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04155853A JPH04155853A JP28092690A JP28092690A JPH04155853A JP H04155853 A JPH04155853 A JP H04155853A JP 28092690 A JP28092690 A JP 28092690A JP 28092690 A JP28092690 A JP 28092690A JP H04155853 A JPH04155853 A JP H04155853A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000017525 heat dissipation Effects 0.000 claims description 57
- 239000004033 plastic Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002470 thermal conductor Substances 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 19
- 229920001296 polysiloxane Polymers 0.000 abstract description 8
- 239000000853 adhesive Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 241000342651 Capila Species 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置技術に関し、特に、半導
体集積回路装置の放熱構造に関するものである。
体集積回路装置の放熱構造に関するものである。
近年、半導体集積回路装置においては、素子の高集積化
や半導体集積回路の動作速度の高速化が進められている
。そして、これらに伴い回路動作時に発生する熱の放熱
効率を如何にして向上させるかが重大な課題となってい
る。
や半導体集積回路の動作速度の高速化が進められている
。そして、これらに伴い回路動作時に発生する熱の放熱
効率を如何にして向上させるかが重大な課題となってい
る。
一方、近年、半導体集積回路装置においては、素子の高
集積化や製品のカスタム化およびセミカスタム化に伴い
、入出力ピンの数が著しく増加しつつある。しかし、例
えばプラスチックモールド形のＤ Ｉ Ｐ （Ｄｕａｌ
Ｉｎ−１ｉｎｅ Ｐａｃｋａｇｅ）では、６４ピン程
度が多ビン化の技術的限界とされている。
集積化や製品のカスタム化およびセミカスタム化に伴い
、入出力ピンの数が著しく増加しつつある。しかし、例
えばプラスチックモールド形のＤ Ｉ Ｐ （Ｄｕａｌ
Ｉｎ−１ｉｎｅ Ｐａｃｋａｇｅ）では、６４ピン程
度が多ビン化の技術的限界とされている。
このため、入出力ピンの増加に対応できるセラミックの
パッケージ基板やチップキャリヤが急速に使用され始め
た。しかし、セラミックのパッケージ基板では、半導体
チップのコストよりもパッケージのコストの方が高価に
なることがある。そこで、セラミックよりも安価なプラ
スチック配線基板をパッケージ基板として使用する半導
体集積回路装置が注目されている。プラスチックのパッ
ケージ基板を用いた場合、ピン密度がセラミックと同一
であっても半導体集積回路装置のコストを低減できる上
、配線パターンを微細化でき、かつパッケージの設計変
更や仕様の追加に柔軟に対応できる。
パッケージ基板やチップキャリヤが急速に使用され始め
た。しかし、セラミックのパッケージ基板では、半導体
チップのコストよりもパッケージのコストの方が高価に
なることがある。そこで、セラミックよりも安価なプラ
スチック配線基板をパッケージ基板として使用する半導
体集積回路装置が注目されている。プラスチックのパッ
ケージ基板を用いた場合、ピン密度がセラミックと同一
であっても半導体集積回路装置のコストを低減できる上
、配線パターンを微細化でき、かつパッケージの設計変
更や仕様の追加に柔軟に対応できる。
プラスチックからなるパッケージ基板を用いた半導体集
積回路装置については、例えば日経マグロウヒル社、１
９８４年６月１１日発行、［マイクロチバイス、日経エ
レクトロニクス別冊 Ｎα２Ｊ Ｐ１６０〜Ｐ１６８に
記載かあり、パッケージ基板の材料特性や製造方法、そ
して当該半導体集積回路装置の種々の放熱構造について
開示されている。
積回路装置については、例えば日経マグロウヒル社、１
９８４年６月１１日発行、［マイクロチバイス、日経エ
レクトロニクス別冊 Ｎα２Ｊ Ｐ１６０〜Ｐ１６８に
記載かあり、パッケージ基板の材料特性や製造方法、そ
して当該半導体集積回路装置の種々の放熱構造について
開示されている。
当該半導体集積回路装置は、プラスチックのパッケージ
基板に設けられたチップ実装部上に半導体チップをフェ
イスアップボンディングし、その半導体チップを金属キ
ャップ等により封止した構造となっている。なお、半導
体チップを樹脂で封止し、さらにキャップで封止する場
合もある。ところで、パッケージ基板がセラミックであ
れ、プラスチックであれ、半導体集積回路装置において
は、半導体チップの裏面がチップ実装部に接合されてい
る構造上、通常、半導体チップの裏面側から放熱する構
造になっている。ところで、プラスチックのパッケージ
基板の場合、セラミックに比して熱伝導率が低い、すな
わち熱抵抗が高いことが知られている。そこで、プラス
チックのパッケージ基板を用いた従来の半導体集積回路
装置の放熱構造としては、パッケージ基板のチップ実装
部分を切削して半導体チップが入り込むのに充分な広さ
で、かつパッケージ基板を貫通しない程度の深さの凹部
を形成し、半導体チップの裏面側のパッケージ基板の厚
さを薄くすることで、半導体チップ裏面からの放熱効率
を向上させる構造が開示されている。また、その他の放
熱構造としては、凹部の底に金属板を設置する構造、凹
部以外のパッケージ基板の裏面にも金属板を設置する構
造等が開示されている。
基板に設けられたチップ実装部上に半導体チップをフェ
イスアップボンディングし、その半導体チップを金属キ
ャップ等により封止した構造となっている。なお、半導
体チップを樹脂で封止し、さらにキャップで封止する場
合もある。ところで、パッケージ基板がセラミックであ
れ、プラスチックであれ、半導体集積回路装置において
は、半導体チップの裏面がチップ実装部に接合されてい
る構造上、通常、半導体チップの裏面側から放熱する構
造になっている。ところで、プラスチックのパッケージ
基板の場合、セラミックに比して熱伝導率が低い、すな
わち熱抵抗が高いことが知られている。そこで、プラス
チックのパッケージ基板を用いた従来の半導体集積回路
装置の放熱構造としては、パッケージ基板のチップ実装
部分を切削して半導体チップが入り込むのに充分な広さ
で、かつパッケージ基板を貫通しない程度の深さの凹部
を形成し、半導体チップの裏面側のパッケージ基板の厚
さを薄くすることで、半導体チップ裏面からの放熱効率
を向上させる構造が開示されている。また、その他の放
熱構造としては、凹部の底に金属板を設置する構造、凹
部以外のパッケージ基板の裏面にも金属板を設置する構
造等が開示されている。
ところが、上記従来の放熱技術においては以下の問題が
あることを本発明者は見出した。
あることを本発明者は見出した。
すなわち、従来は、半導体チップの裏面側から放熱を行
う構造となっているので、放熱性の上で効率の良い構造
といえず、例えばプラスチック材料等のような熱抵抗の
高いパッケージ基板を用いる半導体集積回路装置におい
ては、パッケージ基板上に実装できる半導体チップが低
発熱の半導体チップに限定される問題があった。
う構造となっているので、放熱性の上で効率の良い構造
といえず、例えばプラスチック材料等のような熱抵抗の
高いパッケージ基板を用いる半導体集積回路装置におい
ては、パッケージ基板上に実装できる半導体チップが低
発熱の半導体チップに限定される問題があった。
したかって、高発熱の半導体チップ等をプラスチックの
パッケージ基板上に実装する場合には、上記したように
パッケージ基板に凹部を設けたり、その凹部の底に金属
板を設けたりして放熱効果を向上させる必要が生じる。
パッケージ基板上に実装する場合には、上記したように
パッケージ基板に凹部を設けたり、その凹部の底に金属
板を設けたりして放熱効果を向上させる必要が生じる。
しかし、このようにするとパッケージ基板の加工や構造
が複雑になり、また、部品点数や加工数が増加するので
、半導体集積回路装置のコストが増加する問題があった
。
が複雑になり、また、部品点数や加工数が増加するので
、半導体集積回路装置のコストが増加する問題があった
。
本発明は上記課題に着目してなされたものであり、その
目的は、半導体集積回路装置の放熱効果を向上させるこ
とのできる技術を提供することにある。
目的は、半導体集積回路装置の放熱効果を向上させるこ
とのできる技術を提供することにある。
本発明の他の目的は、半導体集積回路装置のコストを増
加させることなく、放熱効果を向上させることのできる
技術を提供することにある。
加させることなく、放熱効果を向上させることのできる
技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項１記載の発明は、パッケージ基板上に
ボンディングされた半導体チップをキャップによって封
止してなる半導体集積回路装置であって、前記キャップ
の内壁面に前記半導体チップの主面に近接または接触す
る放熱用凸部を設けた半導体集積回路装置構造とするも
のである。
ボンディングされた半導体チップをキャップによって封
止してなる半導体集積回路装置であって、前記キャップ
の内壁面に前記半導体チップの主面に近接または接触す
る放熱用凸部を設けた半導体集積回路装置構造とするも
のである。
請求項２記載の発明は、前記キャップが金属であり、前
記放熱用凸部がキャップと一体的に成形されてなる半導
体集積回路装置構造とするものである。
記放熱用凸部がキャップと一体的に成形されてなる半導
体集積回路装置構造とするものである。
請求項５記載の発明は、前記放熱用凸部と前記半導体チ
ップの主面との間に、前記放熱用凸部よりも熱伝導率の
高い熱伝導体を介在した半導体集積回路装置構造とする
ものである。
ップの主面との間に、前記放熱用凸部よりも熱伝導率の
高い熱伝導体を介在した半導体集積回路装置構造とする
ものである。
請求項６記載の発明は、前記キャップと前記パッケージ
基板とによって形成されたチップ封止領域内に、前記半
導体チップを被覆し、かつ前記放熱用凸部に接触する樹
脂を介在した半導体集積回路装置構造とするものである
。
基板とによって形成されたチップ封止領域内に、前記半
導体チップを被覆し、かつ前記放熱用凸部に接触する樹
脂を介在した半導体集積回路装置構造とするものである
。
上記した請求項１記載の発明によれば、半導体チップの
主面側に形成された半導体集積回路の動作時に発生する
熱を半導体チップの主面側から放熱用凸部を介して外部
に放散することかできる。
主面側に形成された半導体集積回路の動作時に発生する
熱を半導体チップの主面側から放熱用凸部を介して外部
に放散することかできる。
上記した請求項２記載の発明によれば、部品点数が増え
ることもないし、放熱構造か複雑化することもない。
ることもないし、放熱構造か複雑化することもない。
上記した請求項５記載の発明によれば、半導体チップの
主面側から外部に向かう熱伝導経路における熱抵抗を下
げることができる。
主面側から外部に向かう熱伝導経路における熱抵抗を下
げることができる。
上記した請求項６記載の発明によれば、半導体チップの
主面と放熱用凸部との間に空隙が介在される場合よりも
熱伝導経路における熱抵抗を下げることができる。
主面と放熱用凸部との間に空隙が介在される場合よりも
熱伝導経路における熱抵抗を下げることができる。
〔実施例１〕
第１図は本発明の一実施例である半導体集積回路装置の
断面図、第２図は第１図に示した半導体集積回路装置を
構成するキャップの外観を示す斜視図、第３図は第２図
に示したキャップの内壁面を示す斜視図である。
断面図、第２図は第１図に示した半導体集積回路装置を
構成するキャップの外観を示す斜視図、第３図は第２図
に示したキャップの内壁面を示す斜視図である。
第１図に示す本実施例１の半導体集積回路装置はＰ Ｇ
Ａ （Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ） １である。
Ａ （Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ） １である。
ＰＣＡＩを構成するパッケージ基板２は、例えば高耐熱
性ガラスエポキシ樹脂等のようなプラスチック材料から
なる。パッケージ基板２の平面寸法は、例えば４．５
ａｎ Ｘ ４．５ ａｎ程度である。
性ガラスエポキシ樹脂等のようなプラスチック材料から
なる。パッケージ基板２の平面寸法は、例えば４．５
ａｎ Ｘ ４．５ ａｎ程度である。
パッケージ基板２の上面中央部には、チップ実装部３が
形成されている。チップ実装部３は、例えば銅（Ｃｕ）
からなり、その表面には、例えばニッケル（Ｎｉ）−金
（Ａｕ）メツキ処理が施されている。
形成されている。チップ実装部３は、例えば銅（Ｃｕ）
からなり、その表面には、例えばニッケル（Ｎｉ）−金
（Ａｕ）メツキ処理が施されている。
チップ実装部３上には、半導体チップ４がその主面を上
に向けた状態で実装されている。半導体チップ４は、例
えばフィラー入り低応力樹脂からなる接着剤によってチ
ップ実装部３に接合されている。
に向けた状態で実装されている。半導体チップ４は、例
えばフィラー入り低応力樹脂からなる接着剤によってチ
ップ実装部３に接合されている。
半導体チップ４は、例えば単結晶シリコン（Ｓｉ）から
なる。半導体チップ４の主面側には、例えばＣＭ ＯＳ
（Ｃｏｍｐｌｉｍｅｎｔａｒｙ ＭＯＳ）ゲートアレ
イ等のような半導体集積回路が形成されている。半導体
チップ４に形成された半導体集積回路は、ホンディング
ワイヤ５を介してパッケージ基板２上の配線パターン６
ａの一端に電気的に接続されている。
なる。半導体チップ４の主面側には、例えばＣＭ ＯＳ
（Ｃｏｍｐｌｉｍｅｎｔａｒｙ ＭＯＳ）ゲートアレ
イ等のような半導体集積回路が形成されている。半導体
チップ４に形成された半導体集積回路は、ホンディング
ワイヤ５を介してパッケージ基板２上の配線パターン６
ａの一端に電気的に接続されている。
配線パターン６ａの他端には、ランドパターン６ｂが形
成されている。配線パターン６ａおよびランドパターン
６ｂは、チップ実装部３をパターンニングする際に同時
に形成される。配線パターン６ａおよびランドパターン
６ｂは、例えばＣｕからなり、配線パターン６ａにおい
てボンディングワイヤ５が接合される部分およびランド
パターン６ｂの表面には、例えばＮｉ−Ａｕメツキ処理
が施されている。
成されている。配線パターン６ａおよびランドパターン
６ｂは、チップ実装部３をパターンニングする際に同時
に形成される。配線パターン６ａおよびランドパターン
６ｂは、例えばＣｕからなり、配線パターン６ａにおい
てボンディングワイヤ５が接合される部分およびランド
パターン６ｂの表面には、例えばＮｉ−Ａｕメツキ処理
が施されている。
パッケージ基板２において、ランドパターン６ｂか形成
された位置には、パッケージ基板２の上下面を貫通する
スルーホール７が穿孔されている。
された位置には、パッケージ基板２の上下面を貫通する
スルーホール７が穿孔されている。
スルーホール７は、例えば全部で４００個程度穿孔され
ている。スルーホール７の内壁面には、例えばＣｕ等の
ような導体かメツキされており、スルーホール７内に嵌
合されたリードピン８とランドパターン６ｂとの導通が
確実に取られている。
ている。スルーホール７の内壁面には、例えばＣｕ等の
ような導体かメツキされており、スルーホール７内に嵌
合されたリードピン８とランドパターン６ｂとの導通が
確実に取られている。
なお、リードピン８は、例えば４２７０イあるいは銅合
金からなり、その表面には所定の導体メツキ処理が施さ
れている。
金からなり、その表面には所定の導体メツキ処理が施さ
れている。
また、パッケージ基板２の上面において、半導体チップ
４の外周には、半導体チップ４を囲むようにダム９か形
成されている。ダム９は、例えばシリコン系の接着剤に
よりパッケージ基板２上に接合されている。そして、ダ
ム９によって囲まれた領域内には、半導体チップ４およ
びボンディングワイヤ５を充分に被覆する量のシリコー
ンゲル（樹脂）１０が充填されている。これにより、半
導体チップ４の耐湿性等が確保されている。また、本実
施例１においてシリコーンゲル１０は、半導体チップ４
の主面側で発生した熱の伝導経路における熱抵抗を下げ
る役割も果たしている。
４の外周には、半導体チップ４を囲むようにダム９か形
成されている。ダム９は、例えばシリコン系の接着剤に
よりパッケージ基板２上に接合されている。そして、ダ
ム９によって囲まれた領域内には、半導体チップ４およ
びボンディングワイヤ５を充分に被覆する量のシリコー
ンゲル（樹脂）１０が充填されている。これにより、半
導体チップ４の耐湿性等が確保されている。また、本実
施例１においてシリコーンゲル１０は、半導体チップ４
の主面側で発生した熱の伝導経路における熱抵抗を下げ
る役割も果たしている。
さらに、パッケージ基板２の上面には、半導体チップ４
を封止するためのキャップｌｌａかシリコーン系の接着
剤等により接合されている。ここて、本実施例１のキャ
ップｌｌａを第１図〜第３図により説明する。
を封止するためのキャップｌｌａかシリコーン系の接着
剤等により接合されている。ここて、本実施例１のキャ
ップｌｌａを第１図〜第３図により説明する。
キャップｌｌａの内壁面の中央部分には、放熱用凸部１
２ａが設けられている。放熱用凸部１２ａは、絞り加工
等により、キャップｌｌａと一体的に成形されている。
２ａが設けられている。放熱用凸部１２ａは、絞り加工
等により、キャップｌｌａと一体的に成形されている。
放熱用凸部１２ａは、上記したシリコーンゲルｌＯと接
触し、かつその先端面が半導体チップ４の主面に近接す
るように配置されている。すなわち、本実施例１のＰＧ
ＡＩにおいては、半導体チップ４の主面側に形成された
半導体集積回路の動作時に発生する熱がシリコーンゲル
１０を拡散して放熱用凸部１２ａに伝導し、さらに放熱
用凸部１２ａからキャップｌｌａを経て後述するヒート
シンク１３に伝導して外部に放散される構造になってい
る。
触し、かつその先端面が半導体チップ４の主面に近接す
るように配置されている。すなわち、本実施例１のＰＧ
ＡＩにおいては、半導体チップ４の主面側に形成された
半導体集積回路の動作時に発生する熱がシリコーンゲル
１０を拡散して放熱用凸部１２ａに伝導し、さらに放熱
用凸部１２ａからキャップｌｌａを経て後述するヒート
シンク１３に伝導して外部に放散される構造になってい
る。
キャップＩｌａは、例えばアルミニウム（Ａｆ）からな
る。キャップｌｌａの構成材料としてＡｌを採用した理
由は、加工性か良好であり、かつ熱伝導率が高い等、優
れた特徴を有するからである。キャップＩｌａの表面に
は、絶縁性や耐腐食性等の観点からアルマイト処理か施
され、アルミナ膜が形成されている。しかし、本実施例
１においては、放熱用凸部１２ａの表面にはアルミナ膜
が形成されていない。これは、熱伝導経路における熱抵
抗を下げるためである。放熱用凸部１２ａの表面にアル
ミナ膜を形成しないようにするには、アルマイト処理に
際して放熱用凸部１２ａ部分のみにマスクを形成してお
けば良い。
る。キャップｌｌａの構成材料としてＡｌを採用した理
由は、加工性か良好であり、かつ熱伝導率が高い等、優
れた特徴を有するからである。キャップＩｌａの表面に
は、絶縁性や耐腐食性等の観点からアルマイト処理か施
され、アルミナ膜が形成されている。しかし、本実施例
１においては、放熱用凸部１２ａの表面にはアルミナ膜
が形成されていない。これは、熱伝導経路における熱抵
抗を下げるためである。放熱用凸部１２ａの表面にアル
ミナ膜を形成しないようにするには、アルマイト処理に
際して放熱用凸部１２ａ部分のみにマスクを形成してお
けば良い。
キャップｌｌａの上面には、熱伝導性の高い接着剤によ
りヒートシンク１３か接合されている。
りヒートシンク１３か接合されている。
ヒートシンク１３は、例えばＡｆからなり、放熱面積を
増大させることにより放熱効果を向上させるようになっ
ている。
増大させることにより放熱効果を向上させるようになっ
ている。
このように本実施例１によれば、以下の効果を得ること
が可能となる。
が可能となる。
（１）、キャップｌｌａの内壁面に、半導体チップ４の
主面に近接する放熱用凸部１２ａを設けたことにより、
半導体チップ４の主面側で発生した熱を半導体チップ４
の主面側から外部に放散することかできるので、放熱効
果を大幅に向上させることか可能となる。
主面に近接する放熱用凸部１２ａを設けたことにより、
半導体チップ４の主面側で発生した熱を半導体チップ４
の主面側から外部に放散することかできるので、放熱効
果を大幅に向上させることか可能となる。
（２）、放熱用凸部１２ａと半導体チップ４の主面との
間に、半導体チップ４を被覆し、かつ放熱用凸部１２ａ
と接触するシリコーンゲルｌＯを介在させたことにより
、半導体チップ４の主面と放熱用凸部１２ａとの間に空
隙が介在される場合よりも熱伝導経路における熱抵抗を
下げることができるので、放熱効果をさらに大幅（従来
の約２倍）に向上させることが可能となる。
間に、半導体チップ４を被覆し、かつ放熱用凸部１２ａ
と接触するシリコーンゲルｌＯを介在させたことにより
、半導体チップ４の主面と放熱用凸部１２ａとの間に空
隙が介在される場合よりも熱伝導経路における熱抵抗を
下げることができるので、放熱効果をさらに大幅（従来
の約２倍）に向上させることが可能となる。
（３）、上記（１１，（２１により、熱抵抗の高いプラ
スチック材料からなるパッケージ基板２上に、回路動作
時に高熱を発生する半導体チップ４を実装することが可
能となる。
スチック材料からなるパッケージ基板２上に、回路動作
時に高熱を発生する半導体チップ４を実装することが可
能となる。
（４）、放熱用凸部１２ａを絞り加工等によりキャップ
ｌｌａと一体的に成形したことにより、部品点数を増や
すこともないし、加工性や放熱構造も複雑化しない。し
たかって、ＰＣＡＩのコストを増加させることなく、放
熱効果を向上させることか可能となる。
ｌｌａと一体的に成形したことにより、部品点数を増や
すこともないし、加工性や放熱構造も複雑化しない。し
たかって、ＰＣＡＩのコストを増加させることなく、放
熱効果を向上させることか可能となる。
（５）、放熱用凸部１２ａを絞り加工等によりキャップ
ｌｌａと一体的に成形したことにより、キャップｌｌａ
の機械的強度を向上させることが可能となる。
ｌｌａと一体的に成形したことにより、キャップｌｌａ
の機械的強度を向上させることが可能となる。
（６）、上記（１１〜（４）により、ＰＧＡＩの信頼性
を向上させることが可能となる。
を向上させることが可能となる。
〔実施例２〕
第４図は本発明の他の実施例である半導体集積回路装置
の断面図、第５図はキャップの放熱用凸部と半導体チッ
プとの間に介在された熱伝導体の変形例を説明するため
の半導体集積回路装置の断面図である。
の断面図、第５図はキャップの放熱用凸部と半導体チッ
プとの間に介在された熱伝導体の変形例を説明するため
の半導体集積回路装置の断面図である。
本実施例２においては、第４図に示すように、キャップ
ｌｌａの放熱用凸部１２ａと半導体チップ４の主面との
間に、放熱用凸部１２ａの構成材料よりも熱伝導率の高
い材料からなる熱伝導体Ｉ４ａか介在されている。熱伝
導体１４ａは、例えば炭化シリコン（Ｓ ｉ Ｃ） 、
窒化アルミニウム（Ａ７Ｎ）またはＣｕ等からなる。
ｌｌａの放熱用凸部１２ａと半導体チップ４の主面との
間に、放熱用凸部１２ａの構成材料よりも熱伝導率の高
い材料からなる熱伝導体Ｉ４ａか介在されている。熱伝
導体１４ａは、例えば炭化シリコン（Ｓ ｉ Ｃ） 、
窒化アルミニウム（Ａ７Ｎ）またはＣｕ等からなる。
本実施例２によれば、放熱用凸部１２ａと半導体チップ
４との間に熱伝導体１４ａを介在したことにより、前記
実施例１よりも放熱効果を向上させることが可能となる
。
４との間に熱伝導体１４ａを介在したことにより、前記
実施例１よりも放熱効果を向上させることが可能となる
。
ただし、熱伝導体は、第４図に示した熱伝導体１４ａの
ように配置される場合に限定されるものではなく、例え
ば第５図に示すように、放熱用凸部１２ａと半導体チッ
プ４との間に熱伝導体１４ｂを配置しても良い。この場
合の熱伝導体１４ｂは、別部材として介在しても良いし
、スパッタリング法などによりキャップｌｌａの内壁面
に形成しても良い。第５図に示したＰＧＡＩの場合、第
４図に示した場合よりも熱伝導体１４ｂの放熱面積を大
きくできるので、放熱効果をさ′らに向上させることが
可能となる。
ように配置される場合に限定されるものではなく、例え
ば第５図に示すように、放熱用凸部１２ａと半導体チッ
プ４との間に熱伝導体１４ｂを配置しても良い。この場
合の熱伝導体１４ｂは、別部材として介在しても良いし
、スパッタリング法などによりキャップｌｌａの内壁面
に形成しても良い。第５図に示したＰＧＡＩの場合、第
４図に示した場合よりも熱伝導体１４ｂの放熱面積を大
きくできるので、放熱効果をさ′らに向上させることが
可能となる。
〔実施例３〕
第６図は本発明の他の実施例である半導体集積回路装置
の断面図である。
の断面図である。
本実施例３においては、通常のキャップｌｌｂの内壁面
と半導体チップ４の主面との間にキャップｌｌｂとは別
体の放熱用凸部１２ｂが介在されている。放熱用凸部１
２ｂは、シリコーンゲル１０に接触し、かつその先端面
が半導体チップ４の主面に近接するように配置されてい
る。放熱用凸部１２ｂは、例えばＡＩ；！、ＳｉＣ，Ａ
ｉＮまたはＣｕ等からなり、キャップ１１の内壁面に熱
伝導性の高い所定の接着剤によって接合されている。
と半導体チップ４の主面との間にキャップｌｌｂとは別
体の放熱用凸部１２ｂが介在されている。放熱用凸部１
２ｂは、シリコーンゲル１０に接触し、かつその先端面
が半導体チップ４の主面に近接するように配置されてい
る。放熱用凸部１２ｂは、例えばＡＩ；！、ＳｉＣ，Ａ
ｉＮまたはＣｕ等からなり、キャップ１１の内壁面に熱
伝導性の高い所定の接着剤によって接合されている。
本実施例３によれば、半導体チップ４の主面側で発生す
る熱を半導体チップ４の主面側から放熱用凸部１２ｂを
介して外部に放散することができるので、従来よりも放
熱効果を向上させることが可能となる。
る熱を半導体チップ４の主面側から放熱用凸部１２ｂを
介して外部に放散することができるので、従来よりも放
熱効果を向上させることが可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１〜３に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例１〜３に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
例えば前記実施例１〜３においては、放熱用凸部を半導
体チップの主面に近接した状態で配置した場合について
説明したが、これに限定されるものではなく、例えば放
熱用凸部を半導体チップの主面に接触した状態で配置し
ても良い。ただし、半導体チップに悪影響を与えないよ
うに放熱用凸部を接触させる。この場合、放熱用凸部を
半導体チップの主面に接触させるので、熱伝導経路にお
ける熱抵抗を下げることができ、放熱効果を向上させる
ことか可能となる。
体チップの主面に近接した状態で配置した場合について
説明したが、これに限定されるものではなく、例えば放
熱用凸部を半導体チップの主面に接触した状態で配置し
ても良い。ただし、半導体チップに悪影響を与えないよ
うに放熱用凸部を接触させる。この場合、放熱用凸部を
半導体チップの主面に接触させるので、熱伝導経路にお
ける熱抵抗を下げることができ、放熱効果を向上させる
ことか可能となる。
また、前記実施例１〜３においては、キャップを金属と
した場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えばセラミックやプラス
チック等により構成しても良い。キャップをプラスチッ
ク材料等のような熱抵抗の高い材料で構成した場合は、
第７図に示すように、放熱用凸部１２ｂとヒートシンク
１３とをプラスチック材料等からなるキャップｌｌｃに
穿孔された孔を通じて熱伝導性の高い所定の接着剤によ
り接合すると良い。これにより、半導体チツブ４の主面
側で発生する熱を半導体チップ４主面側から放熱用凸部
１２ｂを通じて外部に放散できるので、放熱効果を向上
させることか可能となる。
した場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えばセラミックやプラス
チック等により構成しても良い。キャップをプラスチッ
ク材料等のような熱抵抗の高い材料で構成した場合は、
第７図に示すように、放熱用凸部１２ｂとヒートシンク
１３とをプラスチック材料等からなるキャップｌｌｃに
穿孔された孔を通じて熱伝導性の高い所定の接着剤によ
り接合すると良い。これにより、半導体チツブ４の主面
側で発生する熱を半導体チップ４主面側から放熱用凸部
１２ｂを通じて外部に放散できるので、放熱効果を向上
させることか可能となる。
また、前記実施例１〜３においては、半導体チップにＣ
ＭＯＳが形成されている場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
半導体チップにバイポーラトランジスタが形成されてい
る場合においても本発明を適用できる。
ＭＯＳが形成されている場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
半導体チップにバイポーラトランジスタが形成されてい
る場合においても本発明を適用できる。
また、前記実施例１〜３においては、半導体チップにゲ
ートアレイ等のような論理回路が形成されている場合に
ついて説明したが、これに限定されるものではなく種々
変更可能であり、例えば半導体メモリが形成されている
場合においても本発明を適用できる。
ートアレイ等のような論理回路が形成されている場合に
ついて説明したが、これに限定されるものではなく種々
変更可能であり、例えば半導体メモリが形成されている
場合においても本発明を適用できる。
また、前記実施例１〜３においては、パッケージ基板が
プラスチック材料である場合について説明したか、これ
に限定されるものではなく種々変更可能であり、例えば
パッケージ基板がセラミックからなる場合においても本
発明を適用できる。
プラスチック材料である場合について説明したか、これ
に限定されるものではなく種々変更可能であり、例えば
パッケージ基板がセラミックからなる場合においても本
発明を適用できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＰＧＡに適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ
Ｃａｒｒｉｅｒ）等の他の半導体集積回路装置に適用す
ることが可能である。
をその背景となった利用分野であるＰＧＡに適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ
Ｃａｒｒｉｅｒ）等の他の半導体集積回路装置に適用す
ることが可能である。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）、すなわち、請求項１記載の発明によれば、半導
体チップの主面側に形成された半導体集積回路の動作時
に発生する熱を半導体チップの主面側から放熱用凸部を
介して外部に放散することかできるので、放熱効果を大
幅に向上させることが可能となる。
体チップの主面側に形成された半導体集積回路の動作時
に発生する熱を半導体チップの主面側から放熱用凸部を
介して外部に放散することかできるので、放熱効果を大
幅に向上させることが可能となる。
（２）、請求項２記載の発明によれば、部品点数が増え
ることもないし、放熱構造か複雑化することもないので
、半導体集積回路装置のコストを増加させることなく、
放熱効果を大幅に向上させることか可能となる。
ることもないし、放熱構造か複雑化することもないので
、半導体集積回路装置のコストを増加させることなく、
放熱効果を大幅に向上させることか可能となる。
（３）、請求項５記載の発明によれば、半導体チップの
主面側から外部に向かう熱伝導経路における熱抵抗を下
げることができるので、放熱効果をさらに大幅に向上さ
せることが可能となる。
主面側から外部に向かう熱伝導経路における熱抵抗を下
げることができるので、放熱効果をさらに大幅に向上さ
せることが可能となる。
（４）、請求項６記載の発明によれば、半導体チップの
主面と放熱用凸部との間に空隙が介在される場合よりも
熱伝導経路における熱抵抗を下げることができるので、
放熱効果をさらに大幅に向上させることが可能となる。
主面と放熱用凸部との間に空隙が介在される場合よりも
熱伝導経路における熱抵抗を下げることができるので、
放熱効果をさらに大幅に向上させることが可能となる。
第１図は本発明の一実施例である半導体集積回路装置の
断面図、 第２図は第１図に示した半導体集積回路装置を構成する
キャップの外観を示す斜視図、第３図は第２図に示した
キャップの内壁面を示す斜視図、 第４図は本発明の他の実施例である半導体集積回路装置
の断面図、 第５図はキャップの放熱用凸部と半導体チップとの間に
介在された熱伝導体の変形例を説明するための半導体集
積回路装置の断面図、 第６図は本発明の他の実施例である半導体集積回路装置
の断面図、 第７図は本発明の他の実施例である半導体集積回路装置
の断面図である。 １・・・ＰＧＡ （半導体集積回路装置）、２・・・パ
ッケージ基板、３・・・チップ実装部、４・・・半導体
チップ、５・・・ポンディングワイヤ、６ａ・・・配線
パターン、６ｂ・・・ランドパターン、７・・・スルー
ホール、８・・・リードビン、９・・・ダム、ｌＯ・・
・シリコーンゲル（樹脂）、１ｌａ−１１ｃ・・・キャ
ップ、１２ａ、１２ｂ・・・放熱用凸部、１３・・・ヒ
ートシンク、１４ａ、１４ｂ・・・熱伝導体。 代理人 弁理士 筒 井 大 和
断面図、 第２図は第１図に示した半導体集積回路装置を構成する
キャップの外観を示す斜視図、第３図は第２図に示した
キャップの内壁面を示す斜視図、 第４図は本発明の他の実施例である半導体集積回路装置
の断面図、 第５図はキャップの放熱用凸部と半導体チップとの間に
介在された熱伝導体の変形例を説明するための半導体集
積回路装置の断面図、 第６図は本発明の他の実施例である半導体集積回路装置
の断面図、 第７図は本発明の他の実施例である半導体集積回路装置
の断面図である。 １・・・ＰＧＡ （半導体集積回路装置）、２・・・パ
ッケージ基板、３・・・チップ実装部、４・・・半導体
チップ、５・・・ポンディングワイヤ、６ａ・・・配線
パターン、６ｂ・・・ランドパターン、７・・・スルー
ホール、８・・・リードビン、９・・・ダム、ｌＯ・・
・シリコーンゲル（樹脂）、１ｌａ−１１ｃ・・・キャ
ップ、１２ａ、１２ｂ・・・放熱用凸部、１３・・・ヒ
ートシンク、１４ａ、１４ｂ・・・熱伝導体。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 １、パッケージ基板上にボンディングされた半導体チッ
プをキャップによって封止してなる半導体集積回路装置
であって、前記キャップの内壁面に前記半導体チップの
主面に近接または接触する放熱用凸部を設けたことを特
徴とする半導体集積回路装置。 ２、前記キャップが金属であり、前記放熱用凸部がキャ
ップと一体的に成形されてなることを特徴とする請求項
１記載の半導体集積回路装置。 ３、請求項２記載のキャップがその表面にアルミナ膜が
形成されたアルミニウムであることを特徴とする半導体
集積回路装置。 ４、請求項３記載のキャップにおいて、その放熱用凸部
表面以外にのみアルミナ膜を形成したことを特徴とする
半導体集積回路装置。 ５、前記放熱用凸部と前記半導体チップの主面との間に
、前記放熱用凸部よりも熱伝導率の高い熱伝導体を介在
したことを特徴とする請求項１、２、３または４記載の
半導体集積回路装置。 ６、前記キャップと前記パッケージ基板とによって形成
されたチップ封止領域内に、前記半導体チップを被覆し
、かつ前記放熱用凸部に接触する樹脂を介在したことを
特徴とする請求項１、２、３、４または５記載の半導体
集積回路装置。 ７、前記パッケージ基板がプラスチック材料からなるこ
とを特徴とする請求項１、２、３、４、５または６記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28092690A JPH04155853A (ja) | 1990-10-19 | 1990-10-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28092690A JPH04155853A (ja) | 1990-10-19 | 1990-10-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155853A true JPH04155853A (ja) | 1992-05-28 |
Family
ID=17631860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28092690A Pending JPH04155853A (ja) | 1990-10-19 | 1990-10-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155853A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661739A3 (ja) * | 1993-12-29 | 1995-08-16 | Nec Corp | |
| US5548161A (en) * | 1993-04-05 | 1996-08-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency |
| JP2002158318A (ja) * | 2000-11-22 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6531770B2 (en) * | 2000-11-28 | 2003-03-11 | Kabushiki Kaisha Toshiba | Electronic part unit attached to a circuit board and including a cover member covering the electronic part |
| KR100632459B1 (ko) * | 2004-01-28 | 2006-10-09 | 삼성전자주식회사 | 열방출형 반도체 패키지 및 그 제조방법 |
| US8319108B2 (en) | 2008-08-08 | 2012-11-27 | Panasonic Corporation | Mounting structure and electronic equipment |
-
1990
- 1990-10-19 JP JP28092690A patent/JPH04155853A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548161A (en) * | 1993-04-05 | 1996-08-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency |
| EP0661739A3 (ja) * | 1993-12-29 | 1995-08-16 | Nec Corp | |
| JP2002158318A (ja) * | 2000-11-22 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6531770B2 (en) * | 2000-11-28 | 2003-03-11 | Kabushiki Kaisha Toshiba | Electronic part unit attached to a circuit board and including a cover member covering the electronic part |
| KR100632459B1 (ko) * | 2004-01-28 | 2006-10-09 | 삼성전자주식회사 | 열방출형 반도체 패키지 및 그 제조방법 |
| US7202561B2 (en) | 2004-01-28 | 2007-04-10 | Samsung Electronics Co., Ltd. | Semiconductor package with heat dissipating structure and method of manufacturing the same |
| US8319108B2 (en) | 2008-08-08 | 2012-11-27 | Panasonic Corporation | Mounting structure and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
| TWI423404B (zh) | 積體電路封裝體及其製造方法 | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
| EP1889290B1 (en) | Integrated circuit die attach using backside heat spreader | |
| CA2075593A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| US6040631A (en) | Method of improved cavity BGA circuit package | |
| JPH11121643A (ja) | 半導体装置 | |
| JPH04123441A (ja) | 半導体集積回路装置 | |
| JPH04155853A (ja) | 半導体集積回路装置 | |
| TW201438155A (zh) | 具有傾斜結構之半導體元件封裝 | |
| JP2003258165A (ja) | 半導体装置 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPH0685427A (ja) | 半導体パッケージ搭載基板 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH06104309A (ja) | 半導体装置 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPH03116856A (ja) | 半導体装置 | |
| JPH04303953A (ja) | 半導体装置 | |
| JPH01204454A (ja) | 樹脂基板を用いたピングリッドアレイ構造 | |
| JPH0969592A (ja) | プリント配線基板及びその実装方法 | |
| JPS6348850A (ja) | 半導体装置の製造方法 |