JPH04123441A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04123441A
JPH04123441A JP2244448A JP24444890A JPH04123441A JP H04123441 A JPH04123441 A JP H04123441A JP 2244448 A JP2244448 A JP 2244448A JP 24444890 A JP24444890 A JP 24444890A JP H04123441 A JPH04123441 A JP H04123441A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
adhesive
substrate
diffusion plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2244448A
Other languages
English (en)
Inventor
Hiroshi Kosaku
小作　浩
Toshihiro Tsuboi
敏宏 坪井
Toshio Hatada
畑田　敏夫
Hitoshi Matsushima
均 松島
Yoshihiro Kondo
義広 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2244448A priority Critical patent/JPH04123441A/ja
Publication of JPH04123441A publication Critical patent/JPH04123441A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にパッケージ
の高信頼化に適用して有効な技術に関するものである。
〔従来の技術〕
半導体集積回路装置の組立て工程では、合成樹脂製の基
板に半導体チップを接合する際、シリコーンゴムやエポ
キシ樹脂などの合成樹脂系接着剤を使用している。合成
樹脂系接着剤は、セラミック基板に半導体チップを接合
する際に使用される共晶合金系ろう材に比べて安価で、
かつ熱応力が低いという利点を有しているが、その反面
放熱性が低いという欠点を有しているため、樹脂中に金
属フィラーを充填したり、使用時に接着層の膜厚を薄く
したりすることによって放熱性の改善を図っている。な
お、特開昭６０−３８８４２号公報には、合成樹脂系接
着剤を使用して半導体チップを合成樹脂基板に接合した
プラスチック・ビングリッドアレイが記載されている。
〔発明が解決しようとする課題〕
ところが、合成樹脂系接着剤に金属フィラーを充填した
り、使用時にその膜厚を薄くしたりすることは、放熱性
の改善にはを効であるが、その反面熱応力の増大を招く
という問題がある。そのため、特に大面積で発熱量も大
きい半導体チップの場合は、放熱性の向上と熱応力の緩
和との最適化を図ることは極めて困難となる。
本発明の目的は、合成樹脂系接着剤を使用して半導体チ
ップを基板に接着する際に、放熱性の向上と熱応力の緩
和とを両立させることのできる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
ＣＦ！ＡＨを解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
（１）８本願の一発明は、合成樹脂系接着剤を用いて半
導体チップを基板に接着する際、半導体チップの背面ま
たは基板の接着面に凹凸部を設けるものである。
（２）１本願の一発明は、合成樹脂系接着剤を用いて半
導体チップを基板に接着する際、半導体チップと基板と
の間に高熱伝導材からなる複数の球体を分散させるもの
である。
〔作用〕
上記した手段（１）によれば、半導体チップまたは基板
に凹凸部を設けることにより、接着剤の膜厚が凸部で薄
く、凹部で厚くなる。これにより、半導体チップの熱は
接着剤の膜厚が薄い凸部を通じて速やかに基板に伝達さ
れ、半導体チップと基板との熱膨張係数の不整合に起因
する応力は、接着層の膜厚が厚い凹部で緩和されるので
、熱応力の緩和と放熱性の向上とを両立させることが可
能となる。この場合、上記凹凸部の段差、数、配置など
を最適化することにより、半導体チップの寸法や発熱量
に応じて熱応力の緩和と放熱性の向上との最適化を図る
ことができる。
上記した手段（２）によれば、半導体チップと基板との
間に高熱伝導材からなる複数の球体を分散させることに
より、半導体チップの熱は球体を通じて速やかに基板に
伝達され、半導体チップと基板との熱膨張係数の不整合
に起因する応力は、接着剤によって緩和されるので、熱
応力の緩和と放熱性の向上とを両立させることが可能と
なる。この場合、上記球体の径、数、配置などを最適化
することにより、半導体チップの寸法や発熱量に応じて
熱応力の緩和と放熱性の向上との最適化を図ることがで
きる。
以下、実施例により本発明を説明する。なお、実施例を
説明するための企図において同一の機能を有するものは
同一の符号を付し、その繰り返しの説明は省略する。
〔実施例１〕 第１図は、本実施例１の半導体集積回路装置であるプラ
スチック・ビングリッドアレイ１の断面図である。
ビングリッドアレイ１の絶縁基板２は、例えばガラス布
基材エポキシ樹脂（ガラエポ）またはガラス布基材ポリ
イミド樹脂などの合成樹脂で構成されており、その主面
（下面）には多数の配線３が形成されている。上記配線
３は、例えばＣｕからなり、その表面にはＮｉ、Ａｕの
順でメツキが施されている。上記絶縁基板２の主面には
、上記配線３と接続された多数のリードビン４が挿入さ
れている。上記リードビン４は、４２アロイやコバール
などのＦｅ系合金で構成されており、その表面にはＳｎ
あるいは半田などのメツキが施されている。
上記絶縁基板２上には、例えばＣｕの薄板からなる熱拡
散板５が設けられている。上記熱拡散板５は、例えばエ
ポキシ樹脂系またはシリコーンゴム系の接着剤６によっ
て絶縁基板２の上面に接着されている。また、上記熱拡
散板５上には、例えばＡｌ７からなる放熱板（ヒートシ
ンク）７が設けられている。上記放熱板７は、例えばエ
ポキシ樹脂系またはンリコーンゴム系の接着剤６によっ
て熱拡散板５の上面に接着されている。
上記熱拡散板５の下面中央部には、半導体チップ８がそ
の集積回路形成面を下に向けた状態で接合されている。
すなわち、本実施例１のピングリッドアレイ１は、半導
体チップ８から発生した熱を熱拡散板５の全面を通じて
放熱板７に伝達する放熱構造を有している。上記半導体
チップ８は、例えば複数のダイナミックＲＡＭ、スタテ
ィックＲＡＭなどのメモリＬＳＩと、ゲートアレイなど
の論理ＬＳＩとを一チツプ化して所定のシステムを構成
したウェハスケールインテグレーションＬＳＩを形成し
たもので、例えば４０ｍｍＸ４０ｍｍ程度の大面積を有
している。上記半導体チップ８は、接着剤６ａによって
前記熱拡散板５の下面に接着されている。上記接着剤６
ａは、チップ８と熱拡散板５との熱膨張係数の不整合に
起因する応力を緩和する能力の高い、例えばシリコーン
ゴムのような低ヤング率の接着剤からなる。
上記熱拡散板５の下面中央部には、多数の凸部９が設け
られている。そのため、上言己接着剤６ａの膜厚は上記
凸部９とチップ８との間では薄く、その他の箇所では厚
くなっている。また、上記凸部９は、チップ８と熱拡散
板５との熱膨張係数の不整合に起因する応力が特に集中
し易いチップ８の周辺部よりも中央部でその数が多くな
るように設けられている。そのため、上記接着剤６ａの
膜厚は、凸ｓ９の多いチップ８中央部では平均して薄く
、凸部９の少ないチップ８周辺部では平均して厚くなっ
ている。なお、熱拡散板５の下面に凸部９を設ける上記
手段に代えて、凹部を設けてもよい。この場合は、チッ
プ８の中央部よりも周辺部で凹部の数を多くするか、ま
たはチップ８の中央部よりも周辺部で凹部の深さを深く
することにより、接着剤６ａの膜厚をチップ８の中央部
で平均して薄く、周辺部で平均して厚くすることができ
る。また、熱拡散板５の下面中央部に凸部９（または凹
部）を設ける上記手段に代えて、チップ８側に凸部を設
けてもよい。この場合も、チップ８の周辺部よりも中央
部でその数が多くなるように凸部を設けることにより、
接着剤６ａの膜厚をチップ８の中央部で平均して薄く、
周辺部で平均して厚くすることができる。熱拡散板５に
上記凸部９　（または凹部）を設けるには、例えば熱拡
散板５の表面にローレット加工などの機械加工やエツチ
ングなどの化学処理を施せばよい。また、チップ８に凸
部を設けるには、例えばチップ８の表面にメタライズを
形成すればよい。その際、凸部の高さ（または凹部の深
さ）を調整することにより、接着剤６ａの膜厚を所望の
厚さに設定することができる。
上記チップ８と前記絶縁基板２の配線３とは、Ａｕまた
はＡｌなどからなるワイヤ１０によって電気的に接続さ
れている。上記チップ８は、熱拡散板５、絶縁基板２、
エポキシ樹脂などの合成樹脂からなるダム１１およびキ
ャップ１２によって隔成されたキャビティ１３内に封止
されており、上記キャビティ１３内には、水分の浸入に
よるチップ８およびワイヤ１０の腐食を防ぐためのシリ
コーンゲル１４が充填されている。
以上のように構成された本実施例１のピングリッドアレ
イ１によれば、熱拡散板５の下面に多数の凸部９を設け
、これにより接着剤６ａの膜厚を上記凸部９とチップ８
との間で薄く、その他の箇所で厚くしたことにより、接
着剤６ａの膜厚が薄い箇所である上記凸部９を通じてチ
ップ８の熱を速やかに熱拡散板５に伝達することができ
るとともに、チップ８と熱拡散板５との熱膨張係数の不
整合に起因する応力を接着剤６ａの膜厚が厚い箇所（特
にチップ８周辺部）で緩和することができる。これによ
り、熱応力の緩和と放熱性の向上との最適化を図ること
ができるので、ピングリッドアレイ１の信頼性を向上さ
せることができる。
なお、熱拡散板５の下面に設ける凸部９の形状は、例え
ば第２図に示すような楔形、第３図に示すような波形、
第４図に示すような台形など、種々の形状を選択するこ
とができる。
〔実施例２〕 第５図は、本実施例２の半導体集積回路装置であるビン
グリッドアレイ１の断面図である。
前記実施例１では熱拡散板５の下面に多数の凸部９を設
けたが、本実施例２では上記凸部９を設ける手段に代え
て、チップ８と熱拡散板５との間に高熱伝導材からなる
多数の球体１５を分散、配置する。上記球体１５は、例
えばＡｕＳＡｇ５ＣｕＳＡ１などのような伝導率の高い
金属からなり、それぞれの球体１５は、互いに等しい直
径を有している。また、上記球体１５は、チップ８と熱
拡散板５との熱膨張係数の不整合に起因する応力が特に
集中し易いチップ８の周辺部よりも中央部でその数が多
くなるように設けられている。そのため、上記接着剤６
ａの量は、球体１５の多いチップ８中央部では平均して
少なく、球体１５の多いチップ８周辺部では平均して多
くなっている。なお、本実施例２の上記した以外の構成
は、前記実施例１と同様であるため、その説明は省略す
る。
以上のように構成された本実施例２のビングリッドアレ
イ１によれば、球体１５を通じてチップ８の熱を速やか
に熱拡散板５に伝達することができるとともに、チップ
８と熱拡散板５との熱膨張係数の不整合に起因する応力
を接着剤６ａにより緩和することができるので、応力緩
和と放熱性の向上との両立を実現することができ、これ
により前記実施例１と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前北実施例１．２に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
前記実施例１．２では、ビングリッドアレイに半導体チ
ップを搭載する場合について説明したが、例エバウェハ
スケールインテグレーションＬＳＩを形成した半導体ウ
ェハを搭載する場合に適用することもできる。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるビングリッドアレ
イに適用した場合について説明したが、本発明はそれに
限定されるものではな（、合成樹脂系接着剤を用いて半
導体チップを基板に接着する半導体集積回路装置全般に
適用することができる。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）１合成樹脂系接着剤を用いて半導体チップを基板
に接着する際、半導体チップの背面または基板の接着面
に凹凸部を設ける本発明によれば、熱応力の緩和と放熱
性の向上との両立を図ることができるので、半導体集積
回路装置の信頼性が向上する。
（２）０合成樹脂系接着剤を用いて半導体チップを基板
に接着する際、半導体チップと基板との間に高熱伝導材
からなる複数の球体を分散させる本願の一発明によれば
、前記（１）と同様の効果を得ることができる。
【図面の簡単な説明】
第１図は、本発明の一実施例である半導体集積回路装置
の断面図、 第２図乃至第４図は、凸部の形状の別個をそれぞれ示す
半導体集積回路装置の部分拡大断面図、第５図は、本発
明の他の実施例である半導体集積回路装置の断面図であ
る。 １・・・ビングリッドアレイ、２・・・絶縁基板、３・
・・配線、４・・・リードピン、５・・・熱拡散板、６
，６ａ・パ・接着剤、７・・・放熱板、８・・・半導体
チップ、９・・・凸部、１０・・・ワイヤ、１１・・・
ダム、１２・・・キャップ、１３・・・キャビティ、１
４・・・シリコーンゲル、１５・・・球体。 代理人　弁理士　筒　井　大　和

Claims (1)

  1. 【特許請求の範囲】 １、合成樹脂系接着剤を用いて半導体チップを基板に接
    着してなる半導体集積回路装置であって、前記基板の接
    着面または前記半導体チップの背面に凹凸部を設けたこ
    とを特徴とする半導体集積回路装置。 ２、前記凹凸部は、前記半導体チップの周辺部における
    凹部の数が中心部における凹部の数よりも多くなるよう
    に、または前記周辺部における凹部の深さが中心部にお
    ける凹部の深さより深くなるように設けられていること
    を特徴とする請求項１記載の半導体集積回路装置。 ３、合成樹脂系接着剤を用いて半導体チップを基板に接
    着してなる半導体集積回路装置であって、前記半導体チ
    ップと基板との間に高熱伝導材からなる複数の球体を分
    散させたことを特徴とする半導体集積回路装置。 ４、前記球体は、前記半導体チップの中心部における球
    体の数が周辺部における球体の数よりも多くなるように
    分散されていることを特徴とする請求項３記載の半導体
    集積回路装置。
JP2244448A 1990-09-14 1990-09-14 半導体集積回路装置 Pending JPH04123441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2244448A JPH04123441A (ja) 1990-09-14 1990-09-14 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2244448A JPH04123441A (ja) 1990-09-14 1990-09-14 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH04123441A true JPH04123441A (ja) 1992-04-23

Family

ID=17118805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2244448A Pending JPH04123441A (ja) 1990-09-14 1990-09-14 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH04123441A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012298A1 (en) * 1993-08-05 1996-04-25 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法
WO2007007602A1 (ja) * 2005-07-07 2007-01-18 Kabushiki Kaisha Toyota Jidoshokki 放熱装置およびパワーモジュール
JPWO2005091446A1 (ja) * 2004-03-24 2008-02-07 独立行政法人科学技術振興機構 固体レーザー装置
JP2009064835A (ja) * 2007-09-04 2009-03-26 Denso Corp ベアチップの実装構造
JP2011222551A (ja) * 2010-04-02 2011-11-04 Kyocera Corp 絶縁放熱基板
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
CN102473691A (zh) * 2010-05-28 2012-05-23 华为技术有限公司 具有芯片和载体的设置结构
JP2013120824A (ja) * 2011-12-07 2013-06-17 Citizen Holdings Co Ltd 発光デバイス
US20140061890A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2015153823A (ja) * 2014-02-12 2015-08-24 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2017092056A (ja) * 2015-11-02 2017-05-25 三菱電機株式会社 電力半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012298A1 (en) * 1993-08-05 1996-04-25 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
JPWO2005091446A1 (ja) * 2004-03-24 2008-02-07 独立行政法人科学技術振興機構 固体レーザー装置
JP4879733B2 (ja) * 2004-03-24 2012-02-22 独立行政法人科学技術振興機構 固体レーザー装置
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
JP2006169288A (ja) * 2004-12-13 2006-06-29 Tdk Corp 接着剤、および、薄板の平板への接着方法
US8198539B2 (en) 2005-07-07 2012-06-12 Kabushiki Kaisha Toyota Jidoshokki Heat radiator and power module
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
JP2007019203A (ja) * 2005-07-07 2007-01-25 Toyota Industries Corp 放熱装置
WO2007007602A1 (ja) * 2005-07-07 2007-01-18 Kabushiki Kaisha Toyota Jidoshokki 放熱装置およびパワーモジュール
JP2009064835A (ja) * 2007-09-04 2009-03-26 Denso Corp ベアチップの実装構造
JP2011222551A (ja) * 2010-04-02 2011-11-04 Kyocera Corp 絶縁放熱基板
CN102473691A (zh) * 2010-05-28 2012-05-23 华为技术有限公司 具有芯片和载体的设置结构
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US9059143B2 (en) 2010-07-28 2015-06-16 J-Devices Corporation Semiconductor device
JP2013120824A (ja) * 2011-12-07 2013-06-17 Citizen Holdings Co Ltd 発光デバイス
US20140061890A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2015153823A (ja) * 2014-02-12 2015-08-24 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2017092056A (ja) * 2015-11-02 2017-05-25 三菱電機株式会社 電力半導体装置

Similar Documents

Publication Publication Date Title
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
TWI313917B (en) Novel chip packaging structure for improving reliability
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
JP2002353398A (ja) 半導体装置
US7221055B2 (en) System and method for die attach using a backside heat spreader
JPH0774282A (ja) 半導体装置
US7605020B2 (en) Semiconductor chip package
JPH04123441A (ja) 半導体集積回路装置
JP2001110926A (ja) フリップチップパッケージ
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
JP3547303B2 (ja) 半導体装置の製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JP3628058B2 (ja) 樹脂封止型半導体装置
JPH0878618A (ja) マルチチップモジュール及びその製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH1093013A (ja) 半導体装置
JPS59219942A (ja) チツプキヤリア
JPH04155853A (ja) 半導体集積回路装置
JP2003258165A (ja) 半導体装置
JPH11238828A (ja) Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置