CN102473691A - 具有芯片和载体的设置结构 - Google Patents
具有芯片和载体的设置结构 Download PDFInfo
- Publication number
- CN102473691A CN102473691A CN2010800300260A CN201080030026A CN102473691A CN 102473691 A CN102473691 A CN 102473691A CN 2010800300260 A CN2010800300260 A CN 2010800300260A CN 201080030026 A CN201080030026 A CN 201080030026A CN 102473691 A CN102473691 A CN 102473691A
- Authority
- CN
- China
- Prior art keywords
- chip
- ridge
- carrier
- bonding part
- arbitrary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明揭示芯片(1)和所述芯片的载体(2),其中脊状物(4)位于所述芯片(1)与所述载体(2)之间,所述脊状物(4)适于增加所述芯片(1)与所述载体(2)之间的热接触。实例用法是借助于粘合部件(3)附接到所述载体(2)的接触表面(21)。
Description
技术领域
本发明涉及一种包括芯片和芯片载体的设置结构,其中芯片适于借助于粘合部件附接到载体上的接触表面。本发明还涉及一种位于具有创造性的设置结构中的芯片,以及位于具有创造性的设置结构中的载体。
背景技术
功率放大器芯片(PA芯片)多数通过某些20μm到100μm银环氧树脂粘合剂附接于其载体处。这并不是理想的,因为银环氧树脂粘合剂的导热性较低,其视类型而定通常在7到65瓦/米·开(摄氏)(Wm-1K-1)的范围内。应将这与针对铜的380Wm-1K-1、针对金的290Wm-1K-1以及针对银的420Wm-1K-1进行比较。粘合层厚的原因之一是因为芯片“浮”在粘合剂上。
解决增加用于将芯片附接到载体的粘合剂的导热性的问题的一般方式是增加粘合剂中的银含量、使用薄银片,以及使用较薄的粘合层。然而,增加粘合剂中的银含量也增加了成本且降低了粘合强度。
通过常规粘合技术使两个平坦表面彼此附接。这意味着芯片依据粘合剂的粘度而“浮”在粘合剂上。不可能将芯片向下按压过多,因为芯片相当脆弱,且表面可能因芯片上的门区域处的气桥(air-bridge)而敏感。通常,在裸片接合期间使用在边缘上“抓取”芯片的芯片工具。
载体可由不同材料制成,但许多时候,用于PA芯片的载体是镀银铜薄片。芯片的面向载体的一侧通常镀有薄金层。这意味着待彼此附接的两个平坦表面由具有高导热性的材料制成。芯片上的组件位于背对载体的一侧,且芯片材料本身具有相对较差的导热性,例如针对GaAs为55Wm-1K-1且针对硅为149Wm-1K-1。对于小于60GHz的操作频率,芯片厚度/高度通常在100μm的范围内。所述组件的部分(例如在PA的门区域处)产生热量,其将在芯片的面向载体的一侧上形成热点。
发明内容
问题
当芯片借助于粘合部件附接到载体时在芯片与载体之间提供良好的热接触是成问题的。
如果使用银环氧树脂粘合剂,那么维持良好的粘合强度、增加粘合剂的导热性且同时因成本原因而降低粘合剂的银含量是成问题的。
在芯片与载体之间,尤其是在芯片上的任何热点的区域中提供良好的导热性和冷却效应也是成问题的。
而且,促进良好的热接触而不使附接到载体的芯片断裂或损坏是成问题的。
另一问题是针对高于60GHz的操作频率为芯片(例如PA芯片)提供良好的热接触。
解决方案
为了解决上文所指示问题中的一者或一者以上,且从上文所指示的本发明的领域的观点来看,本发明教示将脊状物安置于芯片与载体之间,所述脊状物适于增加芯片与载体之间的热接触。
建议将脊状物安置于芯片的面向载体的一侧处的热点的位置处。
如果芯片包括分组在一起的若干单独热点,那么建议将脊状物安置于芯片的热点群组的位置处。
如果芯片包括若干单独热点,那么建议所述设置结构包括若干脊状物,且芯片的每一热点的位置处安置一个脊状物。
本发明教示脊状物可为芯片或载体的一部分。
如果脊状物是芯片的一部分,那么建议将脊状物上镀于芯片的面向载体的一侧上。此脊状物可(例如)在晶片级镀敷于芯片上。
如果脊状物是载体的一部分,那么建议将脊状物上镀于载体的接触表面上。在此情况下,还建议调整脊状物的大小,使得在将芯片附接到载体期间,考虑可能的未对准而向芯片上的热点提供所需的热接触。
如果脊状物是载体的一部分,且如果载体是镀银铜薄片,那么建议在最终银镀敷之前,通过铜板上的图案镀敷来引入所述脊状物。
脊状物的各种高度是可能的,且载体上的脊状物可(例如)由约20μm的图案镀敷层以及具有约5μm的厚度的银镀敷层形成。
不管脊状物是芯片的一部分还是载体的一部分,本发明的一般原理在于脊状物的高度稍小于粘合部件的厚度,使得当芯片附接到载体时,脊状物与载体或芯片之间形成较薄的粘合膜。
一个所建议的实施例是脊状物的高度比粘合部件的厚度小1μm到2μm。
由于脊状物将在芯片的热点处提供芯片与载体之间的增加的热接触,因此粘合部件上的导热性要求不再那么至关重要,这意味着粘合部件可为不具有银含量的环氧树脂粘合剂,或银环氧树脂粘合剂,但在此情况下,具有低银含量环氧树脂粘合剂可为足够的。本发明还建议有可能使用低传导性粘合剂作为粘合部件。这将允许使用较薄的粘合层,同时维持粘合强度,且不具有高银含量的费用。
本发明非常适合与需要与载体的良好热接触的组件(例如功率放大器芯片(PA芯片))一起使用,在此情况下,可通过对脊状物的安置以提供对芯片的门区域的冷却。
本发明还涉及一种包括如上文所述的一个或若干个脊状物的芯片,以及一种包括如上文所述的一个或若干个脊状物的载体。
优点
根据本发明的设置结构-芯片和载体的优点是本发明将提供芯片与芯片的载体之间的较好导热性,尤其是在芯片的热点区域中,从而实现需要良好冷却条件的组件(例如PA芯片)的较好冷却。
根据本发明的设置结构-芯片或载体还将对芯片与载体之间所使用的粘合部件的导热性提出较低要求,这将允许使用较低廉的粘合部件,且当不存在对粘合部件中的高银含量的要求时,还有可能使用较薄的粘合部件,且所有这些与背景技术中已知的情况相比具有得以维持或甚至增加的粘合强度。
根据本发明的实例实施例与当前技术水平相比要求较少的压缩力来实现良好或极佳的热接触。
与现有技术相比,近似具有50μm的厚度的60GHz到70GHz(或更高)的实例芯片被高效地冷却,且在组装过程中具有降低的断裂风险。
附图说明
现在将参看附图详细描述根据本发明的设置结构-芯片和载体,附图中:
图1是位于芯片与载体之间的脊状物的示意性且简化的说明,在此实施例中,将脊状物展示为芯片的一部分,
图2是作为芯片的部分的若干脊状物的示意性且简化的说明,
图3是作为载体的一部分的脊状物的示意性且简化的说明,
图4是可如何将脊状物镀敷于载体上的示意性且简化的说明,
图5是可如何设计脊状物的尺寸的示意性且简化的说明,以及
图6是作为载体的部分的若干脊状物的示意性且简化的说明。
具体实施方式
现在将参看图1描述本发明,图1展示了设置结构A,其包括芯片1和芯片的载体2,其中芯片1适于借助于粘合部件3附接到载体2上的接触表面21。该图还展示了属于芯片1的接地盘12。
应理解,各图仅仅是本发明的简化表示,其中尺寸不一定对应于真实组件的尺寸。
本发明具体教示了如下特征:将脊状物4安置于芯片1与载体2之间,其中脊状物4用于增加芯片1与载体2之间的热接触。此增加的热接触是通过当芯片附接到载体时,芯片1与载体2之间在脊状物4的区域中的小得多的距离来实现的。由此实现的一个可能令人惊讶的实例特征是:尽管物理接触表面减小,但归因于热接触的特性,导热性可增加。
本发明教示了:将脊状物4安置于芯片的面向载体的一侧13处的热点11的位置处。热点11来自芯片1中存在的组件的热或暖部分5。
图1展示了一个热点,且应理解,如果芯片包括分组在一起的若干个单独热点,那么这些热点将看似一个热点11,且脊状物4将位于看似一个热点11的此热点群组的位置处。
图2展示了以下实例:其中芯片1包括归因于组件的若干个热或暖部分5、5′、5″而导致的若干个单独热点11、11′、11″,在此情况下,建议设置装置A包括若干个脊状物4、4′、4″,且芯片的每一热点的位置处安置一个脊状物。
图1和图2展示了一个实施例,在该实施例中,脊状物4或脊状物4、4′、4″为芯片1的一部分。
在此情况下,建议脊状物4上镀敷于芯片1的面向载体2的一侧13上。将脊状物4镀敷到芯片1的一种可能方式是在晶片级将脊状物4镀敷于芯片1上。
图3展示了一个替代实施例,其中脊状物4是载体2的一部分。载体2上的脊状物4可以不同方式制成,且一个所建议的实施例是将脊状物4上镀敷于载体2的接触表面21上。
当芯片1附接到载体2时,芯片到载体的安置位置存在某一不确定性。在这种不确定性下,芯片可能在任何位置附接时都会出现未对齐的情况,为了对这种情况下的芯片提供良好的热接触,建议调整脊状物4的大小,这样,可以考虑到在将芯片1附接到载体2期间可能出现的未对齐情况,为芯片1上的热点提供所需的热接触。
图4展示了载体2为镀银22的铜薄片23的实例,在此情况下,建议在最终银镀敷22之前,通过铜板上的图案镀敷41来引入脊状物4。
脊状物的所建议大小或高度为25μm,在此情况下,如果图案镀敷层的厚度约为20μm,且银镀敷层具有约5μm的厚度,那么将实现所述所建议的大小或高度。
显然脊状物制做时可以有不同的高度,且如图5所示:不管脊状物4是芯片的一部分还是载体的一部分,且不管高度如何,均建议脊状物4的高度h稍小于粘合部件3的厚度t,从而允许粘合部件3的较薄部分t′保持在脊状物4与相对部分6之间,如果脊状物是芯片的一部分,那么相对部分6是载体,且如果脊状物是载体的一部分,那么相对部分6是芯片。这意味着脊状物4与相对部分6将不具有机械接触,从而限制在芯片附接到载体时芯片的断裂风险。
粘合部件3的此剩余部分3′可具有不同厚度,视对导热性的要求而定。如果需要较高的导热性,那么有可能将粘合部件3的非常薄的部分3′留在脊状物4与相对部分6之间,如果(例如)脊状物的高度h比粘合部件3的厚度t小1μm到2μm,那么情况将是如此。
建议粘合部件3为环氧树脂粘合剂,且如果需要,则为银环氧树脂粘合剂,在此情况下,较低银含量的环氧树脂粘合剂可能就已足够。本发明允许使用作为低传导性粘合剂的粘合部件3。
本发明非常适合与上面存在需要其热点11的良好冷却的组件的芯片1(例如功率放大器芯片(PA芯片))一起使用,在此情况下,可通过安置脊状物来提供对芯片的门区域的冷却。在典型的PA芯片上,门具有约150x 800μm的面积,且由门散布的热量将产生具有约350x 1000μm的面积的热点。这意味着用于提供此热点的冷却的脊状物4在安置于芯片1上时将具有350x 1000μm的面积,然而,在安置于载体2上时,脊状物4将稍大,例如500x 1200μm,从而也将芯片1的可能未对准考虑在内。
应理解,这仅仅是一个实例,且熟练的技术人员认识到,必须计算脊状物的表面积和高度,且使其适于本发明的特定实施方案,其中脊状物4的面积取决于热点11的面积,热点11的面积取决于芯片1上的实际组件,且脊状物4的高度h取决于粘合部件3的厚度t。
重新参看图1,其展示了本发明还涉及用于借助于粘合部件3附接到载体2上的接触表面21的芯片1。
本发明的芯片1包括安置于面向载体2的一侧13上的脊状物4,且脊状物4用于增加芯片1与载体2之间的热接触。
为了优化此增加的热接触的效应,建议将脊状物4安置于芯片1的热点11的位置处。
如果芯片包括分组在一起的若干单独热点(其可被视为一个热点11),那么在此情况下建议将脊状物4安置于芯片的热点群组11的位置处。
图2展示还有可能使用若干个不同脊状物4、4′、4″,且如果芯片包括若干个单独热点11、11′、11″,那么建议在芯片1的每一热点11、11′、11″的位置处安置一个脊状物4、4′、4″。
可以不同方式在芯片1上制作脊状物,且一种所建议的在芯片上制作脊状物的方式是将脊状物4上镀敷于芯片1的经调整为面向载体2的一侧13上。有可能在晶片级将脊状物镀敷于芯片1上。
如图5中所指示,建议脊状物4的高度h稍小于所使用的粘合部件3的厚度t,例如有可能将脊状物制作为使得脊状物的高度比所使用的粘合部件的厚度小1μm到2μm,这将提供非常好的导热性,即使粘合部件将为低传导性粘合剂时也是如此。
如果芯片1具有需要良好冷却的组件,例如功率放大器芯片(PA芯片),那么建议通过安置脊状物来提供对芯片的门区域的冷却。
重新参看图3,其展示本发明还涉及适于为芯片1借助于粘合部件3的附接提供接触表面21的载体2,所述载体2包括位于接触表面21上的脊状物4,其中脊状物4适于增加载体2与芯片1之间的热接触。
建议将脊状物4安置于当将芯片1附接到载体2时芯片1的面向载体2的一侧13处的热点11将位于的位置处。
如果芯片包括分组在一起的若干个单独的热点,那么这可视为一个热点11,且脊状物4可位于载体2处在芯片的热点群组的位置上。
图6展示还有可能芯片1包括若干个单独热点11、11′、11″,在此情况下,建议载体2包括若干个脊状物4、4′、4″,且在芯片1的每一热点11、11′、11″的位置处安置一个脊状物。
如图4中所说明,建议在载体2上制作脊状物4的一种方式是将脊状物4上镀敷41于载体2的接触表面上。
建议调整载体2上的脊状物4的大小,使得在将芯片1附接到载体2期间,考虑可能的未对准而向芯片1上的热点11提供所需的热接触。
如果载体2是镀银铜薄片23,那么引入脊状物4的一种可能方式是在最终银镀敷22之前将脊状物4图案镀敷41于铜板23上。
建议图案镀敷层的厚度可为约20μm,且银镀敷层可具有约5μm的厚度,这将提供具有约25μm的高度的脊状物。
图5展示不管高度如何,建议脊状物4的高度h稍小于所使用的粘合部件3的厚度t。举例来说,脊状物的高度可比粘合部件的厚度小1μm到2μm。
将理解,本发明不限于前面所描述并说明的本发明的示范实施例,且可在如所附权利要求书中所说明的发明性概念的范围内做出修改。
Claims (47)
1.一种包括芯片和所述芯片的载体的设置结构,其中所述芯片适于借助于粘合部件附接到所述载体上的接触表面,所述设置结构的特征在于:脊状物位于所述芯片与所述载体之间,且所述脊状物用于增加所述芯片与所述载体之间的热接触。
2.根据权利要求1所述的设置结构,其特征在于所述脊状物位于所述芯片的面向所述载体的一侧的热点的位置处。
3.根据权利要求2所述的设置结构,其特征在于所述芯片包括分组在一起的若干个单独热点,且所述脊状物位于所述芯片的所述热点群组的位置处。
4.根据权利要求2所述的设置结构,其特征在于所述芯片包括若干个单独热点,所述设置结构包括若干个脊状物,且在所述芯片的每一热点的位置处安置一个脊状物。
5.根据任一前述权利要求所述的设置结构,其特征在于所述脊状物是所述芯片的一部分。
6.根据权利要求5所述的设置结构,其特征在于所述脊状物上镀敷于所述芯片的面向所述载体的所述侧上。
7.根据权利要求5或6所述的设置结构,其特征在于所述脊状物已在晶片级镀敷于所述芯片上。
8.根据权利要求1到4中任一权利要求所述的设置结构,其特征在于所述脊状物是所述载体的一部分。
9.根据权利要求8所述的设置结构,其特征在于所述脊状物上镀敷于所述载体的所述接触表面上。
10.根据权利要求8或9所述的设置结构,其特征在于所述脊状物经调整大小,使得在将所述芯片附接到所述载体期间,考虑可能的未对准而向所述芯片上的热点提供所需的热接触。
11.根据权利要求8到10中任一权利要求所述的设置结构,其特征在于所述载体为镀银铜薄片,且所述脊状物是在最终银镀敷之前通过所述铜板上的图案镀敷而引入。
12.根据权利要求11所述的设置结构,其特征在于所述图案镀敷层的厚度约为20μm,且所述银镀敷层具有约5μm的厚度。
13.根据任一前述权利要求所述的设置结构,其特征在于所述脊状物的高度稍小于所述粘合部件的厚度。
14.根据权利要求13所述的设置结构,其特征在于所述脊状物的高度比所述粘合部件的厚度小1μm到2μm。
15.根据任一前述权利要求所述的设置结构,其特征在于所述粘合部件为环氧树脂粘合剂。
16.根据任一前述权利要求所述的设置结构,其特征在于所述粘合部件为银环氧树脂粘合剂。
17.根据权利要求15或16所述的设置结构,其特征在于所述粘合部件为低银含量环氧树脂粘合剂。
18.根据权利要求15到17中任一权利要求所述的设置结构,其特征在于所述粘合部件为低传导性粘合剂。
19.根据任一前述权利要求所述的设置结构,其特征在于所述芯片为功率放大器芯片(PA芯片)。
20.根据权利要求19所述的设置结构,其特征在于所述脊状物经安置以提供对所述芯片的门区域的冷却。
21.一种具有包括以下各项中的至少一者的表面的装置:
脊状物,
峰,以及
桩,
其中脊状物、峰以及桩中的至少一者的尺寸对应于以下各项中的至少一者:
所述装置的脆性,
粘合层的厚度,以及
粘合剂的粘度。
22.根据权利要求21所述的装置,其中所述表面为包括脊状物、峰以及桩中的所述至少一者的平面表面。
23.根据权利要求21所述的装置,其中所述装置为射频RF装置或微波装置。
24.根据权利要求21所述的装置,其中所述装置适合于大于60GHz的操作频率。
25.根据权利要求21所述的装置,其中所述装置适合于大于70GHz的操作频率。
26.根据权利要求21所述的装置,其中所述装置为以下各项中的至少一者:
电子芯片,
电子芯片的载体。
27.一种根据权利要求21所述的装置以及用于提供在所述装置与附接的接触表面之间包括热接触桥的结合的粘合剂的用法。
28.一种适于借助于粘合部件附接到载体上的接触表面的芯片,其特征在于所述芯片包括位于面向所述载体的一侧上的脊状物,且所述脊状物适于增加所述芯片与所述载体之间的热接触。
29.根据权利要求28所述的芯片,其特征在于所述脊状物安置于所述芯片的热点的位置处。
30.根据权利要求29所述的芯片,其特征在于所述芯片包括分组在一起的若干个单独热点,且所述脊状物位于所述芯片的所述热点群组的位置处。
31.根据权利要求29所述的芯片,其特征在于所述芯片包括若干个单独热点,所述芯片包括若干个脊状物,且在所述芯片的每一热点的位置处安置一个脊状物。
32.根据权利要求28到31中任一权利要求所述的芯片,其特征在于所述脊状物上镀敷于所述芯片的经调整为面向所述载体的所述侧上。
33.根据权利要求28或32中任一权利要求所述的芯片,其特征在于所述脊状物已在晶片级镀敷于所述芯片上。
34.根据权利要求28到32中任一权利要求所述的芯片,其特征在于所述脊状物的高度稍小于所述粘合部件的厚度。
35.根据权利要求34所述的芯片,其特征在于所述脊状物的高度比所述粘合部件的厚度小1μm到2μm。
36.根据权利要求28到35中任一权利要求所述的芯片,其特征在于所述芯片为功率放大器芯片(PA芯片)。
37.根据权利要求36所述的芯片,其特征在于所述脊状物经安置以提供对所述芯片的门区域的冷却。
38.一种适于为芯片借助于粘合部件的附接提供接触表面的载体,其特征在于所述载体包括位于所述接触表面上的脊状物,且所述脊状物适于增加所述载体与所述芯片之间的热接触。
39.根据权利要求38所述的载体,其特征在于所述脊状物位于所述芯片的面向所述载体的一侧的热点的位置处。
40.根据权利要求38所述的载体,其特征在于如果所述芯片包括分组在一起的若干个单独热点,那么所述脊状物位于所述芯片的所述热点群组的位置处。
41.根据权利要求38所述的载体,其特征在于如果所述芯片包括若干个单独热点,那么所述载体包括若干个脊状物,且在所述芯片的每一热点的位置处安置一个脊状物。
42.根据权利要求38到41中任一权利要求所述的载体,其特征在于所述脊状物上镀敷于所述载体的所述接触表面上。
43.根据权利要求38到42中任一权利要求所述的载体,其特征在于所述脊状物经调整大小,使得在将所述芯片附接到所述载体期间,考虑可能的未对准而向所述芯片上的热点提供所需的热接触。
44.根据权利要求38到43中任一权利要求所述的载体,其特征在于所述载体为镀银铜薄片,且所述脊状物是在最终银镀敷之前在所述铜板上引入的图案镀敷层。
45.根据权利要求44所述的载体,其特征在于所述图案镀敷层的厚度约为20μm,且所述银镀敷层具有约5μm的厚度。
46.根据权利要求38到45中任一权利要求所述的载体,其特征在于所述脊状物的高度稍小于所述粘合部件的厚度。
47.根据权利要求46所述的载体,其特征在于所述脊状物的高度比所述粘合部件的厚度小1μm到2μm。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2010/073354 WO2011147099A1 (en) | 2010-05-28 | 2010-05-28 | Arrangement with chip and carrier |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102473691A true CN102473691A (zh) | 2012-05-23 |
Family
ID=45003221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800300260A Pending CN102473691A (zh) | 2010-05-28 | 2010-05-28 | 具有芯片和载体的设置结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120224346A1 (zh) |
CN (1) | CN102473691A (zh) |
WO (1) | WO2011147099A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123441A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | 半導体集積回路装置 |
US20010034083A1 (en) * | 2000-01-26 | 2001-10-25 | Coyle Anthony L. | Method of fabricating a molded package for micromechanical devices |
US20040070057A1 (en) * | 2002-09-30 | 2004-04-15 | Kazuaki Yoshiike | COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device |
CN101246862A (zh) * | 2008-03-27 | 2008-08-20 | 日月光半导体制造股份有限公司 | 具有散热结构的晶圆及其制作方法 |
US20090152691A1 (en) * | 2007-12-18 | 2009-06-18 | National Semiconductor Corporation | Leadframe having die attach pad with delamination and crack-arresting features |
CN101627471A (zh) * | 2007-03-09 | 2010-01-13 | 美光科技公司 | 微电子工件及用于使用所述工件制造微电子装置的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0360971A3 (en) * | 1988-08-31 | 1991-07-17 | Mitsui Mining & Smelting Co., Ltd. | Mounting substrate and its production method, and printed wiring board having connector function and its connection method |
-
2010
- 2010-05-28 WO PCT/CN2010/073354 patent/WO2011147099A1/en active Application Filing
- 2010-05-28 CN CN2010800300260A patent/CN102473691A/zh active Pending
-
2012
- 2012-05-11 US US13/469,756 patent/US20120224346A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123441A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | 半導体集積回路装置 |
US20010034083A1 (en) * | 2000-01-26 | 2001-10-25 | Coyle Anthony L. | Method of fabricating a molded package for micromechanical devices |
US20040070057A1 (en) * | 2002-09-30 | 2004-04-15 | Kazuaki Yoshiike | COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device |
CN101627471A (zh) * | 2007-03-09 | 2010-01-13 | 美光科技公司 | 微电子工件及用于使用所述工件制造微电子装置的方法 |
US20090152691A1 (en) * | 2007-12-18 | 2009-06-18 | National Semiconductor Corporation | Leadframe having die attach pad with delamination and crack-arresting features |
CN101246862A (zh) * | 2008-03-27 | 2008-08-20 | 日月光半导体制造股份有限公司 | 具有散热结构的晶圆及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011147099A1 (en) | 2011-12-01 |
US20120224346A1 (en) | 2012-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714838B2 (en) | Array antenna apparatus and method of manufacturing the same | |
CN108260366B (zh) | 电磁波吸波及屏蔽用和电子设备超强散热用融合片及其制造方法 | |
US20100091463A1 (en) | Cooling body | |
CN100380650C (zh) | 半导体集成电路器件及其制造方法 | |
US8587116B2 (en) | Semiconductor module comprising an insert | |
US20190002358A1 (en) | Copper-ceramic substrate, copper precursor for producing a copper-ceramic substrate and process for producing a copper-ceramic substrate | |
US9913378B2 (en) | Electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly | |
US8050054B2 (en) | Electronic device with a base plate | |
US20130193591A1 (en) | Power Semiconductor Module with Pressed Baseplate and Method for Producing a Power Semiconductor Module with Pressed Baseplate | |
EP1450401A4 (en) | MODULE STRUCTURE AND MODULE COMPRISING THE SAME | |
US9911678B2 (en) | Substrate with integrated heat spreader | |
CN103681564A (zh) | 电子装置和制造电子装置的方法 | |
KR101339605B1 (ko) | GaAs 집적 회로 장치 및 그의 부착 방법 | |
US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
CN102473691A (zh) | 具有芯片和载体的设置结构 | |
US20130277846A1 (en) | Circuit arrangement for a thermally conductive chip assembly and a manufacturing method | |
US20020125505A1 (en) | Substrate for an electronic power circuit, and an electronic power module using such a substrate | |
CN112602183A (zh) | 用于制造导体电路的方法和电子模块 | |
US20230156905A1 (en) | Circuit board | |
CN111599693B (zh) | 一种键合方法 | |
CN104134633A (zh) | 大功率芯片柔性基板封装结构及封装工艺 | |
CN104810341B (zh) | 一种利用低寄生感抗的高频互连结构的封装方法 | |
CN107620030A (zh) | 一种电子封装用散热型钨铜涂层材料及其制备方法 | |
CN112736057A (zh) | 半导体装置 | |
CN107540384B (zh) | 金属陶瓷衬底及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120523 |