CN102034781B - 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法 - Google Patents

在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法 Download PDF

Info

Publication number
CN102034781B
CN102034781B CN2009101793495A CN200910179349A CN102034781B CN 102034781 B CN102034781 B CN 102034781B CN 2009101793495 A CN2009101793495 A CN 2009101793495A CN 200910179349 A CN200910179349 A CN 200910179349A CN 102034781 B CN102034781 B CN 102034781B
Authority
CN
China
Prior art keywords
printing
lead frame
bonding material
adhesives
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101793495A
Other languages
English (en)
Other versions
CN102034781A (zh
Inventor
张晓天
鲁军
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Priority to CN2009101793495A priority Critical patent/CN102034781B/zh
Publication of CN102034781A publication Critical patent/CN102034781A/zh
Application granted granted Critical
Publication of CN102034781B publication Critical patent/CN102034781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法，其在引线框架的载片台和引脚上通过印刷形成粘接材料，并在半导体芯片的正面电极上也通过印刷形成粘接材料，随后将半导体芯片的背面粘接在载片台上，并利用金属连接体分别连接半导体芯片正面电极和引脚。其中，所述的粘接材料的大小、形状和厚度根据实际需要确定，或者由所粘接的半导体芯片，以及金属连接体的接触区域决定。本发明所提供的半导体封装，利用印刷形成粘接材料的特点，克服了现有技术中存在的明显缺点和不足，能有效改善半导体产品的质量和性能，提高生产效率。

Description

在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
技术领域
本发明属于集成电路封装的领域，涉及一种半导体封装工艺；具体的，是指一种在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法。
背景技术
在集成电路的封装中，引线框架是一种提供芯片支持的基板，它是由铜或者合金制成的。所述的引线框架具有以下特性：良好的延展性，高强度，容易成形，极好的镀层性能，良好的腐蚀和抗氧化的性能，高导电率和高导热性，能良好的粘接塑封体，并且具有与所述芯片和塑封体的热膨胀系数极接近的热膨胀系数。该引线框架包含用于粘接芯片的载片台，以及用于将芯片连接到外部元器件的若干引脚；其中，首先需要通过利用金属的连接线，或连接平板，或连接胶带，或其他的粘接材料等各种连接技术将芯片和引脚相连接。
目前所普遍使用的引线框架是由平面金属板材通过冲压或蚀刻的方法制造的。通常在该引线框架上的结合地区(也就是引线框架的载片台和引脚上)，用金属银进行点状(spot)或环形(ring)或其他可选的电镀操作，以提高金引线或铜引线的结合，并且防止氧化。另外，根据所应用的互相连接的工艺，有时也使用那些未进行电镀的引线框架，其中，芯片是通过软焊料粘接到载片台上的，并通过铝引线把芯片和引脚连接起来。而有时也使用这样一种具有良好材料特性的引线框架，其具有一预先电镀材料层，例如预先电镀镍钯金(NiPdAu)层以作为基板。
以下详细说明现有的半导体封装技术中，粘接芯片和引线框架，以及粘接芯片和引脚的具体制造过程。如图1A所示，为半导体引线框架1的结构示意图。其包含用于粘接芯片的载片台11，2个引脚12和13用于将芯片连接至外部器件。如图1B所示，目前常用的粘接芯片的方法是在载片台11的表面利用点胶方式铺设形成粘接材料14；其中，所述的粘接材料14可以是胶黏剂环氧树脂，包括利用点胶形成的导电或非导电的环氧树脂；该粘接材料14也可以是利用点胶形成的焊膏；或者还可以采用共晶材料。如图1C所示，再将芯片(例如集成电路IC)15放置到载片台11上，通过所述的粘接材料14将芯片15固定粘接在载片台11上，完成芯片粘接。如图1D所示，使用若干金属引线16将芯片15分别与引脚12和引脚13连接。其中，所述的金属引线16利用引线结合技术(Wire Bonding，俗称打线)分别与芯片15以及引脚12、引脚13结合连接。如图1E所示，对引线框架1进行塑封成型，将其封装在塑封体17内，以完成封装程序。该半导体封装内的芯片15可通过所述引脚12和13实现与外部其他器件的连接。
上述所提到的芯片与引脚的连接步骤，也可如图1F所示，使用若干金属连接平板18将芯片15分别与引脚12和引脚13连接。其中，所述的金属连接平板18利用点胶形成的粘接材料(例如焊膏或环氧树脂)分别与芯片15以及引脚12、引脚13结合连接。随后，如图1G所示，对引线框架1进行塑封成型，将其封装在塑封体17内，以完成封装程序。该半导体封装内的芯片15可通过所述引脚12和13实现与外部其他器件的连接。
上述所提到的芯片与引脚的连接步骤，还可以如图1H所示，使用金属引线16将芯片15与引脚12连接，并同时使用金属连接平板18将芯片15与引脚13连接。其中，所述的金属引线16利用引线结合技术分别与芯片15以及引脚12结合连接；而所述的金属连接平板18则利用点胶形成的粘接材料(例如焊膏或环氧树脂)分别与芯片15以及引脚13结合连接。随后，如图1I所示，对引线框架1进行塑封成型，将其封装在塑封体17内，以完成封装程序。该半导体封装内的芯片15可通过所述引脚12和13实现与外部其他器件的连接。
但是，上述所描述的利用点胶方式形成的粘接材料粘接芯片和引线框架，以及粘接芯片和引脚所制造的半导体封装，存在以下缺点：
1、在相同的封装尺寸中，由于采用点胶方式在载片台上先铺设形成粘接材料(焊膏或环氧树脂)，当其上贴附并粘接芯片后，该粘接材料会从芯片周围溢出，基于该无法避免的溢出效应，将会导致被封装的芯片尺寸较小。
2、在载片台上通过点胶铺设来形成用于粘接芯片的粘接材料(焊膏或环氧树脂)，这种方式会导致所形成的粘接材料的厚度并不均匀一致，由此会使得贴附粘接在其上的芯片产生倾斜的情况。
3、采用焊膏或环氧树脂作为粘接材料将芯片粘接到载片台上后，会产生很高的应力，极容易导致芯片产生裂纹。
4、采用焊膏作为粘接材料将芯片粘接到载片台上后，还需要在氮气或者在氮气及氢气的混合气体的环境下进行回流焊。
5、在粘接芯片的过程中，若采用焊膏或者共晶材料作为粘接材料，需要较高的工艺操作温度，这会导致引线框架快速氧化。
6、利用点胶方式所铺设形成的环氧树脂，导电率和导热性都较低。
鉴于上述，非常有必要提出一种新的半导体封装及方法，通过改善现有的芯片粘接技术，以克服所述的缺点，从而提高产品的质量和生产效率。
发明内容
本发明的目的是提供一种在引线框架和芯片上印刷粘接材料的半导体封装及其制造方法，其通过改善现有的芯片粘接技术，克服现有技术所存在的缺陷，使得产品的质量和生产效率得以提高。
为了达到上述目的，本发明提供一种在引线框架上印刷粘接材料的半导体封装，其包含：
引线框架，其具有若干载片台和若干引脚；
半导体芯片，其具有若干正面电极和背面电极；该半导体芯片的背面电极粘接在所述的载片台上，正面电极通过若干金属引线与引脚连接；
其中，在所述的载片台上包含若干个区域的印刷形成的粘接材料。
所述的粘接材料为具有印刷特性的粘接材料。
本发明的一个实施方式中，印刷在载片台上的粘接材料和所述芯片具有相同的大小和形状。本发明的另一个实施方式中，印刷在载片台上的粘接材料和该载片台具有相同的大小和形状。本发明的另一个实施方式中，印刷在载片台上的粘接材料的尺寸大于芯片的尺寸。本发明的另一个实施方式中，印刷在载片台上的粘接材料的尺寸小于芯片的尺寸。
进一步，本发明所述的半导体封装还包含一塑封体，将所述的引线框架、半导体芯片和金属引线封装在内。
根据上述，本发明还提供一种在引线框架上印刷粘接材料的半导体封装的制造方法，其包含以下步骤：
步骤1、在引线框架上印刷粘接材料；
步骤1.1、室温下在引线框架的载片台表面印刷若干个区域的粘接材料；
步骤1.2、对印刷在载片台表面的粘接材料进行高温固化；
步骤2、高温下将芯片通过印刷的粘接材料贴附至引线框架的载片台上；
步骤3、利用引线结合技术将金属引线分别与芯片正面电极以及引脚结合连接，以形成芯片和引脚的连接；
步骤4、对引线框架、半导体芯片和金属引线进行塑封，将其封装在塑封体内，完成该半导体封装的制造步骤。
本发明中，所述的粘接材料为具有印刷特性的粘接材料。
所述的步骤1.1中，利用模板(stencil)或网板(screen)印刷技术对引线框架进行印刷，一次完成一条引线框架的印刷，具体包含：
步骤1.1.1、在模板或网板上开设若干开口；
其中，所述的开口数量与该引线框架的载片台上需要印刷粘接材料的区域数量相同；
所述的各个开口大小和形状与该引线框架的载片台上需要印刷粘接材料的各区域的大小和形状相同；
步骤1.1.2、在所述各个开口中印刷形成粘接材料；
其中，所述粘接材料的厚度是有模板或网板的厚度决定。
本发明的一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料和芯片具有相同的大小和形状。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料和载片台具有相同的大小和形状。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料的尺寸大于芯片的尺寸。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料的尺寸小于芯片的尺寸。
进一步，所述的步骤1.2中的固化温度为：110℃～130℃。
所述的步骤2中，将半导体芯片贴附至载片台的操作温度为：95℃～130℃。
本发明还提供一种在引线框架和芯片上印刷粘接材料的半导体封装，其包含：
引线框架，其具有若干载片台和若干引脚；
半导体芯片，其具有若干正面电极和背面电极；该半导体芯片的背面电极粘接在所述的载片台上，正面电极通过若干金属连接体与引脚连接；
其中，在所述的载片台、引脚以及半导体芯片的正面电极上分别包含若干个区域的印刷形成的粘接材料。
所述的金属连接体可以是金属连接平板，或者是金属连接胶带。
所述的粘接材料为具有印刷特性的粘接材料。
本发明的一个实施方式中，印刷在载片台上的粘接材料和所述芯片具有相同的大小和形状。本发明的另一个实施方式中，印刷在载片台上的粘接材料和该载片台具有相同的大小和形状。本发明的另一个实施方式中，印刷在载片台上的粘接材料的尺寸大于芯片的尺寸。本发明的另一个实施方式中，印刷在载片台上的粘接材料的尺寸小于芯片的尺寸。
本发明的一个实施方式中，印刷在引脚上的粘接材料和该引脚具有相同的大小和形状。本发明的另一个实施方式中，印刷在引脚上的粘接材料的尺寸小于引脚的尺寸；进一步，该印刷在引脚上的粘接材料的大小和形状和所述金属连接体与引脚接触的区域相同；或者该印刷在引脚上的粘接材料的尺寸大于所述金属连接体与引脚接触的区域；或者该印刷在引脚上的粘接材料的尺寸小于所述金属连接体与引脚接触的区域。
本发明的一个实施方式中，所述的正面电极上包含一个区域的印刷形成的粘接材料，其可以和该正面电极具有相同的大小和形状；或者小于该正面电极的尺寸，在此情况下，该单个印刷在正面电极上的粘接材料的大小和形状和所述金属连接体与正面电极接触的区域相同，或者大于所述金属连接体与正面电极接触的区域，或者小于所述金属连接体与正面电极接触的区域。本发明的另一个实施方式中，所述的正面电极上包含若干个区域的印刷形成的粘接材料，每个区域的粘接材料的大小及形状和所述金属连接体与正面电极接触的区域相同，或者大于所述金属连接体与正面电极接触的区域，或者小于所述金属连接体与正面电极接触的区域。
进一步，本发明所述的半导体封装还包含一塑封体，将所述的引线框架、半导体芯片和金属连接体封装在内。
根据上述，本发明还提供一种在引线框架和晶圆上印刷粘接材料的半导体封装的制造方法，其包含以下步骤：
步骤1、在引线框架上印刷粘接材料；
步骤1.1、室温下分别在引线框架的载片台表面和引脚表面印刷若干个区域的粘接材料；
步骤1.2、对印刷在载片台表面以及引脚表面的粘接材料进行高温固化；
步骤2、在晶圆上印刷粘接材料，形成半导体芯片；
步骤2.1、室温下在晶圆的正面电极表面印刷若干个区域的粘接材料；
步骤2.2、对印刷在晶圆正面电极表面的粘接材料进行高温固化；
步骤3、高温下将芯片通过印刷的粘接材料贴附至引线框架的载片台上；
步骤4、高温下将金属连接体的两端通过粘接材料分别贴附至芯片的正面电极上和引线框架的引脚上，以形成芯片和引脚的连接；
步骤5、对引线框架、半导体芯片和金属连接体进行塑封，将其封装在塑封体内，完成该半导体封装的制造步骤。
本发明中，所述的粘接材料为具有印刷特性的粘接材料。
所述的步骤1.1中，利用模板或网板印刷技术对引线框架进行印刷，一次完成一条引线框架的印刷，具体包含：
步骤1.1.1、在模板或网板上开设若干开口；
其中，所述的开口数量与该引线框架的载片台和引脚上需要印刷粘接材料的区域数量相同；
所述的各个开口大小和形状与该引线框架的载片台和引脚上需要印刷粘接材料的各区域的大小和形状相同；
步骤1.1.2、在所述各个开口中印刷形成粘接材料；
其中，所述粘接材料的厚度是有模板或网板的厚度决定。
本发明的一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料和芯片具有相同的大小和形状。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料和载片台具有相同的大小和形状。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料的尺寸大于芯片的尺寸。本发明的另一个实施方式中，所述步骤1.1中印刷在载片台上的粘接材料的尺寸小于芯片的尺寸。
本发明的一个实施方式中，所述步骤1.1中印刷在引脚上的粘接材料和引脚具有相同的大小和形状。本发明的另一个实施方式中，所述步骤1.1中印刷在引脚上的粘接材料的尺寸小于引脚的尺寸；进一步，该印刷在引脚上的粘接材料的大小和形状和所述金属连接体与引脚接触的区域相同；或者该印刷在引脚上的粘接材料的尺寸大于所述金属连接体与引脚接触的区域；或者该印刷在引脚上的粘接材料的尺寸小于所述金属连接体与引脚接触的区域。
进一步，所述的步骤1.2中的固化温度为：110℃～130℃。
所述的步骤2.1中，利用模板或网板印刷技术对晶圆进行印刷，一次完成一片晶圆的印刷，具体包含：
步骤2.1.1、在模板或网板上开设若干开口；
其中，所述的开口数量与该晶圆的正面电极上需要印刷粘接材料的区域数量相同；
所述的各个开口大小和形状与该晶圆的正面电极上需要印刷粘接材料的各区域的大小和形状相同；
步骤2.1.2、在所述各个开口中印刷形成粘接材料；
其中，所述粘接材料的厚度是有模板或网板的厚度决定。
本发明的一个实施方式中，所述步骤2.1中，每个正面电极上印刷一个区域的粘接材料，该粘接材料和正面电极具有相同的大小和形状；或者小于该正面电极的尺寸，此时，该单个印刷在正面电极上的粘接材料的大小和形状和所述金属连接体与正面电极接触的区域相同，或者大于所述金属连接体与正面电极接触的区域，或者小于所述金属连接体与正面电极接触的区域。本发明的另一个实施方式中，所述步骤2.1中，每个正面电极上印刷若干个区域的粘接材料，每个区域的粘接材料的大小和形状和所述金属连接体与正面电极接触的区域相同，或者大于所述金属连接体与正面电极接触的区域，或者小于所述金属连接体与正面电极接触的区域。
进一步，所述的步骤2.2中的固化温度为：110℃～130℃。
所述的步骤2中还包含：步骤2.3、对晶圆进行划分以及切割操作，形成若干独立的半导体芯片。
所述的步骤3中，将半导体芯片贴附至载片台的操作温度为：95℃～130℃。
所述的步骤4中，将金属连接体分别贴附至芯片正面电极和引线框架引脚的操作温度为：150℃～170℃。
步骤4中，所述的金属连接体是金属连接平板，或金属连接胶带。
本发明所提供的半导体封装中，在半导体芯片的正面电极以及引线框架的载片台和引脚上，通过印刷形成粘接材料，其大小和形状参照半导体芯片以及金属连接体的接触区域来决定，而该粘接材料的厚度根据所需芯片表面的电性能来决定；而不需要利用传统点胶方式实现芯片及金属连接体的粘接，故本发明所述的半导体封装具有以下优点：
1、在相同的封装尺寸中，由于采用了在载片台上印刷粘接材料的方法，当芯片贴附并粘接后，不会发生粘接材料在芯片周围溢出的情况，故可以实现最大面积的芯片(即该芯片的尺寸和载片台相同)的封装。
2、通过印刷方式而形成的粘接材料，厚度均匀一致，有效减少芯片贴附后的倾斜，成品率较高。
3、采用具有印刷特性的粘接材料，相比于现有技术中采用的焊膏或普通环氧树脂等粘接材料，在芯片粘接至载片台上后，所产生的应力也相对较低，减少芯片的裂纹；并且该具有印刷特性的粘接材料具有良好的导电率和导热性。
4、采用具有印刷特性的粘接材料，在粘接芯片的过程中，相比于现有技术，所需的工艺操作温度相对低，因此引线框架的氧化过程缓慢。
5、在引线框架上印刷粘接材料后，其可直接在线固化粘接材料，生产连续且快速，有效提高生产效率。
综上，本发明提供的半导体封装及其制造方法，能有效改善半导体产品的质量和性能，提高生产效率。
附图说明
图1A～1I显示现有技术中利用点胶粘接方式制造半导体封装的步骤示意图；
图2A～2E显示本发明的一种实施例中在引线框架上印刷粘接材料的半导体封装的制造方法的系列示意图；
图3A～3E显示本发明的另一种实施例中在引线框架上印刷粘接材料的半导体封装的制造方法的系列示意图；
图4A～4E显示本发明的又一种实施例中在引线框架上印刷粘接材料的半导体封装的制造方法的系列示意图；
图5A～5C显示本发明中在引线框架上的载片台和引脚上均印刷粘接材料的结构示意图；
图6A～6E显示本发明中在功率MOSFET的正面电极上印刷粘接材料的结构示意图；
图7A～7E显示本发明第四种实施例中，在引线框架和MOSFET正面电极上印刷粘接材料的半导体封装的制造方法的系列示意图；
图8为本发明第四种实施例中，在引线框架和MOSFET正面电极上印刷粘接材料的半导体封装的制造方法的流程图。
具体实施方式
以下结合图2～图8，通过优选的具体实施例，详细说明本发明。
本发明所提供的半导体封装及制造方法，可适用于所有的半导体芯片，包括功率MOSFET及IC芯片等等。在以下所提供的各具体实施例的详细描述中，以功率MOSFET芯片为例来详细说明本发明对功率MOSFET芯片的封装方法；另外，在所述的实施例中，以具有印刷特性的粘接材料(为与背景技术中所采用的不具备印刷特性的普通粘接材料显示区别，避免混淆，以下简称“印刷粘接材料”)为例，作为本发明封装方法中所采用的通过印刷形成的粘接材料，从而更好的理解本发明的各项优点及有益效果。但应当注意的是，这些具体描述及实例并非用来限制本发明的范围。
实施例1
如图2E所示，为本实施例中所提供的一种在引线框架上印刷粘接材料的半导体封装的结构示意图，其包含：具有载片台21和与载片台21电性相连的引脚21’，以及与载片台21电性隔离的2个引脚22及23的引线框架2(如图2A所示)；以及MOSFET 25，该MOSFET 25具有设置在其上表面的顶部栅极和顶部源极(图中未示)以及设置在其背面的底部漏极(图中未示)。所述的MOSFET 25的底部漏极粘接在该载片台21上，其顶部栅极和顶部源极通过若干金属引线26分别与引脚22及23键合连接。其中，在所述的载片台21上包含单个区域的通过印刷形成的印刷粘接材料24(如图2B所示)，且该印刷粘接材料24和所述MOSFET 25具有相同的大小和形状，由图2C可以看出，MOSFET 25完全覆盖在印刷粘接材料24之上。粘接材料24为导电型粘接材料。
根据上述，如图2A～2E所示，以下详细介绍制造本实施例所述的半导体封装的方法。参见图2A，本实施例中引线框架2包含载片台21和2个引脚22及23。如图2B所示，室温下在引线框架2的载片台21表面印刷单个区域的印刷粘接材料24。本实施例中，是利用模板或网板印刷技术对引线框架进行印刷的，其一次能完成对一整个引线框架条的印刷，该所述的引线框架条中包含若干个单元的本实施例中所述的引线框架2。具体包含以下步骤：首先在模板或网板上的每一个单元引线框架的载片台上开设一个开口，也就是当整个引线框架条包含N个单元的引线框架时，在模板和网板上开设N个开口，该N个开口分别分布于所述的N个单元引线框架的载片台上，且该N个开口的大小和形状分别与之后将要粘接在对应载片台21上的MOSFET 25的大小和形状完全相同。随后，在该N个开口中形成印刷粘接材料24。所述的印刷粘接材料24的厚度是有开口的厚度决定，也就是有模板或者网板的厚度决定，其决定了最终制造完成的半导体器件的电性能和结合强度；当该印刷粘接材料24的厚度越薄时，半导体器件的电阻越小，具有越好的电性能，但当该印刷粘接材料24的厚度过于薄时，其也将因结合强度不够而容易发生碎裂的情况，所以一般情况下，该印刷粘接材料24的厚度在25μm左右或略小于25μm，在保证半导体器件具有相对较好电性能的同时，也保证其具有一定的结合强度(约为2～3kg)。最后，对所形成的印刷粘接材料24进行1小时左右的高温固化，固化温度为110℃～130℃。如图2C所示，在95℃～130℃(最好是120℃)的高温下将MOSFET 25通过印刷粘接材料24贴附至引线框架2的载片台21上，所需时间大约为200ms，所需压力与MOSFET 25的尺寸大小相关，一般单位面积上的压力是85g/mm2。由该图2C中进一步可以看出，印刷粘接材料24和所述MOSFET 25具有相同的大小和形状，该MOSFET 25完全覆盖在印刷粘接材料24之上。如图2D所示，利用引线结合技术将若干金属引线26分别与MOSFET 25的正面电极以及引脚22和23结合连接，以形成MOSFET 25和引脚22及23之间的连接键合。如图2E所示，对引线框架2、MOSFET 25以及金属引线26进行塑封，将其封装在塑封体27内，在将其从整条引线框架上切割下来之后，完成对MOSFET 25的半导体封装。此时，引脚22及23需从封装的侧面及底部暴露出来，且载片台21也从封装的底部暴露出来，从而可以实现将该功率MOSFET 25连接到外部其他器件上。
实施例2
如图3A～3E所示，提供了本发明的另一种在引线框架上印刷粘接材料的半导体封装的具体实施例。其与图2A～2E所示的实施例相似，唯一的不同点仅仅在于，本实施例中形成的印刷粘接材料34和引线框架3上的载片台31具有相同的大小和形状(如图3B所示)，由图3C可以看出，MOSFET 35粘接贴附在印刷粘接材料34上时，其周围仍有部分印刷有粘接材料34的载片台31区域暴露出来。之后与实施例1中所描述的制程一样，如图3D所示，利用引线结合技术将若干金属引线36分别与MOSFET 35的正面电极以及引脚32和33结合连接，以形成MOSFET 35和引脚32及33之间的连接键合。如图3E所示，对引线框架3、MOSFET 35以及金属引线36进行塑封，将其封装在塑封体37内，在将其从整条引线框架上切割下来之后，完成对MOSFET 35的半导体封装。此时，引脚32及33需从封装的侧面和底部暴露出来，且载片台31也从封装的底部暴露出来，从而可以实现将该功率MOSFET 35连接到外部其他器件上。
实施例3
如图4A～4E所示，提供了本发明的又一种在引线框架上印刷粘接材料的半导体封装的具体实施例。其与图2A～2E以及3A～3E分别所示的实施例均相似，唯一的不同点仅仅在于，本实施例中形成的印刷粘接材料44与MOSFET 45相比，具有相同的形状以及稍大的尺寸，由图4B和4C可以看出，MOSFET 45粘接贴附在印刷粘接材料44上时，其周围仍有极小部分的印刷粘接材料44区域暴露出来。之后与实施例1以及实施例2中所描述的制程一样，如图4D所示，利用引线结合技术将若干金属引线46分别与MOSFET45的正面电极以及引脚42和43结合连接，以形成MOSFET 45和引脚42及43之间的连接键合。如图4E所示，对引线框架4、MOSFET 45以及金属引线46进行塑封，将其封装在塑封体47内，在将其从整条引线框架上切割下来之后，完成对功率MOSFET 45的半导体封装。此时，引脚42及43需从封装的侧面和底部暴露出来，且载片台41也从封装的底部暴露出来，从而可以实现将该MOSFET 45连接到外部其他器件上。
同样的，类似本实施例中所述，本发明还包含另一种变形的实施例，区别仅仅在于，所形成的印刷粘接材料44与MOSFET 45相比，具有相同的形状以及稍小一点的尺寸，只要该印刷粘接材料44的尺寸大小能保证具有足够的粘接区域，以将MOSFET 45牢固粘接至载片台41之上而不发生脱落即可。
实施例4
本实施例中提供一种在引线框架和芯片上都印刷粘接材料的半导体封装。如图5A所示，该半导体封装包含：具有载片台51和2个引脚52及53的引线框架5；其中，在所述的载片台51上包含单个区域的通过印刷形成的印刷粘接材料541(如图5B所示)，本实施例中，该印刷粘接材料541和后续将要粘接在其上的MOSFET 55具有相同的大小和形状，使得MOSFET 55能完全覆盖并粘接在该印刷粘接材料541之上。当然，该印刷粘接材料541也可以如前述实施例中所述，具有和载片台51相同的大小和形状；或者该印刷粘接材料541也可以与MOSFET 55具有相同的形状以及稍大一点的尺寸；又或者与MOSFET 55具有相同的形状以及稍小一点的尺寸。如图5B所示，在引线框架5的2个引脚52及53上也分别包含单个区域的通过印刷形成的印刷粘接材料542及543，本实施例中，印刷粘接材料542与引脚52相比，具有相同的形状和较小的尺寸大小，而印刷粘接材料543与引脚53相比，也具有相同的形状和较小的尺寸大小。当然，也可以如图5C中所示，印刷粘接材料542’与引脚52具有相同的大小和形状，印刷粘接材料543’与引脚53也具有相同的大小和形状。
如图6A所示，所述的半导体封装还包含MOSFET 55，其具有设置在其上表面的顶部栅极581和顶部源极582以及设置在其背面的底部漏极(图中未示)。如图6B所示，本实施例中，在所述的顶部栅极581和顶部源极582上分别包含单个区域的通过印刷形成的印刷粘接材料591和592，该印刷粘接材料591具有小于顶部栅极581的尺寸大小，该印刷粘接材料592同样也具有小于顶部源极582的尺寸大小。当然，在本发明的另外一个实施例中，该印刷粘接材料591和592也可以具有分别与顶部栅极581和顶部源极582相同的尺寸大小和形状。又或者，在本发明的又一实施例中，如图6C所示的MOSFET 55，在其顶部栅极581上包含单个区域的通过印刷形成的印刷粘接材料591，且该印刷粘接材料591的尺寸小于顶部栅极581；而在顶部源极582上包含2个甚至更多个区域的通过印刷形成的横向设置的印刷粘接材料592和593。又或者，在本发明的又一实施例中，如图6D所示的MOSFET 55，在其顶部栅极581上包含单个区域的通过印刷形成的印刷粘接材料591，且该印刷粘接材料591的尺寸小于顶部栅极581；而在顶部源极582上包含2个甚至更多个区域的通过印刷形成的竖向设置的印刷粘接材料592’和593’。又或者，在本发明的又一实施例中，如图6E所示的MOSFET 55，在其顶部栅极581上包含单个区域的通过印刷形成的圆形印刷粘接材料591’，且该印刷粘接材料591’的尺寸小于顶部栅极581；而在顶部源极582上包含1个区域的通过印刷形成的椭圆形印刷粘接材料592’，且该印刷粘接材料592’的尺寸小于顶部源极582。
所述的MOSFET 55的底部漏极粘接在该载片台51上，其顶部栅极581和顶部源极582分别通过若干金属连接平板或者金属连接胶带与引脚52及53连接。该半导体封装还包含一塑封体，用于封装所述的引线框架5、MOSFET 55以及金属连接体。
根据上述，如图7A～7E以及图8所示，以下详细介绍制造本实施例所述的半导体封装的方法。参见图7A，本实施例中引线框架5包含载片台51和2个引脚52及53。如图7B所示，室温下在引线框架5的载片台51表面印刷单个区域的印刷粘接材料541，以及在引线框架5的2个引脚52及53上分别印刷单个区域的印刷粘接材料542及543。本实施例中，是利用模板或网板印刷技术对引线框架进行印刷的，其一次能完成对一整个引线框架条的印刷，该所述的引线框架条中包含若干个单元的本实施例中所述的引线框架5。具体包含以下步骤：首先在模板或网板上的每一个单元引线框架的载片台上开设3个开口，其中位于载片台上开口的大小和形状与之后将要粘接在其上的MOSFET 55的大小和形状完全相同；而分别位于2个引脚上的开口的尺寸要小于对应引脚的尺寸。随后，在每个开口中形成印刷粘接材料。其中，所述的印刷粘接材料541、542和543的厚度是有开口的厚度决定，也就是有模板或者网板的厚度决定，其决定了最终制造完成的半导体器件的电性能和结合强度；当该3个印刷粘接材料的厚度越薄时，半导体器件的电阻越小，具有越好的电性能，但当该3个印刷粘接材料的厚度过于薄时，其也将因结合强度不够而容易发生碎裂的情况，所以一般情况下，该3个印刷粘接材料的厚度在25μm左右或略小于25μm，在保证半导体器件具有相对较好电性能的同时，也保证其具有一定的结合强度(约为2～3kg)。最后，对所形成的3个区域的印刷粘接材料进行1小时左右的高温固化，固化温度为110℃～130℃。
如图7C所示，在所述的MOSFET 55的顶部栅极581和顶部源极582上分别通过印刷形成的印刷粘接材料591和592，该印刷粘接材料591具有小于顶部栅极581的尺寸大小，该印刷粘接材料592同样也具有小于顶部源极582的尺寸大小。本实施例中，是利用模板或网板印刷技术对正面电极进行印刷的，其一次能完成对一整个晶圆的印刷，该所述的晶圆中包含若干个单元的本实施例中所述的MOSFET 55。具体包含以下步骤：首先在模板或网板上的每一个MOSFET 55的顶部栅极581和顶部源极582上分别开设1个开口，其中位于顶部栅极581上开口的大小要小于该顶部栅极581的尺寸；而位于顶部源极582上开口的大小要小于该顶部源极582的尺寸。随后，在每个开口中形成印刷粘接材料。其中，所述的印刷粘接材料591和592的厚度是有开口的厚度决定，也就是有模板或者网板的厚度决定，其决定了MOSFET 55表面的接触电阻和结合强度。最后，对所形成的2个区域的印刷粘接材料进行1小时左右的高温固化，固化温度为110℃～130℃。之后对晶圆进行划分以及切割操作，形成若干独立的MOSFET 55。
然后，在95℃～130℃(最好是120℃)的高温下将MOSFET 55通过印刷粘接材料541贴附至引线框架5的载片台51上，所需时间大约为200ms，所需压力与MOSFET 55的尺寸大小相关，一般单位面积上的压力是85g/mm2。由该图2C中进一步可以看出，印刷粘接材料541和所述MOSFET55具有相同的大小和形状，该MOSFET 55完全覆盖在印刷粘接材料541之上。
如图7D所示，在150℃～170℃(最好是160℃)的高温下将2个金属连接平板56的两端通过印刷粘接材料分别贴附至MOSFET和引脚上以形成连接，所需压力与金属连接平板56的尺寸大小相关，一般单位面积上的压力是100g/mm2；其中一个金属连接平板56的两端分别粘接贴附至顶部栅极581和引脚52上，另一个金属连接平板56的两端分别粘接贴附至顶部源极582和引脚53上，由图中可以看出，印刷在引脚52及53上的印刷粘接材料542及543的大小和所述金属连接平板56与引脚52及53接触的区域可以相同，也可以略大或略小，只要该印刷粘接材料542及543的尺寸大小能保证具有足够的粘接区域，以将金属连接平板56牢固粘接至引脚52及53之上而不发生脱落即可；而印刷在顶部栅极581及顶部源极582上的印刷粘接材料591及592的大小和所述金属连接平板56与顶部栅极581及顶部源极582接触的区域可以相同，也可以略大略小，只要该印刷粘接材料591及592的尺寸大小能保证具有足够的粘接区域，以将金属连接平板56牢固粘接至顶部栅极581及顶部源极582之上而不发生脱落即可。
如图7E所示，对引线框架5、MOSFET 55和金属连接平板56进行塑封，将其封装在塑封体57内，在将其从整条引线框架上切割下来之后，完成对MOSFET 55的半导体封装。此时，引脚52及53需从封装的侧面和底部暴露出来，且载片台51也从封装的底部暴露出来，从而可以实现将该功率MOSFET 55连接到外部其他器件上。
本发明所提供的半导体封装中，在半导体芯片的正面电极以及引线框架的载片台和引脚上，通过印刷形成粘接材料，其大小和形状参照半导体芯片以及金属连接体的接触区域来决定，而该粘接材料的厚度根据所需芯片表面的电性能来决定；而不需要利用传统点胶方式实现芯片及金属连接体的粘接，克服了现有技术中存在的明显缺点和不足，能有效改善半导体产品的质量和性能，提高生产效率。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种在引线框架和晶圆上印刷导电粘接材料的半导体封装的制造方法，其特征在于，包含以下步骤：
步骤1、在引线框架上印刷导电粘接材料；
步骤1.1、室温下分别同时在引线框架的载片台表面和引脚表面印刷若干个区域的导电粘接材料；
步骤1.2、对印刷在载片台表面以及引脚表面的导电粘接材料进行高温固化；
步骤2、在晶圆上印刷导电粘接材料，形成半导体芯片；
步骤2.1、室温下在晶圆的正面电极表面印刷若干个区域的导电粘接材料；
步骤2.2、对印刷在晶圆正面电极表面的导电粘接材料进行高温固化，固化温度为110℃～130℃；
步骤3、在95℃～130℃的高温下，将半导体芯片通过印刷的导电粘接材料贴附至引线框架的载片台上；
步骤4、在150℃～170℃的高温下，将金属连接体的两端通过导电粘接材料分别贴附至半导体芯片的正面电极上和引线框架的引脚上；
步骤5、对引线框架、半导体芯片和金属连接体进行塑封，将其封装在塑封体内。
2.如权利要求1所述的半导体封装的制造方法，其特征在于，步骤1.1中，利用模板或网板印刷技术对引线框架进行印刷，一次完成一条引线框架的印刷，具体包含：
步骤1.1.1、在模板或网板上开设若干开口；
其中，所述的开口数量与该引线框架的载片台和引脚上需要印刷粘接材料的区域数量相同；
所述的各个开口大小和形状与该引线框架的载片台和引脚上需要印刷粘接材料的各区域的大小和形状相同；
步骤1.1.2、在所述各个开口中印刷形成粘接材料；
其中，所述粘接材料的厚度是由模板或网板的厚度决定。
3.如权利要求1所述的半导体封装的制造方法，其特征在于，步骤2.1中，利用模板或网板印刷技术对晶圆进行印刷，一次完成一片晶圆的印刷，具体包含：
步骤2.1.1、在模板或网板上开设若干开口；
其中，所述的开口数量与该晶圆的正面电极上需要印刷粘接材料的区域数量相同；
所述的各个开口大小和形状与该晶圆的正面电极上需要印刷粘接材料的各区域的大小和形状相同；
步骤2.1.2、在所述各个开口中印刷形成粘接材料；
其中，所述粘接材料的厚度是由模板或网板的厚度决定。
4.如权利要求3所述的半导体封装的制造方法，其特征在于，步骤2.1中，每个正面电极上印刷若干个区域的粘接材料，每个区域的粘接材料的大小是小于所述金属连接体与正面电极接触的区域。
5.如权利要求1所述的半导体封装的制造方法，其特征在于，所述的步骤2中还包含：步骤2.3、对晶圆进行划分以及切割操作，形成若干独立的半导体芯片。
6.如权利要求1所述的半导体封装的制造方法，其特征在于，步骤4中，所述的金属连接体是金属连接板块，或金属连接胶带。
CN2009101793495A 2009-09-25 2009-09-25 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法 Active CN102034781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101793495A CN102034781B (zh) 2009-09-25 2009-09-25 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101793495A CN102034781B (zh) 2009-09-25 2009-09-25 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN102034781A CN102034781A (zh) 2011-04-27
CN102034781B true CN102034781B (zh) 2013-09-18

Family

ID=43887450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101793495A Active CN102034781B (zh) 2009-09-25 2009-09-25 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法

Country Status (1)

Country Link
CN (1) CN102034781B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103599893B (zh) * 2013-09-12 2015-07-15 宁波康强电子股份有限公司 功率集成电路引线框架原材料的清刷方法
CN105161428A (zh) * 2015-06-18 2015-12-16 杰群电子科技（东莞）有限公司 印刷结合材焊接芯片的方法

Also Published As

Publication number Publication date
CN102034781A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
US8513059B2 (en) Pre-molded clip structure
US8236612B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7371616B2 (en) Clipless and wireless semiconductor die package and method for making the same
CN1312748C (zh) 制造半导体集成电路器件的方法
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
US9136231B2 (en) Carrier-free land grid array IC chip package and preparation method thereof
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
CN102859687A (zh) 半导体器件及其制造方法
CN102034781B (zh) 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JPH10214921A (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
WO2017140138A1 (zh) 芯片的超薄嵌入式封装方法及封装体
US20110068457A1 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8916970B2 (en) Method for welding gold-silicon eutectic chip, and transistor
CN205789943U (zh) 一种半导体管脚贴装结构
TWI427752B (zh) 在引線框架和晶圓上印刷粘接材料的半導體封裝及其製造方法
CN220774344U (zh) 一种车规级功率半导体模组结构及封装模组
CN218215300U (zh) 一种芯片封装框架
CN102315186A (zh) 一种通过印刷粘接材料封装的半导体器件及其制造方法
JP2009021630A (ja) 半導体装置の製造方法
TWI455253B (zh) 一種通過印刷粘接材料封裝的半導體裝置及其製造方法
CN106024745A (zh) 一种半导体管脚贴装结构及其焊接方法
TWI251887B (en) Chip-packaging process without lead frame
JPH04119653A (ja) 集積回路素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: The United States of California Sunnyvale mercury Street No. 495

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The United States of California Sunnyvale mercury Street No. 495

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right

Effective date of registration: 20161026

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Effective date of registration: 20161026

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The United States of California Sunnyvale mercury Street No. 495

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Semiconductor package for printing bonding material on lead frame and wafer and manufacturing method thereof

Effective date of registration: 20191210

Granted publication date: 20130918

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20130918

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007