JP2009021630A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009021630A
JP2009021630A JP2008244674A JP2008244674A JP2009021630A JP 2009021630 A JP2009021630 A JP 2009021630A JP 2008244674 A JP2008244674 A JP 2008244674A JP 2008244674 A JP2008244674 A JP 2008244674A JP 2009021630 A JP2009021630 A JP 2009021630A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
semiconductor device
island
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008244674A
Other languages
English (en)
Other versions
JP4979661B2 (ja
Inventor
Osamu Isaki
治 伊佐木
Tetsuya Okada
哲也 岡田
Osamu Akagi
修 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008244674A priority Critical patent/JP4979661B2/ja
Publication of JP2009021630A publication Critical patent/JP2009021630A/ja
Application granted granted Critical
Publication of JP4979661B2 publication Critical patent/JP4979661B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 アイランドから連続する延在部を折り曲げてコレクタ電極として利用することにより、実装面積を縮小でき、且つ耐湿性を維持できる半導体装置の製造方法を提供する。
【解決手段】 アイランド１２上に半導体ペレット１０が固着され、半導体ペレット１０の電極パッド１１にポスト電極１５が接着され、アイランド１２の延在部１２ａをポスト電極１５と同程度の高さまで折り曲げたリードフレームを用意し、金型でモールドする際は、離型シートを採用して、電極の頭部が露出するようにする。
【選択図】 図５

Description

本発明は半導体装置の製造方法に関し、特にパッケージ外形の薄形化が可能な、半導体装置とその製造方法に関する。
電子応用機器の軽薄短小化の要求に応じるため、半導体装置の外形寸法及び外形寸法に準じる実装面積は小型化の一途をたどっている。その最終形態が半導体ペレットを直接実装するベアチップ実装、あるいはチップサイズと外形寸法とが同等になるチップサイズパッケージである。しかし、いずれも半導体ペレットを剥き出しで実装するため、耐湿性と信頼性の点では、未だ樹脂で封止したものに分がある。
図６に、樹脂封止した形態で、比較的小型化した半導体装置の例を示した。トランジスタ等の素子が形成された半導体ペレット１がリードフレームのアイランド２上に半田等のろう材によって固着実装され、半導体ペレット１の電極パッドとリード端子３とがワイヤ４で接続され、半導体ペレット１の周辺部分が樹脂５で被覆され、樹脂５の外部にリード端子３の先端部分が導出され、導出されたリード端子３が、２回折り曲げられた形状を有している。（例えば特開平０５−１２９４７３号）。
しかしながら、リード端子３を樹脂の外側に導出する形状では、リード端子３が突出する分だけ実装面積が増大し、小型化が困難である欠点があった。
また、ボンディングワイヤを用いる構成では、そのループ高さの制約から封止外形の薄形化が困難である欠点があった。
本発明は、前述の課題に鑑みて成され、
半導体ペレットが固着されたリードフレームを用意し、
前記第１の電極の一方の面がある側の一方の金型に剥離シートを設け、前記一方の金型と、前記一方の金型と対向する他方の金型で形成されるキャビティに前記リードフレームを設置し、前記剥離シートに前記第１の電極の一方の面および前記第３の電極の一方の面を当接しながら前記キャビティ内に樹脂を注入して樹脂封止体を形成し、
前記金型から取り出し、前記剥離シートから前記樹脂封止体を剥離し、前記樹脂封止体の一方の面に、前記第１の電極の一方の面および前記第３の電極の一方の面露出させる
事で解決するものである。
この製造方法により、樹脂封止体の一方の面に、電極の頭部を露出させることができる。
以上に説明した本発明の半導体装置は、樹脂層１８の表面にベース・エミッタ・コレクタ用の電極が露出した構成である。従って実装基板に対して各電極を対向接着することが可能であるので、半導体装置の実装面積を大幅に縮小できるものである。
更に、半導体ペレット１０を樹脂層１８で完全に被覆することが出来るので、装置の耐湿性を維持し信頼性の高いものにすることが出来る。
更に、ボンディングワイヤを用いないので、樹脂層１８の厚みを容易に薄く設計することが出来、機器側のへ矩形化の要求に応じることが出来る。
以下に本発明の実施の形態を詳細に説明する。
図１は本発明の半導体装置を示す（Ａ）上面図と（Ｂ）断面図である。半導体ペレット１０には、各種前処理工程によってトランジスタ、パワーＭＯＳＦＥＴなどの、３端子型の半導体素子が形成されている。バイポーラトランジスタ素子を例にすれば、半導体ペレット１０の裏面側をコレクタとし、表面側にはベースとなる領域とエミッタとなる領域とを拡散手法によって形成し、半導体ペレット１０上部にベース及びエミッタ用の外部接続用の電極パッド１１を形成したものである。
１２はアイランドであり、その表面に半田、金などの導電性のプリフォーム剤１３によって半導体ペレット１０をダイボンドしている。半導体ペレット１０の電極パッド１１の上には、同じく半田、金などのプリフォーム剤１４によってポスト電極１５が接着されている。
アイランド１２からは０．２〜０．５ｍｍ程度の幅で延在部１２ａが連続して延在しており、その延在部１２ａは、アイランド１２との付け根部分で上方に折り曲げられ、再度折り曲げられて水平に延在する。樹脂層１８はアイランド１２の周囲を被覆して、半導体チップ１０を封止する。樹脂層１８の上部にはポスト電極１５の先端部分と、アイランドの延在部１２ａの露出部１２ｂが露出する。アイランド１２の表面と露出部１２ｂとの高さの差は０．２〜１．０ｍｍである。ポスト電極１５は鉄、銅、アルミニウム等の導電素材からなる板状素材であり、ベースとエミッタの電極パッド１１に接続されて各々ベース電極とエミッタ電極として導出される。アイランドの延在部１２ａはアイランド１２を経由して半導体ペレット１０の裏面側に電気的に接続され、コレクタ電極として導出される。
アイランド１２は鉄あるいは銅系の合金素材からなり、０．１５ｍｍ程度の板厚を具備する。この上に厚みが２００μｍ程度の半導体ペレット１０が、膜厚２０〜３０μｍのプリフォーム剤１３を介して固着されている。半導体ペレット１０の上には板厚が０．１ｍｍ程度のポスト電極１５が、膜厚２０〜３０μｍのプリフォーム剤１４を介して固着されている。この時、ポスト電極１５は必ずしも電極パッド１２と同じ大きさである必要がなく、電気的接続が保たれていればよい。従って、半導体ペレット１０の大きさの範囲内、場合によっては半導体ペレット１０からはみ出すような形態で任意の大きさとピッチ間隔で配置することが可能である。従って、樹脂層１８の表面に、ベース、エミッタ、コレクタ電極の端子配列を任意のピッチと露出面積・形状で配置することが出来る。また、樹脂封止後、ポスト電極１５と露出部１２ｂに対して半田ボールのような接続部材を改めて接着することも可能である。なお、アイランド１２裏面側には０．１ｍｍ程度の厚みで樹脂層１８が形成されている。
斯かる構成は、従来のボンディングワイヤを用いることがないので、樹脂層１８の厚みを薄形化することが出来る。また、アイランドの延在部１２ａを利用することによって、コレクタ電極を導出するのが容易である。
図２は、斯かる半導体装置の製造方法の、第１の実施の形態を示したものである。以下に詳細に説明する。
第１工程：図２（Ａ）（Ｂ）参照
１枚の素材からエッチングあるいは打ち抜き加工することにより、アイランド１２を多数個形成したリードフレーム２０を準備する。各アイランド１２は延在部１２ａによってリードフレーム２０に保持される。延在部１２ａはアイランド１２の付け根付近で折り曲げられる。また、図２（Ｂ）に示したように、延在部１２ａを２回折り曲げた構造でも良い。
第２工程：図３（Ａ）参照
アイランド１２表面にプリフォーム剤１３を供給し、前処理が終了した半導体ペレット１０をプリフォーム剤１３の上に設置して、半導体ペレット１０をダイボンドする。
第３工程：図３（Ｂ）参照
半導体ペレット１０の電極パッド１１上にプリフォーム剤１４を供給し、別途に形成したポスト電極１５を固定する。ポスト電極１５の高さと、延在部の露出部１２ｂとが大略同じ高さになるように、ポスト電極１５の板厚が選択される。
第４工程：図３（Ｃ）参照
半導体ペレット１０とポスト電極１５を設置したリードフレーム２０を金型のキャビティ内に設置し、各半導体装置毎にアイランド１２の周囲を樹脂層１８でトランスファーモールドする。このとき、樹脂層１８はポスト電極１５と延在部１２ａの上部を完全に埋没する。
第５工程：図４（Ａ）参照
金型からリードフレーム２０を取り出し、樹脂層１８の表面を研磨する。研磨には、例えばダイシング装置のダイシングブレードを用いる。各半導体装置の高さが一定高さになるように、且つ、樹脂層１８の表面にポスト電極１５の表面と延在部の露出部１２ｂとが露出するまで研磨する。このとき、ポスト電極１５と露出部１２ｂの表面を０．０１〜０．０８ｍｍ程度削るように制御する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を削る。尚、ダイシングブレードの他に砥石によっても平坦面を形成することが可能である。
第６工程：図４（Ｂ）（Ｃ）参照
そして、アイランド１２の延在部１２ａを切断して、各半導体装置をリードフレーム２０から分離し、図４（Ｃ）に示したような本発明の装置を得る。なお、ポスト電極１５等に半田ボール等を接続する場合は、第５工程の後に行ってから第６工程を行う。また、金属メッキ層を形成する場合も同様である。
図５は、製造方法における第２の実施の形態を示すものである。先の形態とは第１〜第３工程までは同一であるので説明を省略する。
第４工程：図５（Ａ）参照
ポスト電極１５を形成した半導体ペレット１０を、金型２１内に設置する。金型のキャビティ内には剥離シート２２（例えば、商品名ＥＴＳＥ：日東電工）をあらかじめ設置しておき、剥離シート２２にポスト電極１５と露出部１２ｂの頭部を接触するようにして設置する。この状態で樹脂を注入して樹脂層１８を形成する。
第５工程：図５（Ｂ）参照
素子を金型から取り出し、剥離シート２２を剥離すると、樹脂層１８の表面に第１と第２のポスト電極１５、１６の頭部が露出した構造を得ることが出来る。突出した部分をダイシング装置で研磨し、そして、リードフレームからアイランド１２の延在部を切断・分離することで図４（Ｃ）と同様の個別半導体装置を形成する。露出したポスト電極１５と露出部１２ｂの表面に半田ボールなどの突出電極を形成する場合には、剥離シートを除去した後に実施する。剥離シートを用いることにより、研磨する樹脂の量を減らすことが出きる。
以上に説明した本発明の半導体装置は、樹脂層１８の表面にベース・エミッタ・コレクタ用の電極が露出した構成である。従って実装基板に対して各電極を対向接着することが可能であるので、半導体装置の実装面積を大幅に縮小できるものである。
更に、半導体ペレット１０を樹脂層１８で完全に被覆することが出来るので、装置の耐湿性を維持し信頼性の高いものにすることが出来る。
更に、ボンディングワイヤを用いないので、樹脂層１８の厚みを容易に薄く設計することが出来、機器側のへ矩形化の要求に応じることが出来る。
本発明を説明するための平面図と断面図である。 本発明の製造方法を示す斜視図である。 本発明の製造方法を示す断面図である。 本発明の製造方法を示す断面図と斜視図である。 本発明の製造方法の第２の実施の形態を示す断面図である。 従来例を説明するための断面図である。

Claims (3)

  1. 半導体ペレットの一方の面に設けられた電極と他方の面が電気的に接続された板状の６面体から成る第１の電極と、前記半導体ペレットの他方の面に設けられた電極と一方の面が電気的に接続された板状の第２の電極と、前記第２の電極と一体で、前記半導体ペレットの周囲から前記半導体ペレットの一方の面に延在する板状の延在部と、前記延在部と一体で、前記第１の電極の一方の面が設けられた側に一方の面が設けられた板状の第３の電極とを有するリードフレームを用意し、
    前記第１の電極の一方の面がある側の一方の金型に剥離シートを設け、前記一方の金型と、前記一方の金型と対向する他方の金型で形成されるキャビティに前記リードフレームを設置し、前記剥離シートに前記第１の電極の一方の面および前記第３の電極の一方の面を当接しながら前記キャビティ内に樹脂を注入して樹脂封止体を形成し、
    前記金型から取り出し、前記剥離シートから前記樹脂封止体を剥離し、前記樹脂封止体の一方の面に、前記第１の電極の一方の面および前記第３の電極の一方の面露出させる
    事を特徴とした半導体装置の製造方法。
  2. 前記半導体ペレットは、３端子型の半導体素子である請求項１に記載の半導体装置の製造方法。
  3. 前記第１の電極は二つ設けられて、前記３端子型の半導体素子の２端子と電気的に接続され、前記第３の電極は、前記３端子型の半導体素子の残りの１端子が電気的に接続される請求項２に記載の半導体装置の製造方法。
JP2008244674A 2008-09-24 2008-09-24 半導体装置の製造方法 Expired - Lifetime JP4979661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008244674A JP4979661B2 (ja) 2008-09-24 2008-09-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008244674A JP4979661B2 (ja) 2008-09-24 2008-09-24 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4511599A Division JP4408475B2 (ja) 1999-02-23 1999-02-23 ボンディングワイヤを採用しない半導体装置

Publications (2)

Publication Number Publication Date
JP2009021630A true JP2009021630A (ja) 2009-01-29
JP4979661B2 JP4979661B2 (ja) 2012-07-18

Family

ID=40360917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008244674A Expired - Lifetime JP4979661B2 (ja) 2008-09-24 2008-09-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4979661B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237095A (ja) * 2009-03-31 2010-10-21 Alps Electric Co Ltd 容量型湿度センサ及びその製造方法
JP2011080853A (ja) * 2009-10-07 2011-04-21 Alps Electric Co Ltd 湿度センサパッケージ及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453426A (en) * 1987-05-11 1989-03-01 Sanken Electric Co Ltd Manufacture of resin sealed semiconductor device
JPH02122555A (ja) * 1988-10-31 1990-05-10 Mitsui High Tec Inc 半導体装置の製造方法
JPH0360146A (ja) * 1989-07-28 1991-03-15 Nec Kansai Ltd 樹脂モールド型半導体装置及び樹脂モールド装置
JPH0477261U (ja) * 1990-11-19 1992-07-06
JPH09129798A (ja) * 1995-10-27 1997-05-16 Rohm Co Ltd 電子部品およびその製法
JPH10113946A (ja) * 1996-10-15 1998-05-06 Apic Yamada Kk リリースフィルムを用いる樹脂モールド装置
JPH11284103A (ja) * 1998-03-31 1999-10-15 Fuji Electric Co Ltd 樹脂モールド半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453426A (en) * 1987-05-11 1989-03-01 Sanken Electric Co Ltd Manufacture of resin sealed semiconductor device
JPH02122555A (ja) * 1988-10-31 1990-05-10 Mitsui High Tec Inc 半導体装置の製造方法
JPH0360146A (ja) * 1989-07-28 1991-03-15 Nec Kansai Ltd 樹脂モールド型半導体装置及び樹脂モールド装置
JPH0477261U (ja) * 1990-11-19 1992-07-06
JPH09129798A (ja) * 1995-10-27 1997-05-16 Rohm Co Ltd 電子部品およびその製法
JPH10113946A (ja) * 1996-10-15 1998-05-06 Apic Yamada Kk リリースフィルムを用いる樹脂モールド装置
JPH11284103A (ja) * 1998-03-31 1999-10-15 Fuji Electric Co Ltd 樹脂モールド半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237095A (ja) * 2009-03-31 2010-10-21 Alps Electric Co Ltd 容量型湿度センサ及びその製造方法
JP2011080853A (ja) * 2009-10-07 2011-04-21 Alps Electric Co Ltd 湿度センサパッケージ及びその製造方法

Also Published As

Publication number Publication date
JP4979661B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP2010062365A (ja) 半導体装置およびその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
US8643158B2 (en) Semiconductor package and lead frame therefor
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH09129811A (ja) 樹脂封止型半導体装置
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP4334047B2 (ja) 半導体装置とその製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP4723776B2 (ja) 半導体装置の製造方法
WO2022202242A1 (ja) 半導体装置、および、半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP4751585B2 (ja) 半導体装置の製造方法
JP4911635B2 (ja) 半導体装置
JP2001284370A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term