JPH0878618A - マルチチップモジュール及びその製造方法 - Google Patents

マルチチップモジュール及びその製造方法

Info

Publication number
JPH0878618A
JPH0878618A JP6215059A JP21505994A JPH0878618A JP H0878618 A JPH0878618 A JP H0878618A JP 6215059 A JP6215059 A JP 6215059A JP 21505994 A JP21505994 A JP 21505994A JP H0878618 A JPH0878618 A JP H0878618A
Authority
JP
Japan
Prior art keywords
heat conduction
ceramic substrate
resin package
semiconductor chip
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6215059A
Other languages
English (en)
Inventor
Hidetoshi Inoue
英俊 井上
Takehisa Tsujimura
剛久 辻村
Kenichi Oki
健一 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6215059A priority Critical patent/JPH0878618A/ja
Publication of JPH0878618A publication Critical patent/JPH0878618A/ja
Priority to US08/808,811 priority patent/US5886408A/en
Priority to US09/227,965 priority patent/US6143590A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体チップを基板の上面と下面とに実装し
てなるマルチチップモジュールに関し、放熱性の向上を
実現する。 【構成】 ＡｌＮ製のセラミック基板４０と、この上面
にフリップチップ方式で実装してあるチップ３２-1，３
２-2と、基板の下面にダイス付けしてあるチップ３
２-3，３２-4と、チップ３２-1，３２-2上に接着してあ
る第１の熱伝導ブロック３３-1，３３-2と、基板の上面
に接着してある第２の熱伝導ブロック３４-1，３４
-4と、樹脂パッケージ３５と、第１の熱伝導ブロックと
第２の熱伝導ブロックとに密着して、樹脂パッケージの
上面に接着してあるヒートシンク３６とを有する。チッ
プ３２-1，３２-2で発生した熱は、第１の熱伝導ブロッ
クを経て、ヒートシンクへ到って放熱される。チップ３
２-3，３２-4で発生した熱は、基板４０，第２の熱伝導
ブロックを経て、ヒートシンクへ到って放熱される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一の基板の上面と下面に
複数の半導体チップが実装されたマルチチップモジュー
ル及びその製造方法に係り、特にマルチチップモジュー
ルの放熱構造に関する。
【０００２】近年、コンピュータにおいては、信号処理
の高速化が要求されている。
【０００３】これに対応すべく、半導体チップを一つず
つプリント基板上に実装した構造に代わって、関連する
複数の半導体チップを一の薄膜多層回路基板上に並べて
実装した構造のマルチチップモジュールを作り、これを
マザーボードとしての回路基板板上に実装した構造が採
用されている。
【０００４】一方、各半導体チップの回路が高密度化し
てきており、このため、各半導体チップは消費電力が高
くなってきている。
【０００５】このため、マルチチップモジュールにあっ
ては、放熱を効率良く行いうる構造が要求されている。
【０００６】
【従来の技術】図１６は、本出願人が先に出願した特願
平５−２０５４４４号に示されているマルチチップモジ
ュール１０を示す。
【０００７】このマルチチップモジュール１０は、薄膜
多層回路基板１１と、半導体チップ１２-1，１２-2と、
熱伝導ブロック１３-1，１３-2と、樹脂パッケージ１４
と、ヒートシンク１５と、リード１６とを有する。
【０００８】半導体チップ１２-1，１２-2で発生した熱
は、矢印１７で示すように、熱伝導ブロック１３-1，１
３-2→ヒートシンク１５と伝わって、ヒートシンク１５
から空気中に放熱される。
【０００９】薄膜多層回路基板１１は、Ａｌ2 Ｏ3 製の
通常のセラミック基板１８と、この上面の薄膜多層配線
層１９とよりなる。
【００１０】
【発明が解決しようとする課題】ここで、半導体チップ
の実装を更に高密度とすることが要望されている。この
ためには、上記のマルチチップモジュール１０におい
て、薄膜多層回路基板１１を、セラミック基板の上面に
加えて下面にも薄膜多層配線層を有する構成とし、半導
体チップを薄膜多層回路基板の下面側にも実装した構造
とすることが考えられる。
【００１１】しかし、この構造を採った場合には、薄膜
多層回路基板の下面側に実装した半導体チップの熱の放
熱が効率的に行われず、実際上は、上記の構造を採るこ
とは困難である。
【００１２】そこで、本発明は、上記課題を解決したマ
ルチチップモジュール及びその製造方法を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】請求項１の発明は、通常
のセラミック基板より高い熱伝導率を有する高熱伝導セ
ラミック基板と、該高熱伝導セラミック基板の上面にフ
リップチップ方式で実装してある上面側半導体チップ
と、該上面側半導体チップ上に接着してある高熱伝導材
料製の第１の熱伝導ブロックと、上記高熱伝導セラミッ
ク基板の上面に接着してある高熱伝導材料製の第２の熱
伝導ブロックと、上記高熱伝導セラミック基板の下面に
ダイス付けされて実装してある下面側半導体チップと、
該高熱伝導セラミック基板と、該上面側半導体チップ
と、該第１の熱伝導ブロックと、該第２の熱伝導ブロッ
クと、該下面側半導体チップとを封止する樹脂パッケー
ジと、該樹脂パッケージより突出しており、回路基板へ
実装するときに該回路基板に接合されるリードと、該樹
脂パッケージの上面を研摩することによって、上記の第
１の熱伝導ブロックと、該第２の熱伝導ブロックとが露
出した状態とされた、上記樹脂パッケージの上面に接着
されたヒートシンクとよりなる構成としたものである。
【００１４】請求項２の発明は、第２の熱伝導ブロック
は、上記高熱伝導セラミック基板の各コーナ部の近傍の
部位に接着して設けてある柱体である構成としたもので
ある。
【００１５】請求項３の発明は、第２の熱伝導ブロック
は、上記上面側半導体チップを囲むように配されて、上
記高熱伝導セラミック基板に接着して設けてある断面が
矩形の棒状体である構成としたものである。
【００１６】請求項４の発明は、通常のセラミック基板
より高い熱伝導率を有する高熱伝導セラミック基板と、
該高熱伝導セラミック基板の上面にフリップチップ方式
で実装してある上面側半導体チップと、該上面側半導体
チップ上に接着してある高熱伝導材料製の第１の熱伝導
ブロックと、上記高熱伝導セラミック基板の下面にフリ
ップチップ方式で実装してある下面側半導体チップと、
該下面側半導体チップの下面に接着してある高熱伝導材
料製の第３の熱伝導ブロックと、該高熱伝導セラミック
基板と、該上面側半導体チップと、該第１の熱伝導ブロ
ックと、該下面側半導体チップと該第３の熱伝導ブロッ
クとを封止する樹脂パッケージと、該樹脂パッケージよ
り突出しており、回路基板へ実装のときに該回路基板に
接合されるリードと、該樹脂パッケージの上面を研磨す
ることによって、上記の第１の熱伝導ブロックが露出し
た状態とされた、上記樹脂パッケージの上面に接着され
たヒートシンクと、該樹脂パッケージの下面を研摩する
ことによって、第３の熱伝導ブロックが露出した状態と
された上記樹脂パッケージの下面に接着してあり、上記
回路基板に実装したときに、該回路基板に接合される熱
伝導板とよりなる構成としたものである。
【００１７】請求項５の発明は、通常のセラミック基板
より高い熱伝導率を有する高熱伝導セラミック基板と、
該高熱伝導セラミック基板の上面にフリップチップ方式
で実装してある上面側半導体チップと、該上面側半導体
チップ上に接着してある高熱伝導材料製の第１の熱伝導
ブロックと、上記高熱伝導セラミック基板の上面に接着
してある高熱伝導材料製の第２の熱伝導ブロックと、上
記高熱伝導セラミック基板の下面にダイス付けされて実
装してある下面側半導体チップと、上記高熱伝導セラミ
ック基板の下面に接着してある高熱伝導材料製の第４の
熱伝導ブロックと、該高熱伝導セラミック基板と、該上
面側半導体チップと、該第１の熱伝導ブロックと、該第
２の熱伝導ブロックと、該下面側半導体チップと、該第
４の熱伝導ブロックとを封止する樹脂パッケージと、該
樹脂パッケージより突出しており、回路基板へ実装のと
きに該回路基板に接合されるリードと、該樹脂パッケー
ジの上面を研摩することによって、上記の第１の熱伝導
ブロックと該第２の熱伝導ブロックとが露出した状態と
された、上記樹脂パッケージの上面に接着されたヒート
シンクと、該樹脂パッケージの下面を研摩することによ
って、第４の熱伝導ブロックが露出した状態とされた、
上記樹脂パッケージの下面に接着してあり、上記回路基
板に実装したときに、該回路基板に接合される熱伝導板
とよりなる構成としたものである。
【００１８】請求項６の発明は、通常のセラミック基板
より高い熱伝導率を有する高熱伝導セラミック基板と、
該高熱伝導セラミック基板の上面にダイス付けされて実
装してある上面側半導体チップと、上記高熱伝導セラミ
ック基板の上面に接着してある高熱伝導材料製の第２の
熱伝導ブロックと、上記高熱伝導セラミック基板の下面
にダイス付けされて実装してある下面側半導体チップ
と、該高熱伝導セラミック基板と、該上面側半導体チッ
プと、該第２の熱伝導ブロックと、該下面側半導体チッ
プとを封止する樹脂パッケージと、該樹脂パッケージよ
り突出しており、実装のときに接合されるリードと、該
樹脂パッケージの上面を研摩することによって、上記の
該第２の熱伝導ブロックとが露出した状態とされた、上
記樹脂パッケージの上面に接着されたヒートシンクとよ
りなる構成としたものである。
【００１９】請求項７の発明は、通常のセラミック基板
より高い熱伝導率を有する高熱伝導等を有する高熱伝導
セラミック基板の上面と下面とに、半導体チップを実装
する工程と、上記基板の上面に実装された上面側半導体
チップの上面及び上記基板の上面のうち少なくとも一方
に、上面側熱伝導ブロックを接着する工程と、上記基
板、上記上面側半導体チップ、上記上面側熱伝導ブロッ
ク、上記基板の下面に実装された下面側半導体チップを
封止する樹脂パッケージを成形する工程と、該樹脂パッ
ケージの上面を上記上面側熱伝導ブロックが露出した平
面とすべく、上記成形した樹脂パッケージの上面を研摩
する工程と、該樹脂パッケージの研摩された上面にヒー
トシンクを接着する工程とよりなる構成としたものであ
る。
【００２０】請求項８の発明は、通常のセラミック基板
より高い熱伝導率を有する高熱伝導等を有する高熱伝導
セラミック基板の上面と下面とに、半導体チップを実装
する工程と、上記基板の上面に実装された上面側半導体
チップの上面及び上記基板の上面のうち少なくとも一方
に、上面側熱伝導ブロックを接着すると共に、上記基板
の下面に実装された下面側半導体チップの下面及び上記
基板の下面のうち少なくとも一方に、下面側熱伝導ブロ
ックを接着する工程と、上記基板、上記上面側半導体チ
ップ、上記上面側熱伝導ブロック、上記下面側半導体チ
ップ及び下面側熱伝導ブロックを封止する樹脂パッケー
ジを成形する工程と、該樹脂パッケージの上面を上記上
面側熱伝導ブロックが露出した平面とすべく、上記成形
した樹脂パッケージの上面を研摩すると共に、該樹脂パ
ッケージの下面を上記下面側熱伝導ブロックが露出した
平面とすべく、上記成形した樹脂パッケージの下面を研
摩する工程と、該樹脂パッケージの研摩された上面に、
ヒートシンクを接着すると共に、該樹脂パッケージの研
摩された下面に、熱を拡散すると共に熱を該マルチチッ
プモジュールが実装される回路基板へ伝導する熱伝導板
を接着する工程とよりなる構成としたものである。
【００２１】
【作用】請求項１の発明において、高熱伝導セラミック
基板及び第２の熱伝導ブロックが、下面側半導体チップ
の熱をヒートシンクへ逃がす経路を形成する。
【００２２】第１の熱伝導ブロックが、上面側半導体チ
ップの熱をヒートシンクへ逃がす熱の通路を形成する。
【００２３】請求項２の発明において、第２の熱伝導ブ
ロックを基板のコーナ近くに配置した構成は、第２の熱
伝導ブロックが絶縁層を介さずに直接基板に接着される
ように作用する。
【００２４】請求項３の発明において、棒状体は、熱が
伝導する部分の断面積を大とするように作用する。
【００２５】請求項４の発明において、第３の熱伝導ブ
ロック及び熱伝導板が、下側半導体チップの熱を回路基
板へ逃がす経路を形成する。
【００２６】請求項５の発明において、高熱伝導セラミ
ック基板及び第２の熱伝導ブロックが、下側半導体チッ
プの熱をヒートシンクへ逃がす経路を形成する。高熱伝
導セラミック基板、第３の熱伝導ブロック及び熱伝導板
が、下側半導体チップの熱を回路基板へ逃がす経路を形
成する。
【００２７】請求項６の発明において、高熱伝導セラミ
ック基板及び第２の熱伝導ブロックが、上面側半導体チ
ップの熱及び下面側半導体チップの熱を、ヒートシンク
へ逃がす経路を形成する。
【００２８】請求項７の発明において、樹脂パッケージ
の上面を研摩する工程を設けた構成は、ヒートシンクが
熱伝導ブロックと密着するように作用する。
【００２９】請求項８の発明において、樹脂パッケージ
の上面及び下面を研摩する工程を設けた構成は、ヒート
シンク及び熱伝導板が熱伝導ブロックと密着するように
作用する。
【００３０】
【実施例】
〔第１実施例（請求項１，２，７の発明の実施例）〕図
１乃至図３は、本発明の第１実施例になるマルチチップ
モジュール３０を示す。
【００３１】マルチチップモジュール３０は、略正方形
状の薄膜多層回路基板３１と、４つの半導体チップ（Ｃ
ＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉ
ｔ）チップ３２-1，ＣＭＵ（Ｃｏｎｔｒｏｌｌ Ｍｅｍ
ｏｒｙ Ｕｎｉｔ）チップ３２-2，ＳＲＡＭ（Ｓｔａｔ
ｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チ
ップ３２-3，３２-4）と、２つの第１の熱伝導ブロック
３３-1，３３-2と、４つの第２の熱伝導ブロック３４-1
〜３４-4と、樹脂パッケージ３５と、一のヒートシンク
３６と、多数のリード３７とを有する。
【００３２】薄膜多層回路基板３１は、図２に示すよう
にＡｌＮ製の高熱伝導セラミック基板４０と、基板４０
の上面に形成してある薄膜多層配線層４１と、基板４０
の下面に形成してある薄膜多層配線層４２とよりなる。
【００３３】ＡｌＮの熱伝導率は、１５０〜２００ｗ／
ｍＫであり、通常のセラミックの材料であるＡｌ2 Ｏ3
の熱伝導率の約１０倍と高い。
【００３４】上記４つの半導体チップを、動作時の発熱
量の多い順に並べると、ＣＰＵチップ３２-1，ＣＭＵチ
ップ３２-2，ＳＲＡＭチップ３２-3，３２-4の順とな
る。
【００３５】発熱量の多い半導体チップであるところの
ＣＰＵチップ３２-1とＣＭＵチップ３２-2とが、薄膜多
層回路基板３１の上面３１ａの中央部分に実装してあ
る。
【００３６】このＣＰＵチップ３２-1及びＣＭＵチップ
３２-2は、フェイスダウンの姿勢で、バンプ４５を利用
したフリップチップの方式で実装してあり、背面３２
-1a ，３２-2a が上方を向いている。
【００３７】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2に比べて発熱量が少ない半導体チップであるところの
ＳＲＡＭチップ３２-3，３２-4が、薄膜多層回路基板３
１の下面３１ｂの中央部分に実装してある。
【００３８】このＳＲＡＭチップ３２-3，３２-4は、基
板３１の下面３１ｂに対して、フェイスアップの姿勢
で、ダイスボンディングされて実装してある。ワイヤ４
６がパッドにボンディングされてはられている。
【００３９】第１の熱伝導ブロック３３-1，３３-2は、
共にＡｌＮ製であって、高い熱伝導率を有し、ＣＰＵチ
ップ３２-1及びＣＭＵチップ３２-2と略同じサイズの円
板形状を有する。
【００４０】この第１の熱伝導ブロック３３-1，３３-2
は、高熱伝導製接着剤である銀ペースト４７によって、
ＣＰＵチップ３２-1の上面（背面）３２-1a 及びＣＭＵ
チップ３２-2の上面（背面）３２-2a に接着してある。
【００４１】第２の熱伝導ブロック３４-1〜３４-4は、
共に円柱形状を有し、ＡｌＮ製であって、高い熱伝導率
を有する。
【００４２】この第２の熱伝導ブロック３４-1〜３４-4
は、薄膜多層回路基板３１の上面３２ａのうち、各コー
ナ３１ｃ〜３１ｆの近傍の部位に、高熱伝導製接着剤で
ある銀ペースト４８によって接着してある。
【００４３】なお、薄膜多層回路基板３１の各コーナ３
１ｃ〜３１ｆの近傍の部分は、薄膜多層配線層４１が形
成されていない。このため、第２の熱伝導ブロック３４
-1〜３４-4は、高熱伝導セラミック基板４０の表面に直
接接着してある。
【００４４】従って、薄膜多層配線層４１が間に存在し
ない分、薄膜多層回路基板３１と各第２の熱伝導ブロッ
ク３４-1〜３４-4との間の熱抵抗は小さい。
【００４５】また第２の熱伝導ブロック３４-1〜３４-4
の高さ（厚さ）寸法ａは、ＣＰＵチップ３２-1の高さ
（厚さ）寸法ｂに、第１の熱伝導ブロック３３-1の高さ
（厚さ）寸法ｃを加えた寸法に略等しい寸法としてあ
る。
【００４６】リード３７は、外方に延出しており、薄膜
多層回路基板３１の四辺に沿って並んでいる。
【００４７】各リード３７は、略クランク状に整形して
ある。
【００４８】また、各リード３７の内側端と薄膜多層回
路基板３１の周囲に沿うパッド４９とが、ワイヤ５０に
よって接続してある。
【００４９】樹脂パッケージ３５は、トランスファモー
ルドによって形成したものであり、薄膜多層回路基板３
１と、４つのチップ３２-1〜３２-4と、第１の熱伝導ブ
ロック３３-1，３３-2と、第２の熱伝導ブロック３４-1
〜３４-4と、リード３７の一部とを封止している。
【００５０】図１及び図２中、面５１は、研摩された面
であり、研摩された樹脂パッケージ上面５２と、研摩さ
れた第１の熱伝導ブロック上面５３-1，５３-2と、研摩
された第２の熱伝導ブロック上面５４-1〜５４-4とより
なる。
【００５１】第１，第２の熱伝導ブロック３３-1，３３
-2，３４-1〜３４-4の研摩された上面５３-1，５３-2，
５４-1〜５４-4は、同一平面上に位置している。
【００５２】ヒートシンク３７は、薄膜多層回路基板３
１と同じ大きさであり、シリコーン系樹脂製接着剤５５
によって上記の上面５１に接着してある。
【００５３】ヒートシンク３６は、全部の熱伝導ブロッ
ク３３-1，３３-2，３４-1〜３４-4の上面５３-1，５３
-2，５４-1〜５４-4に密着している。
【００５４】ヒートシンク３６は、上面に、複数の放熱
フィン部５６を整列して有する。
【００５５】以上が、マルチチップモジュール３０の構
造である。
【００５６】このマルチチップモジュール３０におい
て、回路基板３１より、第２の熱伝導ブロック３４-1〜
３４-4を経て、ヒートシンク３６へ到る熱伝導経路が形
成されている。
【００５７】このマルチチップモジュール３０は、リー
ド３７を半田付けされて、回路基板としてのマザーボー
ド５７上に実装してある。
【００５８】マザーボード５７は、電子機器内に、冷却
風５８が放熱フィン部５６の長手方向に流れる向きに組
込まれている。
【００５９】次に、上記マルチチップモジュール３０が
動作しているときの放熱について、特に図４を参照して
説明する。
【００６０】 薄膜多層回路基板３１の上面３１ａに
実装してあるＣＰＵチップ３２-1，ＣＭＵチップ３２-2
について。
【００６１】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2内で発生した熱は、符号６０で示すように、各チップ
の背面３２-1a ，３２-2a より、まず、第１の熱伝導ブ
ロック３３-1，３３-2に伝わり、次いで、ヒートシンク
３６に伝わり、冷却風が当たっている放熱フィン部５６
から、空気中へ放熱される。
【００６２】上記の放熱（熱伝導）経路６０は、長さが
短く、熱抵抗も小さい。
【００６３】このため、ＣＰＵチップ３２-1及びＣＭＵ
チップ３２-2は多く発熱するけれども、発生した熱は、
効率良く放熱される。
【００６４】 薄膜多層回路基板３１の下面の３１ｂ
に実装してあるＳＲＡＭチップ３２ -3，３２-4につい
て。
【００６５】ＳＲＡＭチップ３２-3，３２-4内で発生し
た熱は、符号６１で示すように、各チップ３２-3，３２
-4より、まず、高熱伝導セラミック基板４０に伝わり、
高熱伝導セラミック基板４０内を面方向に拡がるように
伝わり、次いで、高熱伝導セラミック基板４０の各コー
ナ部３１ｃ〜３１ｆの個所で、第２の熱伝導ブロック３
４-1〜３４-4に伝わり、各第２の熱伝導ブロック３４-1
〜３４-4内を、図４中、上方向に伝わり、最後に、ヒー
トシンク３６へ伝わり、冷却風が当たっている冷却フィ
ン部５６から、空気中へ放熱される。
【００６６】ＳＲＡＭチップ３２-3，３２-4は、回路基
板３１の下面３１ｂ側に実装してあって、一般的には放
熱されにくいものである。しかし、ＳＲＡＭチップ３２
-3，３２-4の熱は、上記のように、効率良く放熱され
る。
【００６７】従って、上記の構造のマルチチップモジュ
ール３０においては、薄膜多層回路基板３１の上面３１
ａに実装されたチップ３２-1，３２-2で発生した熱は勿
論、薄膜多層回路基板３１の下面３１ｂに実装されたチ
ップ３２-3，３２-4で発生した熱も、効率良く放熱され
る。
【００６８】次に、上記のマルチチップモジュール３０
の製造方法について、図５及び図６を参照して説明す
る。
【００６９】 半導体チップ実装工程７０（図６
（Ａ）） 薄膜多層回路基板３１の上面３１ａに、ＣＰＵチップ３
２-1とＣＭＵチップ３２-2とをフリップチップボンディ
ングする。
【００７０】回路基板３１の下面３１ｂに、ＳＲＡＭチ
ップ３２-3，３２-4をダイスボンディングし、且つワイ
ヤボンディングする。
【００７１】 熱伝導ブロック接着工程７１（図６
（Ｂ）） ＣＰＵチップ３２-1及びＣＭＵチップ３２-2の上面に、
銀ペーストによって、第１の熱伝導ブロック３３-1，３
３-2を接着する。
【００７２】また、回路基板３１の各コーナの近傍の部
位に、銀ペーストによって、第２の熱伝導ブロック３４
-1〜３４-4を接着して立てる。
【００７３】この接着した状態においては、各部材の寸
法のばらつき等によって第１，第２の熱伝導ブロック３
３-1，３３-2，３４-1〜３４-4の上面の間には、僅かで
はあるけれども段差δが存在する。
【００７４】従って、このままの状態でヒートシンク３
６を接着しても、ヒートシンク３６が全部の熱伝導ブロ
ック３３-1，３３-2，３４-1〜３４-4と密着することは
期待できない。そこで、後述する研摩工程を行う。
【００７５】 トランスファーモールド工程７２（図
６（Ｃ）） 銀ペーストが硬化した後、トランスファーモールドを行
う。これにより、樹脂パッケージ３５を形成する。
【００７６】 研摩工程７３（図６（Ｄ）） 樹脂パッケージ３５の上面を、少し研摩し、全部の熱伝
導ブロック３３-1，３３-2，３４-1〜３４-4を露出させ
る。
【００７７】これにより、面５３-1，５３-2，５４-1〜
５４-4が、樹脂パッケージ３５の上面５１に露出して、
同一平面上に位置する状態となる。
【００７８】ここで、熱伝導ブロック３３-1，３３-2，
３４-1〜３４-4は樹脂パッケージ３５内に埋設してお
り、樹脂パッケージ３５に対して固定されている。
【００７９】このため、熱伝導ブロック３３-1，３
３-2，３４-1〜３４-4の研摩は、安定に行われる。
【００８０】 リード整形７４（図６（Ｅ）） リード３７を整形する。
【００８１】 ヒートシンク接着７５（図６（Ｆ）） 最後に、シリコーン系樹脂製接着剤を使用して、ヒート
シンク３６を、樹脂パッケージ３５の上面に接着する。
【００８２】ヒートシンク３６は全部の熱伝導ブロック
３３-1，３３-2，３４-1〜３４-4と完全に密着した状態
で接着される。
【００８３】以上によって、放熱性に優れたマルチチッ
プモジュール３０が完成する。
【００８４】〔第２実施例（請求項３の発明の実施
例）〕図７及び図８は本発明の第２実施例になるマルチ
チップモジュール８０を示す。
【００８５】図７及び図８中、図１及び図２に示す構成
部分と対応する部分には同一符号を付し、その説明は省
略する。
【００８６】マルチチップモジュール８０は、上記第１
実施例になるマルチチップモジュール３０の変形例的な
ものであり、円柱形状の第２の熱伝導ブロック３４-1〜
３４ -4の代わりに、断面が矩形状の細長棒状の第２の熱
伝導ブロック８１-1〜８１-4を、ＣＰＵチップ３２-1，
ＣＭＵチップ３２-2を取り囲むように設けた構成であ
る。
【００８７】ＣＰＵチップ３２-1，ＣＭＵチップ３
２-2，ＳＲＡＭチップ３２-3，３２-4から発生する熱
は、上記第１のマルチチップモジュール３０の場合と同
様にして放熱される。
【００８８】第２の熱伝導ブロック８１-1〜８１-4は、
基板４０に直接は接着されていず、薄膜多層配線層４１
の表面に接着してあり、基板３１と各ブロック８１-1〜
８１ -4との間の熱抵抗は、上記第１実施例の場合より大
きい。しかし、第２のブロック８１-1〜８１-4の熱伝導
路の断面積は、上記第１実施例の場合に比べて相当に大
きく、ＳＲＡＭチップ３２-3，３２-4の熱は効率良く放
熱される。
【００８９】〔第３実施例（請求項４の発明の実施
例）〕図９及び図１０は本発明の第３実施例なるマルチ
チップモジュール９０を示す。
【００９０】図９及び図１０中、図１及び図２に示す構
成部分と実質上対応する部分には、同一符号を付し、そ
の説明は省略する。
【００９１】回路基板３１より上側の部分の構成は、第
１実施例になるマルチチップモジュール３０と同じであ
り、その説明は省略する。
【００９２】回路基板３１より下側の部分の構造につい
て説明する。
【００９３】ＳＲＡＭチップ３２-3，３２-4も、ＣＰＵ
チップ３２-1及びＣＭＵチップ３２ -2と同様に、バンプ
４５を利用したフリップチップの方式で、回路基板３１
の下面３１ａに実装してあり、背面３２-3a 及び３２
-4a が下方を向いている。
【００９４】図１及び図２中の第２の熱伝導ブロック３
４-1〜３４-4は、設けられていない。
【００９５】９１-1，９１-2は第３の熱伝導ブロックで
あり、前記の第１の熱伝導ブロック３３-1，３３-2と略
同じ寸法形状を有し、且つ同じ材質製である。
【００９６】この第３の熱伝導ブロック９１-1，９１-2
は、銀ペースト４７によって、ＳＲＡＭチップ３２-3，
３２-4の下面（背面）３２-3a ，３２-4a に接着してあ
り、樹脂パッケージ３５によって囲まれて固定されてい
る。
【００９７】樹脂パッケージ３５は、研摩された下面９
２を有する。
【００９８】この下面９２に、第３の熱伝導ブロック９
１-1，９１-2の研摩された下面９３ -1，９３-2が露出し
ている。この下面９３-1，９３-2は、同一平面上に位置
している。
【００９９】９５は熱伝導板であり、ＡｌＮ製であり、
上記回路基板３１と同じ大きさであり、シリコーン系樹
脂製接着剤５５によって、樹脂パッケージ３５の下面９
２に接着してある。
【０１００】この熱伝導板９５は、第３の熱伝導ブロッ
ク９１-1，９１-2の下面９３-1，９３-2に密着してい
る。
【０１０１】以上が、マルチチップモジュール９０の構
造である。
【０１０２】このマルチチップモジュール９０は、上記
第１実施例のマルチチップモジュール３０の製造方法に
準じた製造方法によって製造される。
【０１０３】このマルチチップモジュール９０は、図１
０に示すように、リード３７をマザーボード５７上のパ
ッドに半田付けされると共にシリコーン系接着剤５５に
よって、熱伝導板９５をマザーボード５７上に接着され
て実装される。
【０１０４】図１１は、上記マルチチップモジュール９
０が動作しているときの、放熱の状況を示す。
【０１０５】 基板３１の上面３１ａに実装してある
ＣＰＵチップ３２-1，ＣＭＵチップ３２-2について。
【０１０６】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2内で発生した熱は、前記の第１実施例の場合と同様
に、符号６０で示すように、熱伝導ブロック３３-1，３
３-2を経て、ヒートシンク３６に伝わり、放熱フィン部
５６から空気中へ放熱される。
【０１０７】 基板３１の下面３１ｂに実装してある
ＳＲＡＭチップ３２-3，３２-4について。
【０１０８】ＳＲＡＭチップ３２-3，３２-4内で発生し
た熱は、符号９６で示すように、第３の熱伝導ブロック
９１-2，９１-3を介して、熱伝導板９５に伝わり、熱伝
導ブロック９５内に拡がる。
【０１０９】次いで、熱はマザーボード５７へ伝わる。
【０１１０】マザーボード５７内に拡がって、マザーボ
ード５７の表面から、空気中へ放熱される。
【０１１１】〔第４実施例（請求項５の発明の実施
例）〕図１２は、本発明の第４実施例になるマルチチッ
プモジュール１００を示す。
【０１１２】マルチチップモジュール１００は、大略、
図１及び図２に示すマルチチップモジュール３０と、図
９及び図１０に示すマルチチップモジュール９０とを組
合わせた構成である。
【０１１３】図１２及び図１３中、図１，図２，図９及
び図１０に示す構成部分と同一構成部分には同一符号を
付し、その説明は省略する。
【０１１４】チップ３２-1〜３２-4の実装状態は、図１
及び図２に示すマルチチップモジュール３０の場合と同
じである。
【０１１５】放熱経路は、回路基板３１より上方側につ
いては、図１及び図２に示すマルチチップモジュール３
０の場合と同じであり、第１の熱伝導ブロック３３-1，
３３ -2と、第２の熱伝導ブロック３４-1〜３４-4と、ヒ
ートシンク３６とよりなる。
【０１１６】回路基板３１より下側の放熱経路は、第４
の熱伝導ブロック１０１-1〜１０１ -4と、熱伝導板９５
と、マザーボード５７とよりなる。
【０１１７】第４の熱伝導ブロック１０１-1〜１０１-4
は、上記の第２の放熱ブロック３４ -1〜３４-4と同じく
円柱形状であり、上記基板４０の下面のうち、上記第２
の放熱ブロック３４-1〜３４-4に対応する部位に、銀ペ
ースト４７によって接合してある。
【０１１８】第４の熱伝導ブロック１０１-1〜１０１-4
は、研摩された下面１０２-1〜１０２-4を有する。この
研摩された下面１０２-1〜１０２-4は、樹脂パッケージ
３５の研摩された下面９２に露出している。
【０１１９】熱伝導板９５は、シリコーン系樹脂製接着
剤５５によって、上記下面９２に接着してあり、第４の
放熱ブロック１０１-1〜１０１-4の下面１０２-1〜１０
２-4に密着している。
【０１２０】以上が、マルチチップモジュール１００の
構造である。
【０１２１】このマルチチップモジュール１００は、上
記第１実施例のマルチチップモジュール３０の製造方法
及び第３実施例のマルチチップモジュール９０の製造方
法に準じた製造方法によって製造される。
【０１２２】このマルチチップモジュール１００は、図
１２に示すように、リード３７をマザーボード５７上の
パッドに半田付けされると共にシリコーン系接着剤５５
によって、熱伝導板９５をマザーボード５７上に接着さ
れて実装される。
【０１２３】図１３は、上記マルチチップモジュール１
００が動作しているときの、放熱の状況を示す。
【０１２４】 基板３１の上面３１ａに実装してある
ＣＰＵチップ３２-1，ＣＭＵチップ３２-2について。
【０１２５】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2内で発生した熱は、前記の第１実施例の場合と同様
に、符号６０で示すように、熱伝導ブロック３３-1，３
３-2を経て、ヒートシンク３６に伝わり、放熱フィン部
５６から空気中へ放熱される。
【０１２６】 基板３１の下面３１ｂに実装してある
ＳＲＡＭチップ３２-3，３２-4について。
【０１２７】ＳＲＡＭチップ３２-3，３２-4内で発生し
た熱は、符号１０５で示すように、各チップ３２-3，３
２-4より、まず、高熱伝導セラミック基板４０に伝わ
り、高熱伝導セラミック基板４０内を面方向に拡がるよ
うに伝わり、次いで、高熱伝導セラミック基板４０の各
コーナ部の個所で分かれて、一方では第２の熱伝導ブロ
ック３４-1〜３４-4に伝わり、他方では、第４の熱伝導
ブロック１０１-1〜１０１-4に伝わる。
【０１２８】第２の熱伝導ブロック３４-1〜３４-4内に
入った熱は、第２の熱伝導ブロック３４-1〜３４-4内を
上方に伝わり、最終的には、ヒートシンク３６へ伝わ
り、冷却風が当たっている冷却フィン部５６から、空気
中へ放熱される。
【０１２９】第４の熱伝導ブロック１０１-1〜１０１-4
内に入った熱は、第４の熱伝導ブロック１０１-1〜１０
１-4内を下方に伝わり、熱伝導板９５に到り、熱伝導板
９５内に拡がる。
【０１３０】次いで、熱はマザーボード５７へ伝わり、
マザーボード５７内に拡がって、マザーボード５７の表
面から、空気中へ放熱される。
【０１３１】〔第５実施例（請求項６の発明の実施
例）〕図１４は、本発明の第５実施例になるマルチチッ
プモジュール１１０を示す。
【０１３２】マルチチップモジュール１１０は、大略、
図１及び図２に示すマルチチップモジュール３０におい
て、ＣＰＵチップ３２-1及びＣＭＵチップ３２-2と共
に、ダイスボンディングタイプとした構成である。
【０１３３】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2がダイス付けされて、ワイヤボンディングがなされて
いるため、図１及び図２中の第１の熱伝導ブロック３３
-1，３３-2は設けられていない。
【０１３４】図１４中、図２に示す構成部分と対応する
部分には同一符号を付し、その説明は省略する。
【０１３５】図１５は、上記マルチチップモジュール１
１０が動作しているときの、放熱の状況を示す。
【０１３６】 基板３１の上面３１ａに実装してある
ＣＰＵチップ３２-1，ＣＭＵチップ３２-2について。
【０１３７】ＣＰＵチップ３２-1及びＣＭＵチップ３２
-2内で発生した熱は、符号１１１で示すように伝わる。
【０１３８】即ち、ＣＰＵチップ３２-1及びＣＭＵチッ
プ３２-2内で発生した熱は、高熱伝導セラミック基板４
０に伝わり、高熱伝導セラミック基板４０を面方向に拡
がるように伝わり、次いで、高熱伝導セラミック基板４
０の各コーナ部の個所で第２の熱伝導ブロック３４-1〜
３４-4に伝わり、第２の熱伝導ブロック３４-1〜３４ -4
内を上方に伝わり、最終的には、ヒートシンク３６へ伝
わり、冷却風が当たっている冷却フィン部５６から、空
気中へ放熱される。
【０１３９】 基板３１の下面３１ｂに実装してある
ＳＲＡＭチップ３２-3，３２-4について。
【０１４０】ＳＲＡＭチップ３２-3，３２-4内で発生し
た熱は、符号６１で示すように、伝わる。
【０１４１】即ち、上記と同様に、ＳＲＡＭチップ３２
-3，３２-4内で発生した熱は、高熱伝導セラミック基板
４０に伝わり、高熱伝導セラミック基板４０内を面方向
に拡がるように伝わり、次いで、高熱伝導セラミック基
板４０の各コーナ部の個所で第２の熱伝導ブロック３４
-1〜３４-4に伝わり、第２の熱伝導ブロック３４-1〜３
４-4内を上方に伝わり、最終的には、ヒートシンク３６
へ伝わり、冷却風が当たっている冷却フィン部５６か
ら、空気中へ放熱される。
【０１４２】なお、本発明は、チップ３２-1〜３２-4の
配置が上記の各実施例における配置に限定されるもので
はない。
【０１４３】
【発明の効果】以上説明したように、請求項１の発明に
よれば、上面側半導体チップが発する熱は勿論、下面側
半導体チップが発する熱についても、効率良く放熱する
ことが出来る。よって、上面側半導体チップに限らず、
下面側半導体チップも、効率良く冷却することができ
る。
【０１４４】請求項２の発明によれば、基板のコーナ近
傍を利用しているため、円柱体は基板の表面と直接接着
されており、基板から円柱体への熱伝導時の熱抵抗を小
さく出来、よって、下面側半導体チップを効率良く冷却
することが出来る。
【０１４５】請求項３の発明によれば、棒状体を使用し
ているため、熱伝導路の断面積を大きく出来、よって、
下面側半導体チップを効率良く冷却することが出来る。
【０１４６】請求項４の発明によれば、請求項１の発明
の効果と同じ効果を有する。
【０１４７】請求項５の発明によれば、下側半導体チッ
プの熱が、ヒートシンクへと共に実装のための回路基板
へ逃がされるため、下側半導体チップをより効率的に冷
却することが出来る。
【０１４８】請求項６の発明によれば、上面側半導体チ
ップと下面側半導体チップとが共にダイス付けされた構
成である場合に、各チップを効果的に冷却することが出
来る。
【０１４９】請求項７の発明によれば、熱伝導ブロック
を単に接着した段階では、各熱伝導ブロックの高さにば
らつきがある場合であっても、ヒートシンクを全部の熱
伝導ブロックに密着させることが出来、然して放熱効率
の高いマルチチップモジュールを製造し得る。
【０１５０】請求項８の発明によれば、熱伝導ブロック
を単に接着した段階では、各熱伝導ブロックの高さにば
らつきがある場合であっても、ヒートシンク及び熱伝導
板を全部の熱伝導ブロックに密着させることが出来、然
して放熱効率の高いマルチチップモジュールを製造し得
る。
【図面の簡単な説明】
【図１】本発明の第１実施例になるマルチチップモジュ
ールの一部切截斜視図である。
【図２】図１中、II−II線に沿う断面矢視図である。
【図３】図１中、樹脂パッケージ及び放熱フィンを除去
して示す図である。
【図４】図１及び図２のマルチチップモジュールにおけ
る放熱を概略的に示す図である。
【図５】図１のマルチチップモジュールの製造工程図で
ある。
【図６】図５の各工程の状態を示す図である。
【図７】本発明の第２実施例になるマルチチップモジュ
ールの一部切截斜視図である。
【図８】図７中、樹脂パッケージ及び放熱フィンを除去
して示す図である。
【図９】本発明の第３実施例になるマルチチップモジュ
ールの一部切截斜視図である。
【図１０】図９中、Ｘ−Ｘ線に沿う断面図である。
【図１１】図９及び図１０のマルチチップモジュールに
おける放熱を概略的に示す図である。
【図１２】本発明の第４実施例になるマルチチップモジ
ュールの断面図である。
【図１３】図１２のマルチチップモジュールにおける放
熱を概略的に示す図である。
【図１４】本発明の第５実施例になるマルチチップモジ
ュールの断面図である。
【図１５】図１４のマルチチップモジュールにおける放
熱を概略的に示す図である。
【図１６】本出願人が先に出願したマルチチップモジュ
ールを示す図である。
【符号の説明】
３０，８０，９０，１００．１１０ マルチチップモジ
ュール ３１ 薄膜多層回路基板 ３１ａ 上面 ３１ｂ 下面 ３１ｃ〜３１ｆ コーナ ３２-1 ＣＰＵチップ ３２-2 ＣＭＵチップ ３２-3，３２実施例 ＳＲＡＭチップ ３３-1，３３-2 第１の熱伝導ブロック ３４-1〜３４-4，８１-1〜８１-4 第２の熱伝導ブロッ
ク ３５ 樹脂パッケージ ３６ ヒートシンク ３７ リード ４０ ＡｌＮ製の高熱伝導セラミック基板 ４１，４２ 薄膜多層配線層 ４５ バンプ ４６ ワイヤ ４７ 銀ペースト ４９ パッド ５０ ワイヤ ５１ 面 ５２ 研摩された樹脂パッケージ上面 ５３-1，５３-2 研摩された第１の熱伝導ブロック上面 ５４-1〜５４-4 研摩された第２の熱伝導ブロック上面 ５５ シリコーン系樹脂製接着剤 ５６ 放熱フィン部 ５７ マザーボード ５８ 冷却風 ６０，６１，９６，１０５，１１１ 放熱経路 ７０ 半導体チップ実装工程 ７１ 熱伝導ブロック接着工程 ７２ トランスファモールド工程 ７３ 研摩工程 ７４ リード整形工程 ７５ ヒートシンク接着工程 ９１-1，９１-2 第３の熱伝導ブロック ９２ 研摩された下面 ９３-1，９３-2 下面 ９５ 熱伝導板 １０１-1〜１０１-4 第４の熱伝導ブロック １０２-1〜１０２-4 研摩された下面

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導セラミック基板と、 該高熱伝導セラミック基板の上面にフリップチップ方式
    で実装してある上面側半導体チップと、 該上面側半導体チップ上に接着してある高熱伝導材料製
    の第１の熱伝導ブロックと、 上記高熱伝導セラミック基板の上面に接着してある高熱
    伝導材料製の第２の熱伝導ブロックと、 上記高熱伝導セラミック基板の下面にダイス付けされて
    実装してある下面側半導体チップと、 該高熱伝導セラミック基板と、該上面側半導体チップ
    と、該第１の熱伝導ブロックと、該第２の熱伝導ブロッ
    クと、該下面側半導体チップとを封止する樹脂パッケー
    ジと、 該樹脂パッケージより突出しており、回路基板へ実装す
    るときに該回路基板に接合されるリードと、 該樹脂パッケージの上面を研摩することによって、上記
    の第１の熱伝導ブロックと、該第２の熱伝導ブロックと
    が露出した状態とされた、上記樹脂パッケージの上面に
    接着されたヒートシンクとよりなる構成としたことを特
    徴とするマルチチップモジュール。
  2. 【請求項２】 請求項１の第２の熱伝導ブロックは、上
    記高熱伝導セラミック基板の各コーナ部の近傍の部位に
    接着して設けてある柱体である構成としたことを特徴と
    するマルチチップモジュール。
  3. 【請求項３】 請求項１の第２の熱伝導ブロックは、上
    記上面側半導体チップを囲むように配されて、上記高熱
    伝導セラミック基板に接着して設けてある断面が矩形の
    棒状体である構成としたことを特徴とするマルチチップ
    モジュール。
  4. 【請求項４】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導セラミック基板と、 該高熱伝導セラミック基板の上面にフリップチップ方式
    で実装してある上面側半導体チップと、 該上面側半導体チップ上に接着してある高熱伝導材料製
    の第１の熱伝導ブロックと、 上記高熱伝導セラミック基板の下面にフリップチップ方
    式で実装してある下面側半導体チップと、 該下面側半導体チップの下面に接着してある高熱伝導材
    料製の第３の熱伝導ブロックと、 該高熱伝導セラミック基板と、該上面側半導体チップ
    と、該第１の熱伝導ブロックと、該下面側半導体チップ
    と、該第３の熱伝導ブロックとを封止する樹脂パッケー
    ジと、 該樹脂パッケージより突出しており、回路基板へ実装す
    るときに該回路基板に接合されるリードと、 該樹脂パッケージの上面を研磨することによって、上記
    の第１の熱伝導ブロックが露出した状態とされた、上記
    樹脂パッケージの上面に接着されたヒートシンクと、 該樹脂パッケージの下面を研摩することによって、第３
    の熱伝導ブロックが露出した状態とされた、上記樹脂パ
    ッケージの下面に接着してあり、上記回路基板に実装し
    たときに、該回路基板に接合される熱伝導板とよりなる
    構成としたことを特徴とするマルチチップモジュール。
  5. 【請求項５】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導セラミック基板と、 該高熱伝導セラミック基板の上面にフリップチップ方式
    で実装してある上面側半導体チップと、 該上面側半導体チップ上に接着してある高熱伝導材料製
    の第１の熱伝導ブロックと、 上記高熱伝導セラミック基板の上面に接着してある高熱
    伝導材料製の第２の熱伝導ブロックと、 上記高熱伝導セラミック基板の下面にダイス付けされて
    実装してある下面側半導体チップと、 上記高熱伝導セラミック基板の下面に接着してある高熱
    伝導材料製の第４の熱伝導ブロックと、 該高熱伝導セラミック基板と、該上面側半導体チップ
    と、該第１の熱伝導ブロックと、該第２の熱伝導ブロッ
    クと、該下面側半導体チップと、該第４の熱伝導ブロッ
    クとを封止する樹脂パッケージと、 該樹脂パッケージより突出しており、回路基板へ実装の
    ときに該回路基板に接合されるリードと、 該樹脂パッケージの上面を研摩することによって、上記
    の第１の熱伝導ブロックと該第２の熱伝導ブロックとが
    露出した状態とされた、上記樹脂パッケージの上面に接
    着されたヒートシンクと、 該樹脂パッケージの下面を研摩することによって、第４
    の熱伝導ブロックが露出した状態とされた、上記樹脂パ
    ッケージの下面に接着してあり、上記回路基板に実装し
    たときに、該回路基板に接合される熱伝導板とよりなる
    構成としたことを特徴とするマルチチップモジュール。
  6. 【請求項６】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導セラミック基板と、 該高熱伝導セラミック基板の上面にダイス付けされて実
    装してある上面側半導体チップと、 上記高熱伝導セラミック基板の上面に接着してある高熱
    伝導材料製の第２の熱伝導ブロックと、 上記高熱伝導セラミック基板の下面にダイス付けされて
    実装してある下面側半導体チップと、 該高熱伝導セラミック基板と、該上面側半導体チップ
    と、該第２の熱伝導ブロックと、該下面側半導体チップ
    とを封止する樹脂パッケージと、 該樹脂パッケージより突出しており、実装のときに接合
    されるリードと、 該樹脂パッケージの上面を研摩することによって、上記
    の該第２の熱伝導ブロックとが露出した状態とされた、
    上記樹脂パッケージの上面に接着されたヒートシンクと
    よりなる構成としたことを特徴とするマルチチップモジ
    ュール。
  7. 【請求項７】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導等を有する高熱伝導セラミック基板の
    上面と下面とに、半導体チップを実装する工程と、 上記基板の上面に実装された上面側半導体チップの上面
    及び上記基板の上面のうち少なくとも一方に、上面側熱
    伝導ブロックを接着する工程と、 上記基板、上記上面側半導体チップ、上記上面側熱伝導
    ブロック、上記基板の下面に実装された下面側半導体チ
    ップを封止する樹脂パッケージを成形する工程と、 該樹脂パッケージの上面を上記上面側熱伝導ブロックが
    露出した平面とすべく、上記成形した樹脂パッケージの
    上面を研摩する工程と、 該樹脂パッケージの研摩された上面にヒートシンクを接
    着する工程とよりなる構成としたことを特徴とするマル
    チチップモジュールの製造方法。
  8. 【請求項８】 通常のセラミック基板より高い熱伝導率
    を有する高熱伝導等を有する高熱伝導セラミック基板の
    上面と下面とに、半導体チップを実装する工程と、 上記基板の上面に実装された上面側半導体チップの上面
    及び上記基板の上面のうち少なくとも一方に、上面側熱
    伝導ブロックを接着すると共に、下面側半導体チップの
    下面及び上記基板の下面のうち少なくとも一方に、下面
    側熱伝導ブロックを接着する工程と、 上記基板、上記上面側半導体チップ、上記上面側熱伝導
    ブロック、上記基板の下面に実装された下面側半導体チ
    ップ及び下面側熱伝導ブロックを封止する樹脂パッケー
    ジを成形する工程と、 該樹脂パッケージの上面を上記上面側熱伝導ブロックが
    露出した平面とすべく、上記成形した樹脂パッケージの
    上面を研摩すると共に、該樹脂パッケージの下面を上記
    下面側熱伝導ブロックが露出した平面とすべく、上記成
    形した樹脂パッケージの下面を研摩する工程と、 該樹脂パッケージの研摩された上面に、ヒートシンクを
    接着すると共に、該樹脂パッケージの研摩された下面
    に、熱を拡散すると共に熱を該マルチチップモジュール
    が実装される回路基板へ伝導する熱伝導板を接着する工
    程とよりなる構成としたことを特徴とするマルチチップ
    モジュールの製造方法。
JP6215059A 1994-09-08 1994-09-08 マルチチップモジュール及びその製造方法 Withdrawn JPH0878618A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6215059A JPH0878618A (ja) 1994-09-08 1994-09-08 マルチチップモジュール及びその製造方法
US08/808,811 US5886408A (en) 1994-09-08 1997-02-28 Multi-chip semiconductor device
US09/227,965 US6143590A (en) 1994-09-08 1999-01-11 Multi-chip semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6215059A JPH0878618A (ja) 1994-09-08 1994-09-08 マルチチップモジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0878618A true JPH0878618A (ja) 1996-03-22

Family

ID=16666082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6215059A Withdrawn JPH0878618A (ja) 1994-09-08 1994-09-08 マルチチップモジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0878618A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476463B1 (en) 1998-05-28 2002-11-05 Nec Corporation Microwave integrated circuit multi-chip-module
US6816975B1 (en) 1999-09-10 2004-11-09 Sony Computer Entertainment Inc. Status display for temperature regulation of processing unit using LEDs of different color
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
US7298039B2 (en) 2003-08-08 2007-11-20 Hitachi, Ltd. Electronic circuit device
JP2008047918A (ja) * 2006-08-16 2008-02-28 Agere Systems Inc 蓋アタッチ・アタッチメントが機械的に分離されたプラスチック・オーバーモールドされたパッケージ
WO2008108335A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル４キャッシュとを有するパッケージ
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却
JP2018107367A (ja) * 2016-12-28 2018-07-05 株式会社ケーヒン パワー半導体モジュール
WO2023106848A1 (ko) * 2021-12-10 2023-06-15 파워마스터반도체 주식회사 양면 냉각 반도체 장치

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476463B1 (en) 1998-05-28 2002-11-05 Nec Corporation Microwave integrated circuit multi-chip-module
US6816975B1 (en) 1999-09-10 2004-11-09 Sony Computer Entertainment Inc. Status display for temperature regulation of processing unit using LEDs of different color
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
US7298039B2 (en) 2003-08-08 2007-11-20 Hitachi, Ltd. Electronic circuit device
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル４キャッシュとを有するパッケージ
JP2008047918A (ja) * 2006-08-16 2008-02-28 Agere Systems Inc 蓋アタッチ・アタッチメントが機械的に分離されたプラスチック・オーバーモールドされたパッケージ
WO2008108335A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置
US8183686B2 (en) 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
JP5521546B2 (ja) * 2007-03-06 2014-06-18 株式会社ニコン 半導体装置
TWI456712B (zh) * 2007-03-06 2014-10-11 尼康股份有限公司 半導體裝置
US8878358B2 (en) 2007-03-06 2014-11-04 Nikon Corporation Semiconductor device
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却
JP2018107367A (ja) * 2016-12-28 2018-07-05 株式会社ケーヒン パワー半導体モジュール
WO2023106848A1 (ko) * 2021-12-10 2023-06-15 파워마스터반도체 주식회사 양면 냉각 반도체 장치

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US6844622B2 (en) Semiconductor package with heat sink
US7170152B2 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7615862B2 (en) Heat dissipating package structure and method for fabricating the same
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
JPH0758254A (ja) マルチチップモジュール及びその製造方法
US6673708B1 (en) Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
TW200843001A (en) Leadframe for leadless packaging, packaging structure thereof and manufacturing method using the same
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2012094592A (ja) 半導体装置及びその製造方法
JPH0878618A (ja) マルチチップモジュール及びその製造方法
WO2023241304A1 (zh) 芯片封装方法及芯片
JPH10335577A (ja) 半導体装置及びその製造方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP3547303B2 (ja) 半導体装置の製造方法
TW200522302A (en) Semiconductor package
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP3628991B2 (ja) 半導体装置及びその製造方法
JPH08250625A (ja) 樹脂封止型半導体装置
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
TWI746391B (zh) 積體電路封裝系統
JP2003051511A (ja) 半導体装置及びその製造方法
TWI220783B (en) A semiconductor device having a heat-dissipating structure
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120