JP2015153823A - 配線基板及び半導体パッケージ - Google Patents

配線基板及び半導体パッケージ Download PDF

Info

Publication number
JP2015153823A
JP2015153823A JP2014024472A JP2014024472A JP2015153823A JP 2015153823 A JP2015153823 A JP 2015153823A JP 2014024472 A JP2014024472 A JP 2014024472A JP 2014024472 A JP2014024472 A JP 2014024472A JP 2015153823 A JP2015153823 A JP 2015153823A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
semiconductor element
protrusion
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014024472A
Other languages
English (en)
Other versions
JP2015153823A5 (ja
JP6279921B2 (ja
Inventor
堀川　泰愛
Yasuyoshi Horikawa
泰愛 堀川
達明 傳田
Tatsuaki Denda
達明 傳田
清水　浩
Hiroshi Shimizu
浩 清水
小林　和貴
Kazuki Kobayashi
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014024472A priority Critical patent/JP6279921B2/ja
Priority to US14/583,227 priority patent/US9282629B2/en
Publication of JP2015153823A publication Critical patent/JP2015153823A/ja
Publication of JP2015153823A5 publication Critical patent/JP2015153823A5/ja
Application granted granted Critical
Publication of JP6279921B2 publication Critical patent/JP6279921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁性を確保しつつ放熱性の向上を可能とする配線基板等を提供すること。
【解決手段】本配線基板は、半導体素子又は半導体素子を含むモジュールが搭載される配線基板であって、放熱板と、前記放熱板上に接着層を介して設けられた絶縁層と、前記絶縁層上に設けられた、前記半導体素子と電気的に接続される電気接続用配線、及び、前記半導体素子とは電気的に接続されない熱拡散用配線と、前記熱拡散用配線と一体に形成され、前記熱拡散用配線の前記絶縁層側の面に前記絶縁層を厚さ方向に貫通する貫通孔を充填するように設けられた貫通配線と、前記絶縁層上に設けられ、前記電気接続用配線を露出する開口部と、前記熱拡散用配線を露出する開口部を備えた反射膜と、を有し、前記放熱板の前記接着層が形成される面には突起部が設けられ、前記突起部は、前記放熱板の組成と同じ組成からなり、少なくとも前記貫通配線と平面視で重複する領域に配置されている。
【選択図】図１

Description

本発明は、配線基板及び半導体パッケージに関する。
近年、発光素子等の半導体素子を搭載するための配線基板が提案されている。例えば、放熱板上に絶縁層を介して配線が形成された配線基板を挙げることができる。このような配線基板においては、配線上に実装された半導体素子が発熱した場合に、その熱を放熱板に伝達する必要があるが、絶縁層も放熱経路の一部となるため、絶縁層は薄い方が好ましい。一方、配線と放熱板との絶縁を確保するためには、絶縁層は厚い方が好ましい。
特開２０１３−１５７４４１号公報
このように、発熱性の半導体素子を搭載するための従来の配線基板において、絶縁性の確保と放熱性の向上とはトレードオフの関係にあり、これらを両立させることは困難であった。
本発明は、上記の点に鑑みてなされたものであり、絶縁性を確保しつつ放熱性の向上を可能とする配線基板等を提供することを課題とする。
本配線基板は、半導体素子又は半導体素子を含むモジュールが搭載される配線基板であって、放熱板と、前記放熱板上に接着層を介して設けられた絶縁層と、前記絶縁層上に設けられた、前記半導体素子と電気的に接続される電気接続用配線、及び、前記半導体素子とは電気的に接続されない熱拡散用配線と、前記熱拡散用配線と一体に形成され、前記熱拡散用配線の前記絶縁層側の面に前記絶縁層を厚さ方向に貫通する貫通孔を充填するように設けられた貫通配線と、前記絶縁層上に設けられ、前記電気接続用配線を露出する開口部と、前記熱拡散用配線を露出する開口部を備えた反射膜と、を有し、前記放熱板の前記接着層が形成される面には突起部が設けられ、前記突起部は、前記放熱板の組成と同じ組成からなり、少なくとも前記貫通配線と平面視で重複する領域に配置されていることを要件とする。
開示の技術によれば、絶縁性を確保しつつ放熱性の向上を可能とする配線基板等を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の放熱板に設けられた突起部を例示する平面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態の変形例１に係る配線基板を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する図である。 第１の実施の形態の変形例３に係る配線基板を例示する図である。 第１の実施の形態の変形例４に係る配線基板を例示する図である。 第２の実施の形態に係る配線基板を例示する図である。 第３の実施の形態に係る半導体パッケージを例示する断面図である。 第３の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。 半導体素子の外形と貫通配線との位置関係を説明する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、配線基板１は、大略すると、絶縁層１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０と、絶縁層６０と、接着層７０と、放熱板８０とを有する。配線基板１において、絶縁層１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０とを備えた部分を配線部Ｚと称する場合がある。つまり、配線基板１は、配線部Ｚが接着層７０を介して放熱板８０上に配置された構造を有する。但し、接着層２０は付加的な要素であり、必須の構成要素ではない。
なお、本実施の形態では、便宜上、配線基板１の絶縁層６０側を上側又は一方の側、放熱板８０側を下側又は他方の側とする。又、各部位の絶縁層６０側の面を上面又は一方の面、放熱板８０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１０の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１０の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、絶縁層１０としては、例えば、可撓性を有する絶縁樹脂フィルムを用いることができる。絶縁樹脂フィルムとしては、例えば、ポリイミド系樹脂製のフィルムや、ポリエステル系樹脂製のフィルム（ポリエチレンテレフタレートフィルムやポリエチレンナフタレートフィルム）等の絶縁性の高い材料からなるフィルム（テープ）を用いることが好ましい。絶縁層１０の厚さは、例えば、２０〜１００μｍ程度とすることができる。
接着層２０は、絶縁層１０の一方の面に貼着され、配線３１〜３３を絶縁層１０に接着している。接着層２０としては、例えば、エポキシ系接着剤、アクリル系接着剤、シリコーン系接着剤、オレフィン系接着剤、ポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層２０の厚さは、例えば、１０〜２００μｍ程度とすることができる。
配線３１〜３３は、絶縁層１０の一方の面に接着層２０を介して設けられており、互いに電気的に独立した配線である。配線３１及び３２は、発光素子等の半導体素子の端子と電気的に接続される電気接続用配線である。配線３３は、発光素子等の半導体素子の動作には寄与しない（半導体素子とは電気的に接続されない）熱拡散用配線である。つまり、配線３３には電流は流れない。電気接続用配線と熱拡散用配線とは、絶縁層１０上の同一平面（本実施の形態では、接着層２０の上面）に設けられている。配線３３は、絶縁層１０及び接着層２０を貫通する貫通配線５０の一端と接続されている。配線３１〜３３に半導体素子を搭載する形態については後述する。
配線３３（熱拡散用配線）の形成領域は、平面視において、半導体素子やモジュール又は半導体素子の放熱用端子やモジュールの放熱用端子が接合される絶縁層６０の開口部６０ｙの領域よりも外側に延在して、大きく設けられている。言い換えれば、絶縁層１０（又は接着層２０）の上面において、配線３３が形成される領域は、配線３１、３２の形成領域よりも大きい。
例えば、図１（ｂ）では、配線３３は、配線３１、３２の形成領域を除き、接着層２０の上面の領域を覆うようにＨ形状に設けられている。そして、配線３３のＨ形状の各凹部分に配線３１と配線３２が対向するように配置されている。このように、配線３３が形成される領域を広範囲に大きく延在させることで、半導体素子やモジュールの熱を貫通配線５０だけでなく、配線３３を介して平面方向にも拡散させることができるため、放熱効率を向上させることができる。
配線３３の平面形状は、Ｈ形状に限らず、矩形形状、多角形、円形、これらを組合せた結合形状など配線３１、３２の形成領域を考慮した種々の形状を用いることができる。これらの場合は、配線３３の一部が対向する配線３１と配線３２の間に配置されるように設ければよい。又、配線３３は、めっき膜４３が形成されている領域（半導体素子が実装される領域）近傍にのみ設けても構わない（図示なし）。
配線３１〜３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線３１〜３３の厚さは、例えば、１０〜１５０μｍ程度とすることができる。
めっき膜４１〜４３は、配線３１〜３３の上面の絶縁層６０から露出する部分に夫々設けられている。めっき膜４１〜４３は、発光素子等の半導体素子の端子との接続を良好にするために設けられている。なお、図１（ａ）の断面には表れていないが、配線３１には一方の外部接続端子となる領域が存在し、その領域上にめっき膜４４が設けられている。すなわち、めっき膜４１とめっき膜４４とは導通している。同様に、配線３２には他方の外部接続端子となる領域が存在し、その領域上にめっき膜４５が設けられている。すなわち、めっき膜４２とめっき膜４５とは導通している。めっき膜４１〜４５は、例えば、細長状に形成され、所定の間隔を開けて並置することができる。
めっき膜４１〜４５の材料としては、例えば、Ｎｉ又はＮｉ合金膜／Ａｕ又はＡｕ合金膜をこの順番で積層形成しためっき膜を用いることができる。又、めっき膜の材料として、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｕ又はＡｕ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜／Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜等を用いてもよい。
めっき膜４１〜４５のうち、Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜の膜厚は、０．１μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｐｄ又はＰｄ合金膜の膜厚は、０．００５μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｎｉ又はＮｉ合金膜の膜厚は、０．５μｍ以上とすることが好ましい。なお、配線３１〜３３の上面の絶縁層６０から露出する部分に、めっき膜４１〜４５を形成せずに、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。
貫通配線５０は、放熱用の配線でありサーマルビアとも称される。すなわち、貫通配線５０は、配線基板１に発光素子等の動作時に発熱する半導体素子やモジュールが搭載された場合に、動作時に発する熱を放熱板８０側に逃がす経路の一部となる部分である。配線３３（熱拡散用配線）の絶縁層１０側の面には、絶縁層１０及び接着層２０を厚さ方向に貫通する貫通孔を充填するように、複数の貫通配線５０が設けられている。配線３３の直下に複数の貫通配線５０を設けることにより、放熱性を向上できる。例えば、図１（ｂ）の場合には、６個の貫通配線５０が配置されている。
又、貫通配線５０は、絶縁層６０の開口部６０ｙから露出している配線３３（めっき膜４３の形成領域）の直下ばかりでなく、配線３３の絶縁層６０に覆われている領域にも設けられている。言い換えれば、配線３３の形成領域全体に複数の貫通配線５０が設けられている。例えば、図４（ｂ）のように、複数の貫通配線５０を設けてもよい。
このように、配線３３の全体に複数の貫通配線５０を設けることで、放熱効率を更に向上させることができる。
説明の便宜上、複数の貫通配線５０の説明や図示を省略する場合があるが、本実施形態すべてに適応させることができる。
貫通配線５０は配線３３と一体に形成されている。貫通配線５０の一端は配線３３と接続されており、他端は絶縁層１０の他方の面から露出している。なお、貫通配線５０の他端は、絶縁層１０の他方の面から突出してもよい。貫通配線５０の平面形状は例えば円形とすることができ、その場合の直径は、例えば、０．５〜１ｍｍ程度とすることができる。但し、特に放熱性を向上させたい場合等には貫通配線５０の直径を１ｍｍ以上としても構わない。なお、貫通配線５０の平面形状は、例えば、楕円形や矩形等としても構わない。貫通配線５０の厚さは、例えば、３０〜３００μｍ程度とすることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
なお、配線３１及び３２の直下には貫通配線５０は設けられていない。すなわち、電気接続用配線である配線３１及び３２は、平面上（接着層２０の上面）のみに形成されている。言い換えれば、配線３１及び３２と放熱板８０の間には、接着層２０、絶縁層１０、及び接着層７０が存在するのみである。そして、接着層２０、絶縁層１０、及び接着層７０内の平面視において配線３１及び３２と重複する領域には、貫通配線５０及び電気接続を行う他の配線等も存在しない。このような構造とすることにより、配線３１及び３２と放熱板８０との絶縁性を向上できる。
絶縁層６０は、半導体素子が発光素子である場合に、発光素子の照射する光の反射率及び放熱率を上げるために、絶縁層１０上に設けられた反射膜である。絶縁層６０は、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する。前述のように、絶縁層６０から露出する配線３１〜３３上にめっき膜４１〜４５が設けられている。絶縁層６０の材料としては、例えば、エポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂に、酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）等のフィラーや顔料を含有させたものを用いることができる。絶縁層６０の材料として、これらの材料製の白色インクを用いてもよい。絶縁層６０の厚さは、例えば、２０〜１００μｍ程度とすることができる。
絶縁層６０は、接着層２０の外縁部２０ａを露出するように設けると好適である。このように絶縁層６０を設けると、配線基板１の製造工程において、最終的に配線基板１となる複数の領域を同時に作製して最後に個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できる。これにより、絶縁層６０の表面積の減少を防止でき、絶縁層６０の反射率の低下を防止できる。
接着層７０は、放熱板８０上に設けられ、絶縁層１０の他方の面に接して、絶縁層１０と放熱板８０とを接着している。接着層７０は、貫通配線５０から伝達される熱を放熱板８０側に逃がす経路の一部となる部分であるため、熱伝導率の高い材料を用いることが好ましい。接着層７０としては、例えば、アルミナ等のフィラーを含有したエポキシ系接着剤、アクリル系接着剤、シリコーン系接着剤、オレフィン系接着剤、ポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層７０の厚さは、例えば、１０〜２００μｍ程度とすることができる。但し、熱抵抗を下げる観点からは、接着層７０を薄くすることが好ましい（例えば、１０〜５０μｍ程度）。
放熱板８０は、絶縁層１０の他方の面に接着層７０によって貼り付けられている。放熱板８０の材料としては、例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等から作製された金属板を用いることができる。放熱板８０の厚さは、例えば、５０〜２０００μｍ程度とすることができる。但し、特に放熱性を必要とする場合には、数ｍｍ程度の厚さとしてもよい。
放熱板８０の上面（接着層７０が形成される面）には、突起部９１が設けられている。本実施の形態では、突起部９１は放熱板８０の上面の略全面に設けられている。本実施の形態では、突起部９１は、貫通配線５０と接触していない。具体的には、貫通配線５０の他端（接着層７０側の端面）と突起部９１の先端（表面）とは、離間しており、接着層７０が介在している。貫通配線５０の他端と突起部９１の先端とが離間しているため、貫通配線５０と放熱板８０の絶縁性を確保することができ、後述する電圧の励起の影響による絶縁性低下を防止することができる。突起部９１の断面形状は、例えば、三角形状、矩形状、台形状、半円状、半楕円状等の任意の形状とすることができる。突起部９１の高さは、例えば、１０〜１００μｍ程度とすることができる。図２を参照しながら、突起部９１について、より詳しく説明する。
図２は、第１の実施の形態に係る配線基板の放熱板に設けられた突起部を例示する平面図である。なお、図２は、放熱板８０と突起部９１を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
突起部９１は、ブラスト処理等により形成されたランダムな凹凸とは異なり、プレス加工等により一定の規則性を有して形成されている。本実施の形態では、図２に示すように、突起部９１は、放熱板８０の上面にメッシュ状（網目模様）に形成されている。
具体的には、突起部９１は、所定の間隔で放熱板８０の上面の任意の一辺に対して斜めに並置された複数の線状突起部９１ａと、線状突起部９１ａと交差（例えば、直交）するように所定の間隔で並置された複数の線状突起部９１ｂとを有する。突起部９１は、少なくとも貫通配線５０と平面視で重複する領域に配置されている（存在している）。
なお、線状突起部９１ａと線状突起部９１ｂとは便宜上別符号としているが、線状突起部９１ａと線状突起部９１ｂとはプレス加工等により一体に形成されて突起部９１となるものである。線状突起部９１ａ及び９１ｂの夫々の幅は、例えば、１０〜１００μｍ程度とすることができる。線状突起部９１ａ及び９１ｂの夫々の間隔は、例えば、１０〜１００μｍ程度とすることができる。
突起部９１は、放熱板８０と一体に形成されたものである。すなわち、突起部９１は、放熱板８０の組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９１の表面をなす金属面と直接接している。
このように、放熱板８０の上面の少なくとも貫通配線５０と平面視で重複する領域に突起部９１を形成することで、貫通配線５０と放熱板８０との物理的距離が短くなるため、熱抵抗が低下し放熱性を向上させることができる。又、接着層７０と放熱板８０との接合界面の実効面積が広くなるため、接着層７０と放熱板８０との密着性を向上させることができる。
ここで、配線３１及び３２の直下には貫通配線５０を設けず、配線３３の直下のみに貫通配線５０を設けることの効果について説明する。仮に、配線３１及び３２の直下に貫通配線５０を設けると、絶縁層１０の他方の面から露出する貫通配線５０の他端が、アルミナ等のフィラーを含有した接着層７０を介して、放熱板８０と対向することになる。配線３１及び３２は電気接続用配線であるから、特に接着層７０が薄い場合に（例えば、１０〜５０μｍ程度）、貫通配線５０から接着層７０を介して放熱板８０にリークが生じ絶縁性が低下するおそれがある。
そのため、配線３１及び３２の直下に貫通配線５０を設ける場合には、接着層７０をある程度厚くして（例えば、１００〜２００μｍ程度）絶縁性を確保する必要がある。しかし、接着層７０は貫通配線５０と放熱板８０との間に位置する放熱経路の一部である。絶縁性を確保するために接着層７０を厚くすると熱抵抗が上がり、放熱性が低下する。すなわち、配線３１及び３２の直下に貫通配線５０を設けると、絶縁性と放熱性とを両立させることが困難となる。
一方、本実施の形態では、配線３１及び３２の直下に貫通配線５０を設けていないので、接着層７０を薄くして（例えば、１０〜５０μｍ程度）熱抵抗を下げても絶縁性が低下するおそれがない。又、配線３３の直下には貫通配線５０を設けているが、配線３３は熱拡散用配線であって、搭載される半導体素子やモジュールとの電気的な接続はなく、電流が流れない。そのため、貫通配線５０の他端が比較的薄い接着層７０（例えば、１０〜５０μｍ程度）を介して放熱板８０と対向してもリークが生じることがない。
このように、絶縁層１０にポリイミド等の絶縁性の高い材料を用いる。そして更に、配線３１及び３２の直下には貫通配線５０を設けず、熱拡散用配線であって電流が流れない配線３３の直下のみに貫通配線５０を設ける構造により、絶縁性を確保することができる。又、上記構造により絶縁性を確保できるため、比較的薄い接着層７０を用いることが可能となる。そして更に、放熱板８０の上面の少なくとも貫通配線５０と平面視で重複する領域に突起部９１を形成することで貫通配線５０と放熱板８０との物理的距離が短くなる。そのため、熱抵抗が低下し放熱性を向上させることができる。すなわち、絶縁性を確保しつつ放熱性の向上を可能とする配線基板を実現できる。
又、放熱板８０の上面と接着層７０の下面との間に酸化膜等の他の層が介在せず、フィラーを含有した熱伝導率の高い接着層７０が突起部９１の表面をなす金属面、及び放熱板８０の上面をなす金属面と直接接している。そのため、熱抵抗が低下し放熱性を向上させることができる。
なお、放熱板８０の上面の略全面に突起部９１を形成することにより、配線３１及び３２と放熱板８０との物理的距離も短くなるが、絶縁層１０にポリイミド等の絶縁性の高い材料を用いているため、絶縁性が低下することはない。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図７は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、第１の実施の形態に係る配線基板の製造工程の説明で用いる断面図は、全て図１（ａ）に対応する断面図である。
まず、図３（ａ）に示す工程では、絶縁層１０として例えばリール状（テープ状）のポリイミドフィルムを準備し、絶縁層１０の一方の面にエポキシ系接着剤等を塗布して接着層２０を形成する。エポキシ系接着剤等の代わりにエポキシ系の接着フィルムを貼着して、接着層２０を形成してもよい。そして、一方の面に接着層２０が形成された絶縁層１０に、絶縁層１０及び接着層２０を貫通する貫通孔１０ｘを形成する。貫通孔１０ｘは、例えば、パンチングによって形成できる。なお、絶縁層１０等は配線基板１となる複数の領域を備えているが、各工程の説明では、配線基板１となる複数の領域のうちの１つのみを図示するものとする。
次に、図３（ｂ）に示す工程では、接着層２０上に、最終的にパターニングされて配線３１〜３３となる金属層３０Ａを形成し、所定の温度に加熱して接着層２０を硬化させる。金属層３０Ａは、例えば、接着層２０上に銅箔をラミネートすることにより形成できる。金属層３０Ａの厚さは、例えば、１０〜１５０μｍ程度とすることができる。その後、図３（ｂ）に示す構造体をウェットエッチング用の溶液（例えば、過酸化水素系の溶液）に含浸させることにより、貫通孔１０ｘ内に露出する金属層３０Ａの下面と、金属層３０Ａの上面のエッチングを行う（所謂ソフトエッチング）。このエッチング処理により、金属層３０Ａの表面に存在する防錆剤を除去すると共に、金属層３０Ａの表面を僅かな厚さ（例えば、０．５〜１μｍ程度）だけ除去する。なお、このエッチング処理は必要に応じて行えばよく、必須の処理ではない。
次に、図３（ｃ）に示す工程では、貫通孔１０ｘ内に金属層３０Ａと一体に接続された貫通配線５０を形成する。具体的には、例えば、まず、金属層３０Ａの上面にマスキングテープを貼り付ける。マスキングテープは、電解めっき法により貫通配線５０を形成する際に、金属層３０Ａの上面側にめっき膜が成長しないようにするために、金属層３０Ａの上面を覆うものである。
そして、マスキングテープを貼り付けた後、金属層３０Ａを給電層とする電解めっき法により貫通配線５０を形成し、マスキングテープを除去する。貫通配線５０は、貫通孔１０ｘ内に露出する金属層３０Ａの下面にめっき金属を析出させて、貫通孔１０ｘ内にめっき金属を充填することにより、柱状に形成する。貫通配線５０は、一端（図中の上端）が金属層３０Ａと接続され、他端（図中の下端）が絶縁層１０の他方の面から露出するように形成する。
貫通配線５０の他端と絶縁層１０の他方の面は、面一であってもよいし、貫通配線５０の他端が絶縁層１０の他方の面から突出していても良い。貫通配線５０の他端と絶縁層１０の他方の面が面一である場合は、配線部Ｚの厚さを薄くすることでき、放熱板８０に接合する際の平坦性を確保することができる。又、貫通配線５０の他端が絶縁層１０の他方の面から突出している場合は、突出することで表面積が増加し、放熱性を向上させることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
次に、図４（ａ）及び図４（ｂ）に示す工程（図４（ｂ）は平面図、図４（ａ）は図４（ｂ）のＡ−Ａ線に沿う断面図）では、金属層３０Ａをパターニングして、配線３１〜３３を形成する。なお、後工程において電解めっき法でめっき膜４１〜４５を形成するために、配線３１〜３３を形成すると同時に、配線３１〜３３に接続されたバスラインを形成するが、ここでは図示を省略する。配線３１〜３３を形成するには、具体的には、例えば、金属層３０Ａ上にレジスト（図示せず）を塗布し、配線３１〜３３及びバスラインのパターンに合わせた露光を行い、レジストに配線３１〜３３及びバスラインのパターンを現像する。そして、レジストを用いてエッチングを行うことにより、配線３１〜３３及びバスラインを形成（パターニング）する。その後、レジストを除去する。
この時、配線３１、３２と配線３３の配線間のスペースＴが狭い場合、配線３１又は配線３２に電圧が印可されると、近傍の配線である配線３３にも反対の電圧が誘起され、放熱板８０との絶縁信頼性に影響を与える可能性が生じる。そのため、配線３１と配線３１の近傍の配線３３の配線間のスペースＴ及び配線３２と配線３２の近傍の配線３３の配線間のスペースＴは、電圧の誘起が生じないようにスペースを広く設けることが望ましい。
次に、図５（ａ）及び図５（ｂ）に示す工程（図５（ｂ）は平面図、図５（ａ）は図５（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３を選択的に露出する（後に、めっき膜４１〜４５を形成する部分を露出する）絶縁層６０（反射膜）を形成する。具体的には、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する絶縁層６０を形成する。
又、絶縁層６０は、配線３１と配線３３の配線間のスペースＴ及び配線３２と配線３３の配線間のスペースＴにも充填するように形成されている。配線３１、３２（電気接続用配線）と配線３３（熱拡散用配線）の間にも絶縁層６０を形成することで、絶縁性及び反射効率を向上させることができる。
絶縁層６０としては、前述のように白系の材料を用いることができる。絶縁層６０は、例えば、スクリーン印刷法等により形成できる。絶縁層６０は、配線３１〜３３全体を覆うように白色インク等を形成後、フォトリソ法やブラスト処理やレーザ加工法等を用いて、めっき膜４１〜４５を形成する部分を露出させることにより形成してもよい。
なお、絶縁層６０は、配線基板１となる各々の領域の接着層２０の外縁部２０ａを露出するように形成すると好適である。このようにすると、配線基板１となる各々の領域を個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できるからである。そして、絶縁層６０の表面積の減少を防止でき、絶縁層６０の反射率の低下を防止できるからである。必要に応じて、外縁部２０ａを露出しないように絶縁層６０を設けてもよい（例えば、図７（ｄ）参照）。
次に、図６（ａ）及び図６（ｂ）に示す工程（図６（ｂ）は平面図、図６（ａ）は図６（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、マスキングテープを絶縁層１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３の絶縁層６０から露出する部分の上面にめっき膜４１〜４５を形成する。その後、マスキングテープを除去する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。
次に、図６（ａ）及び図６（ｂ）に示す構造体の外縁部（絶縁層６０から露出した領域の絶縁層１０及び接着層２０等）をプレス加工、ＮＣ加工、レーザ加工等により切断して個片化し、配線基板１の配線部Ｚを複数形成する。なお、配線３１〜３３に接続されたバスラインも同時に切断される。
次に、放熱板８０の上面に、図１（ａ）や図２に示す突起部９１を形成する。突起部９１は、例えば、プレス加工等により所望の形状に容易に形成できるため、突起部９１の高さ（突起量）や形成密度等が製品ごとにばらつくことを抑制可能となる。次に、個片化された配線部Ｚを、接着層７０を介して、突起部９１が形成された放熱板８０上に接着する。この際、突起部９１の存在により接着層７０と放熱板８０との接合界面の実効面積が広くなるため、接着層７０と放熱板８０とは密着性の良い状態で接着される。
具体的には、例えば、放熱板８０の上面にアルミナ等のフィラーを含有した熱硬化性のエポキシ系接着フィルム等を貼り付けて突起部９１を被覆する接着層７０を形成し、接着層７０上に個片化された構造体を配置する。そして、所定の温度に加熱しながら個片化された構造体を放熱板８０側に加圧し、接着層７０を硬化させる。接着層７０は、例えば、スピンコート法により、放熱板８０上に、アルミナ等のフィラーを含有した液状又はペースト状の熱硬化性のエポキシ系樹脂を塗布して形成してもよい。以上の工程により、複数の配線基板１（図１参照）が完成する。
上述の製造方法では、個片化された構造体（配線部Ｚ）を接着層７０を介して放熱板８０に接着しているが、これに限らない。例えば、バスラインを切断した構造体（配線部Ｚ）に接着層７０を形成し、構造体（配線部Ｚ）及び接着層７０を個片化する。次に、個片化された構造体（配線部Ｚと接着層７０）を所定の温度及び圧力で突起部９１が形成された放熱板８０に積層しても良い。又、例えば、配線部Ｚは、接着層７０を介して突起部９１が形成された放熱板８０に接着した後に、一括して個片化してもよい。
なお、図４〜図６に示す工程に代えて図７に示す工程としてもよい。まず、図７（ａ）に示す工程では、図４（ａ）及び図４（ｂ）に示す工程と同様にして、金属層３０Ａをパターニングして、配線３１〜３３及び配線３１〜３３に接続されたバスライン（図示せず）を形成する。
次に、図７（ｂ）に示す工程では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、配線３１〜３３の上面の所定部分（図１（ａ）及び図１（ｂ）でめっき膜４１〜４５が形成されている部分）を選択的に露出するレジスト膜５１０を接着層２０上に形成する。又、マスキングテープ５２０を絶縁層１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３のレジスト膜５１０から露出する部分の上面にめっき膜４１〜４５を形成する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。次に、図７（ｃ）に示す工程では、レジスト膜５１０及びマスキングテープ５２０を除去する。
次に、図７（ｄ）に示す工程では、図５（ａ）及び図５（ｂ）に示す工程と同様にして、配線３１〜３３上の所定の部分（例えば、めっき膜４１〜４５の外縁部以外を露出するよう）に、絶縁層６０を形成する。なお、図７（ｄ）では、接着層２０の外縁部２０ａを露出しないように絶縁層６０を設ける例を示している。
次に、図７（ｅ）に示す工程では、図７（ｄ）に示す構造体の外縁部をプレス加工等により切断して個片化し、個片化された構造体を、接着層７０を介して、突起部９１が形成された放熱板８０上に接着する。以上の工程により、複数の配線基板１が完成する。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、放熱板の上面の一部の領域のみに突起部を設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図８（ａ）は、第１の実施の形態の変形例１に係る配線基板１Ａの断面図である。又、図８（ｂ）は、変形例１に係る配線基板１Ａにおいて、放熱板８０Ａと突起部９２を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
配線基板１では、放熱板８０の上面の略全面に突起部９１が設けられていた。しかし、図８に示すように、配線基板１Ａでは、放熱板８０Ａの上面の貫通配線５０の下部に位置する領域の近傍のみに突起部９２が設けられている。本実施の形態では、突起部９２は、貫通配線５０と接触していない。突起部９２の高さは、例えば、１０〜１００μｍ程度とすることができる。突起部９２の高さや断面形状は、例えば、突起部９１と同様とすることができる。
突起部９２は、ブラスト処理等により形成されたランダムな凹凸（粗化面）とは異なり、プレス加工等により一定の規則性を有して形成されている。本実施の形態では、図８（ｂ）に示すように、突起部９２は、放熱板８０Ａの上面の一部にメッシュ状（網目模様）に形成されている。線状突起部９２ａ及び９２ｂは、線状突起部９１ａ及び９１ｂを短くしたものである。線状突起部９２ａ及び９２ｂの夫々の幅や間隔は、例えば、線状突起部９１ａ及び９１ｂと同様とすることができる。
突起部９２は、放熱板８０Ａと一体に形成されたものである。すなわち、突起部９２は、放熱板８０Ａの組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９２の表面をなす金属面と直接接している。
このように、放熱板８０Ａの上面において、主要な放熱経路となる貫通配線５０の下部に位置する領域（貫通配線５０と平面視で重複する領域）の近傍のみに突起部９２を設けてもよい。この場合にも、貫通配線５０と放熱板８０との物理的距離が短くなるため、熱抵抗が低下し放熱性を向上させることができる。なお、絶縁性を確保する効果については、第１の実施の形態と同様である。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態の変形例１と平面形状が異なる突起部を設ける例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
第１の実施の形態の変形例２に係る配線基板１Ｂの断面図は図８（ａ）と同様であるため図示を省略する。なお、図９は、放熱板８０Ｂと突起部９４を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
配線基板１Ａでは、放熱板８０Ａの上面の貫通配線５０の下部に位置する領域の近傍に、上面の任意の一辺に対して斜めに配置された線状突起部９２ａ及び９２ｂを有する突起部９２が設けられていた。しかし、図９に示すように、配線基板１Ｂでは、放熱板８０Ｂの上面の貫通配線５０の下部に位置する領域の近傍に、上面の任意の一辺に対して略平行に配置された線状突起部９４ａ及び９４ｂを有する突起部９４が設けられている。本実施の形態では、突起部９４は、貫通配線５０と接触していない。突起部９４の高さや断面形状は、例えば、突起部９２と同様とすることができる。
突起部９４は、ブラスト処理等により形成されたランダムな凹凸とは異なり、プレス加工等により一定の規則性を有して形成されている。本実施の形態では、図９に示すように、突起部９４は、放熱板８０Ｂの上面の一部にメッシュ状（網目模様）に形成されている。
具体的には、突起部９４は、所定の間隔で放熱板８０Ｂの上面の任意の一辺に対して略平行に並置された複数の線状突起部９４ａと、線状突起部９４ａと交差（例えば、直交）するように所定の間隔で並置された複数の線状突起部９４ｂとを有する。突起部９４は、少なくとも貫通配線５０と平面視で重複する領域に配置されている（存在している）。線状突起部９４ａ及び９４ｂの夫々の幅や間隔は、例えば、線状突起部９２ａ及び９２ｂと同様とすることができる。
突起部９４は、放熱板８０Ｂと一体に形成されたものである。すなわち、突起部９４は、放熱板８０Ｂの組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９４の表面をなす金属面と直接接している。
このように、放熱板８０Ｂの上面に、上面の任意の一辺に対して略平行に配置された線状突起部９４ａ及び９４ｂを有する突起部９４が設けられた場合にも、第１の実施の形態の変形例１と同様の効果を奏する。なお、第１の実施の形態のように、放熱板８０Ｂの上面の略全面に突起部９４を設けてもよい。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、第１の実施の形態の変形例１と平面形状が異なる突起部を設ける他の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
第１の実施の形態の変形例３に係る配線基板１Ｃの断面図は図８（ａ）と同様であるため図示を省略する。なお、図１０は、放熱板８０Ｃと突起部９５を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
配線基板１Ａでは、放熱板８０Ａの上面の貫通配線５０の下部に位置する領域の近傍に、二方向に設けられた線状突起部９２ａ及び９２ｂを有する突起部９２が設けられていた。しかし、図１０に示すように、配線基板１Ｃでは、放熱板８０Ｃの上面の貫通配線５０の下部に位置する領域の近傍に、一方向に線状の突起部９５が設けられている。本実施の形態では、突起部９５は、貫通配線５０と接触していない。突起部９５の高さや断面形状は、例えば、突起部９２と同様とすることができる。
突起部９５は、ブラスト処理等により形成されたランダムな凹凸とは異なり、プレス加工等により一定の規則性を有して形成されている。本実施の形態では、図１０に示すように、突起部９５は、放熱板８０Ｃの上面の一部にストライプ状（縞模様）に形成されている。
突起部９５は、放熱板８０Ｃの上面の一部に、所定の間隔で上面の任意の一辺に対して略平行に並置されている。線状突起部９５の幅や間隔は、例えば、線状突起部９２ａ及び９２ｂと同様とすることができる。但し、メッシュ状の突起部９２等と密度が同程度となるように、突起部９５の間隔を調整してもよい。又、突起部９５は、放熱板８０Ｃの上面において図１０の位置から任意の角度（４５度、９０度等）だけ回転させて配置してもよい。
突起部９５は、放熱板８０Ｃと一体に形成されたものである。すなわち、突起部９５は、放熱板８０Ｃの組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９５の表面をなす金属面と直接接している。
このように、放熱板８０Ｃの上面にストライプ状の突起部９５が配置された場合にもメッシュ状の突起部９２が配置された第１の実施の形態の変形例１と同様の効果を奏する。なお、第１の実施の形態のように、放熱板８０Ｃの上面の略全面に突起部９５を設けてもよい。
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、第１の実施の形態の変形例１と平面形状が異なる突起部を設ける他の例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
第１の実施の形態の変形例４に係る配線基板１Ｄの断面図は図８（ａ）と同様であるため図示を省略する。なお、図１１は、放熱板８０Ｄと突起部９６を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
配線基板１Ａでは、放熱板８０Ａの上面の貫通配線５０の下部に位置する領域の近傍に、メッシュ状の突起部９２が設けられていた。しかし、図１１に示すように、配線基板１Ｄでは、放熱板８０Ｄの上面の貫通配線５０の下部に位置する領域の近傍に、ドット状（水玉模様）の突起部９６が設けられている。突起部９６は、ブラスト処理等により形成されたランダムな凹凸とは異なり、プレス加工等により一定の規則性を有して形成されている。本実施の形態では、突起部９６は、貫通配線５０と接触していない。突起部９６の高さや断面形状は、例えば、突起部９２と同様とすることができる。
突起部９６の平面形状は例えば円形であり、直径は、例えば、１０〜１００μｍ程度とすることができる。突起部９６の間隔は、例えば、１０〜１００μｍ程度とすることができる。なお、メッシュ状の突起部９２等と密度が同程度となるように、突起部９６の間隔を調整してもよい。又、突起部９６の平面形状は、楕円形や矩形であってもよい。又、突起部９６は、放熱板８０Ｄの上面に千鳥状等に配置してもよい。
突起部９６は、放熱板８０Ｄと一体に形成されたものである。すなわち、突起部９６は、放熱板８０Ｄの組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９６の表面をなす金属面と直接接している。
このように、放熱板８０Ｄの上面にドット状の突起部９６が設けられた場合にもメッシュ状の突起部９２が設けられた第１の実施の形態の変形例１と同様の効果を奏する。なお、第１の実施の形態のように、放熱板８０Ｄの上面の略全面に突起部９６を設けてもよい。
〈第２の実施の形態〉
第２の実施の形態では、突起部と貫通配線とが接触する例を示す。なお、第２の実施の形態において、既に説明した第１の実施の形態と同一構成部品についての説明は省略する場合がある。
第２の実施の形態に係る配線基板の平面図は図１（ｂ）と同様であるため図示を省略する。なお、図１２（ａ）は、断面図、図１２（ｂ）は、放熱板８０Ｅと突起部９３を図示するものであるが、貫通配線５０等との位置関係を理解しやすくするために、便宜上、貫通配線５０等が形成される位置を破線で示している（符号は省略）。
配線基板１では、突起部９１は貫通配線５０と接触していなかった。しかし、図１２（ａ）に示すように、配線基板２では、突起部９３は貫通配線５０と接触している。すなわち、突起部９３の高さは、接着層７０の厚さよりも大きい。突起部９３の平面形状や断面形状は、例えば、突起部９１と同様とすることができる。すなわち、線状突起部９３ａ及び９３ｂの夫々の幅や間隔は、例えば、線状突起部９１ａ及び９１ｂと同様とすることができる。
突起部９３は、放熱板８０Ｅと一体に形成されたものである。すなわち、突起部９３は、放熱板８０Ｅの組成と同じ組成からなる。例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）、又は、それらの合金等の金属からなる。なお、接着層７０は、突起部９３の表面をなす金属面と直接接している。
このように、突起部９３が貫通配線５０と接触しても第１の実施の形態と同様の効果を奏する。なお、第１の実施の形態の変形例１のように、放熱板８０の上面において、主要な放熱経路となる貫通配線５０の下部に位置する領域（貫通配線５０と平面視で重複する領域）の近傍のみに突起部９３を設けてもよい。又、第１の実施形態の変形例２〜４のような突起部９３を設けてもよい。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体パッケージの例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１３は、第３の実施の形態に係る半導体パッケージを例示する断面図である。図１３を参照するに、半導体パッケージ１００において、半導体素子１２０は、配線基板１の熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。具体的には、配線基板１のめっき膜４３上に、ダイアタッチフィルム等の接着層１９０を介して、半導体素子１２０がフェイスアップ状態で実装されている。各半導体素子１２０は、封止樹脂１４０により封止されている。
半導体素子１２０としては、発光素子であるＬＥＤ（Light Emitting Diode）を用いることができる。但し、発光素子はＬＥＤには限定されず、例えば、面発光型レーザ等を用いてもよい。ここでは、半導体素子１２０がＬＥＤであるとして、以降の説明を行う。
例えば、ＬＥＤである半導体素子１２０のカソード端子がボンディングワイヤ１８０を介してめっき膜４１に接続され、アノード端子がボンディングワイヤ１８０を介してめっき膜４２に接続されている。
配線基板１において、熱拡散用配線である配線３３の形成領域は、搭載される半導体素子１２０の平面形状よりも大きく設けられている。そのため、半導体素子１２０の発する熱を効率よく放熱できる。
配線基板１のめっき膜４４及び４５を、例えば、半導体パッケージ１００の外部に配置される電源や駆動回路等に接続し、半導体素子１２０のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。
半導体素子１２０が搭載された配線３３の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。又、放熱板８０の上面の少なくとも貫通配線５０と平面視で重複する領域に突起部９１が設けられているので、貫通配線５０と放熱板８０との物理的距離が短くなるため、熱抵抗が低下し放熱性を向上させることができる。
なお、配線基板１上に複数の半導体素子１２０を実装してもよい。例えば、図１３の紙面奥行き方向に、複数の半導体素子１２０を並列に実装することができる。
〈第３の実施の形態の変形例１〉
第３の実施の形態の変形例１では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体パッケージの他の例を示す。なお、第３の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１４は、第３の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。図１４を参照するに、半導体パッケージ１００Ａは、配線基板１（図１参照）と、半導体素子１２０と、はんだ（図示せず）と、封止樹脂１４０とを有する。半導体素子１２０は、配線基板１の電気接続用配線である配線３１、３２の絶縁層６０から露出する開口部６０ｘ（めっき膜４１、４２の面）及び熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。
具体的には、半導体素子１２０は、電気接続用端子１３０と熱拡散用端子１３５を備えている。半導体素子１２０は、はんだ（図示せず）を介して、配線基板１上の電気接続用配線である配線３１，３２（めっき膜４１，４２）及び熱拡散用配線である配線３３（めっき膜４３）にフェイスダウン状態でフリップチップ実装されている。そして、半導体素子１２０は、封止樹脂１４０により封止されている。封止樹脂１４０としては、例えば、エポキシ系やシリコーン系等の絶縁性樹脂に蛍光体を含有させた樹脂を用いることができる。
半導体素子１２０の電気接続用端子１３０は、例えば、下面（配線基板１と対向する面）の一端側にアノード端子、他端側にカソード端子が形成されている。ＬＥＤである半導体素子１２０の電気接続用端子１３０の一方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４１と接続されている。又、半導体素子１２０の電気接続用端子１３０の他方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４２と接続されている。又、半導体素子１２０の下面の中央部近傍には熱拡散用端子１３５が設けられており、熱拡散用端子１３５は、はんだ（図示せず）を介して、配線基板１のめっき膜４３と接続されている。
配線基板１において、熱拡散用配線である配線３３の形成領域は、第１の実施形態で述べたように、搭載される半導体素子１２０の熱拡散用端子の形成領域よりも大きい。そのため、半導体素子１２０の発する熱を平面方向に効率よく拡散させて放熱させることができる。
配線基板１のめっき膜４４及び４５を、例えば、半導体パッケージ１００Ａの外部に配置される電源や駆動回路等に接続し、半導体素子１２０の電気接続用端子１３０との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。
半導体素子１２０が搭載された配線３３の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。又、放熱板８０の上面の少なくとも貫通配線５０と平面視で重複する領域に突起部９１が設けられているので、貫通配線５０と放熱板８０との物理的距離が短くなるため、熱抵抗が低下し放熱性を向上させることができる。
なお、配線基板１上に複数の半導体素子１２０を実装してもよい。例えば、図１４の紙面奥行き方向に、複数の半導体素子１２０を並列に実装することができる。
図１３及び図１４を参照しながら半導体パッケージについて説明したが、半導体パッケージにおける半導体素子１２０の外形と貫通配線５０の好ましい位置関係について、図１５を参照しながら説明する。
図１５は、半導体素子の外形と貫通配線との位置関係を説明する図である。図１５に示すように、半導体パッケージに設けられる複数の貫通配線５０は、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けられることが好ましい。又、半導体素子１２０の外形と重複する貫通配線５０は、少なくとも２つ以上あることが好ましい。
例えば、図１５（ａ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の全部が位置していてもよい。但し、この場合、半導体素子１２０の外形の範囲内に位置する貫通配線５０の数は３つでもよく、５つ以上でもよい。
又、図１５（ｂ）及び図１５（ｃ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の外形の一部が位置していれば、夫々の貫通配線５０の外形の一部が半導体素子１２０の外形の範囲外に部分的にはみ出してもよい。又、貫通配線５０は、平面視において、半導体素子１２０の外形の任意の１辺に対して斜めに配置してもよいし、向い合うように配置してもよい。
又、図１５（ｄ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０が位置していれば、半導体素子１２０の外形の範囲内に全部が位置している貫通配線５０と、部分的にはみ出した貫通配線５０とが混在してもよい。又、平面形状の異なる貫通配線５０が混在してもよい。
図１５に例示したように、複数の貫通配線５０が、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けることにより、さらに、放熱性を向上させることができる。
すなわち、例えば、平面視において、半導体素子１２０の外形の範囲内に１つの貫通配線５０しか配置されていない場合には、１つの貫通配線５０に熱が集中するため放熱効果が低下する。本実施の形態のように、２つの貫通配線５０の外形の少なくとも一部を半導体素子１２０の外形の一部と重複する範囲に配置することで、熱の集中を避けることが可能となり、放熱性を向上させることができる。
又、上述した放熱板８０の突起部９１も平面視において、半導体素子１２０、貫通配線５０、配線３３と重複する範囲に配置することにより、半導体素子１２０の直下での熱の集中を避けることが可能となり、放熱性を向上させ、半導体素子１２０の発光機能の低下を防止することができる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、図１３に示すように、半導体素子１２０をフェイスアップで実装し、半導体素子１２０の裏面とめっき膜４３とをはんだ等で接続せずに接着層１９０を介して実装する場合には、めっき膜４３を設けずに、配線３３の全体を絶縁層６０で被覆してもよい。つまり、絶縁層６０に、配線３３を露出する開口部を設けなくてもよい。この場合、配線３３を被覆する絶縁層６０上に、接着層１９０を介して、半導体素子１２０が実装される。つまり、半導体素子１２０の直下に絶縁層６０が存在する。
又、配線基板１等には、半導体素子に代えて、半導体素子を含むモジュールを搭載してもよい。モジュールの一例としては、基板上に形成された配線に実装された半導体素子と、基板上の半導体素子の外周側に搭載されたリフレクタと、半導体素子及びリフレクタを封止する樹脂と、樹脂から露出する外部接続端子とを有するものを挙げることができる。
又、絶縁層１０に接着層２０を介して金属層３０Ａを貼り付ける代わりに、以下のようにしてもよい。すなわち、ポリイミド系樹脂製のフィルム（ポリイミドテープ）等である絶縁層１０を準備し、無電解めっき法やスパッタ法、電解めっき法等を用いて、絶縁層１０の一方の面に銅（Ｃｕ）等からなる金属層を直接形成する（接着層２０は設けない）。形成された金属層が金属層３０Ａの代わりとなり、金属層３０Ａと同様の機能を発揮する。この場合、貫通孔１０ｘは、レーザ加工法等で絶縁層１０のみに形成する。つまり、貫通孔１０ｘの一方の側は絶縁層１０上に形成された金属層で塞がれる。この場合は、接着層２０は存在しない。
又、他の例として、銅箔等の金属箔上にポリイミド系絶縁樹脂を塗布して絶縁層１０を作製してもよい。この場合も、貫通孔１０ｘは、レーザ加工法等で絶縁層１０のみに形成する。つまり、貫通孔１０ｘの一方の側は絶縁層１０上に形成された金属箔で塞がれる。この場合も、接着層２０は存在しない。
１、１Ａ、２ 配線基板
１０、６０ 絶縁層
１０ｘ 貫通孔
２０、７０、１９０ 接着層
２０ａ 接着層の外縁部
３０Ａ 金属層
３１〜３３ 配線
４１〜４５ めっき膜
５０ 貫通配線
６０ｘ、６０ｙ 開口部
８０、８０Ａ、８０Ｂ、８０Ｃ、８０Ｄ、８０Ｅ 放熱板
９１、９２、９３、９４、９５、９６ 突起部
９１ａ、９１ｂ、９２ａ、９２ｂ、９３ａ、９３ｂ、９４ａ、９４ｂ 線状突起部
１００、１００Ａ 半導体パッケージ
１２０ 半導体素子
１３０ 電気接続用端子
１３５ 熱拡散用端子
１４０ 封止樹脂
１８０ ボンディングワイヤ
Ｔ スペース
Ｚ 配線部

Claims (8)

  1. 半導体素子又は半導体素子を含むモジュールが搭載される配線基板であって、
    放熱板と、
    前記放熱板上に接着層を介して設けられた絶縁層と、
    前記絶縁層上に設けられた、前記半導体素子と電気的に接続される電気接続用配線、及び、前記半導体素子とは電気的に接続されない熱拡散用配線と、
    前記熱拡散用配線と一体に形成され、前記熱拡散用配線の前記絶縁層側の面に前記絶縁層を厚さ方向に貫通する貫通孔を充填するように設けられた貫通配線と、
    前記絶縁層上に設けられ、前記電気接続用配線を露出する開口部と、前記熱拡散用配線を露出する開口部を備えた反射膜と、を有し、
    前記放熱板の前記接着層が形成される面には突起部が設けられ、
    前記突起部は、前記放熱板の組成と同じ組成からなり、少なくとも前記貫通配線と平面視で重複する領域に配置されていることを特徴とする配線基板。
  2. 前記突起部は金属からなり、
    前記貫通配線の前記接着層側の端面と前記突起部の先端は離間していることを特徴とする請求項１記載の配線基板。
  3. 前記突起部は、一定の規則性を有して形成されていることを特徴とする請求項１又は２記載の配線基板。
  4. 前記突起部は、平面視において、網目模様、縞模様、又は水玉模様に形成されていることを特徴とする請求項３記載の配線基板。
  5. 平面視において、前記熱拡散用配線の形成領域は、前記反射膜の前記熱拡散用配線を露出する開口部の領域よりも外側に延在し、前記電気接続用配線の形成領域よりも大きく設けられていることを特徴とする請求項１乃至４の何れか一項記載の配線基板。
  6. 前記貫通配線は、平面視において、前記貫通配線の外形の一部が、搭載される前記半導体素子の外形の一部と重複する範囲に配置されるように設けられていることを特徴とする請求項１乃至５の何れか一項記載の配線基板。
  7. 前記電気接続用配線は平面上のみに形成され、前記絶縁層及び前記接着層の前記電気接続用配線と平面視で重複する領域には前記貫通配線は存在しないことを特徴とする請求項１乃至６の何れか一項記載の配線基板。
  8. 請求項１乃至７の何れか一項記載の配線基板と、
    前記熱拡散用配線の前記反射膜から露出する面上に搭載された前記半導体素子又は前記モジュールと、を有することを特徴とする半導体パッケージ。
JP2014024472A 2014-02-12 2014-02-12 配線基板及び半導体パッケージ Active JP6279921B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014024472A JP6279921B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージ
US14/583,227 US9282629B2 (en) 2014-02-12 2014-12-26 Wiring substrate and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024472A JP6279921B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2015153823A true JP2015153823A (ja) 2015-08-24
JP2015153823A5 JP2015153823A5 (ja) 2017-01-05
JP6279921B2 JP6279921B2 (ja) 2018-02-14

Family

ID=53776199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024472A Active JP6279921B2 (ja) 2014-02-12 2014-02-12 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US9282629B2 (ja)
JP (1) JP6279921B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139770A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6590123B1 (ja) * 2019-01-10 2019-10-16 三菱電機株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6420966B2 (ja) * 2014-04-30 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
TWI672711B (zh) * 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH09275170A (ja) * 1996-04-03 1997-10-21 Fuji Electric Co Ltd 半導体装置
JP2003282778A (ja) * 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置及びプリント配線基板
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010080572A (ja) * 2008-09-25 2010-04-08 Denso Corp 電子装置
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
JP2013187313A (ja) * 2012-03-07 2013-09-19 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511245B2 (ja) 2004-05-28 2010-07-28 三洋電機株式会社 回路装置
TWI280657B (en) 2004-05-28 2007-05-01 Sanyo Electric Co Circuit device
WO2013069104A1 (ja) * 2011-11-09 2013-05-16 三菱電機株式会社 回転電機
TWI614921B (zh) * 2011-11-16 2018-02-11 丹尼爾 史都華 藍 用於熱電能產生之系統、方法及／或裝置
JP6230777B2 (ja) 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123441A (ja) * 1990-09-14 1992-04-23 Hitachi Ltd 半導体集積回路装置
JPH09275170A (ja) * 1996-04-03 1997-10-21 Fuji Electric Co Ltd 半導体装置
JP2003282778A (ja) * 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置及びプリント配線基板
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010080572A (ja) * 2008-09-25 2010-04-08 Denso Corp 電子装置
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
JP2013187313A (ja) * 2012-03-07 2013-09-19 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139770A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6590123B1 (ja) * 2019-01-10 2019-10-16 三菱電機株式会社 半導体装置
WO2020144814A1 (ja) * 2019-01-10 2020-07-16 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20150230328A1 (en) 2015-08-13
JP6279921B2 (ja) 2018-02-14
US9282629B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP5985846B2 (ja) 発光素子搭載用基板及びｌｅｄパッケージ
US9276185B2 (en) Light-emitting element mounting package having protruded wiring and recessed wiring, and light-emitting element package
JP6244130B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ
JP2012033855A (ja) Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
JP2013033910A (ja) 発光素子搭載用基板、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
JP6027001B2 (ja) 放熱回路基板
JP2013033909A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
WO2018173511A1 (ja) 半導体装置
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP2013149947A (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
JP6317989B2 (ja) 配線基板
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
US9549458B2 (en) Radiant heat circuit board, heat generating device package having the same, and backlight unit
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2020161697A (ja) 半導体発光装置
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
JP7397347B2 (ja) 配線基板、面状発光装置及びそれらの製造方法
TWI743618B (zh) 封裝載板及發光裝置
JP2018117043A (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JPH10340981A (ja) 半導体装置、および該半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6279921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150