JP2011103358A - 半導体実装構造体 - Google Patents
半導体実装構造体 Download PDFInfo
- Publication number
- JP2011103358A JP2011103358A JP2009257469A JP2009257469A JP2011103358A JP 2011103358 A JP2011103358 A JP 2011103358A JP 2009257469 A JP2009257469 A JP 2009257469A JP 2009257469 A JP2009257469 A JP 2009257469A JP 2011103358 A JP2011103358 A JP 2011103358A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- silicon substrate
- mounting structure
- lsi
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体実装構造体(100‘)は、基板(104)と、側面に凹凸部(120)が設けられたシリコン基板(103)と、シリコン基板(103)の上に実装された半導体チップ(101)と、半導体チップ(101)と覆おうと共にシリコン基板の上面を封止する絶縁層(105)とを備える。
【選択図】図7
Description
路と、それぞれ要素の表面から輻射と共に周囲の空気に伝導される第3の放熱経路を経て外部に放出される。
述の半導体実装構造体100cに於けるのと同じ構成要素については同じ符号を用い、説明を省略する。
図1、図2、図3、図4、図5、及び図6を参照して、本発明の第1の実施の形態に係る半導体実装構造体について説明する。
気ではなく、絶縁性高放熱材料105Aで囲まれているので、LSI101の熱は容易且つ迅速に導電性高放熱材料105Aに吸収される。そして、絶縁性高放熱材料105Aに吸収された熱は、シリコン基板103(凹凸部120)を介して、導電性高放熱材料106の表面から放熱される。なお、凹凸部120によってシリコン基板103の放熱面積を増すことによって、シリコン基板103から導電性高放熱材料106への放熱能力が強化されている。
る。
先ず図6(a)に示すように、シリコン基板103に、半導体素子実装用の実装パターン115が形成される。実装パターン115は、シリコン基板103上にシリコン酸化膜などの絶縁膜を形成し、スパッタでCuやAlなどの成膜を施し、フォトリソでパターンニングをした後に、ドライエッチング、またはウェットエッチングでパターン形成される。その上に、CVDなどで絶縁膜を形成し、スパッタ、フォトリソを繰り返し、多層パターンが形成される。シリコン基板103の表層の内部配線には、放熱パターン114(図4)を形成し、シリコン基板103の端面107と結合し、信号ラインとなる貫通電極112とは独立させる。
図7に第2の実施の形態に係る半導体実装構造体100‘を示す。半導体実装構造体100‘は、半導体実装構造体100における導電性高放熱材料106が導電性高放熱材料106’に置き換えられて構成されている。上述のように、半導体実装構造体100においては、導電性高放熱材料106によって、シリコン基板103、絶縁性高放熱材料105、およびBGA111Dが,樹脂基板104上に封止されている。つまり、絶縁性高放熱材料105およびシリコン基板103は、導電性高放熱材料106で覆われて周囲の空気と遮断されている。
101 LSI
103 シリコン基板
104 樹脂基板
105 絶縁性高放熱材料
106 導電性高放熱材料
107 シリコン基板端面
109 バンプ電極
110 信号ライン
111、111A、111B、111C、111D、111E BGA
112、112A、112B 貫通電極
113、113A、113B 放熱ビア電極
114 放熱パターン
115 実装パターン
11 インタ−ポ−ザ
16 マザーボード
22 回路形成面
Claims (10)
- 基板と、
前記基板上に実装された、側面に凹凸部が設けられたシリコン基板と、
前記シリコン基板の上に実装された半導体チップと、
前記半導体チップを覆うと共に、前記シリコン基板の上面を封止する絶縁層とを備える、半導体実装構造体。 - 前記凹凸部の表面は、金属膜で覆われていることを特徴とする請求項1に記載の半導体実装構造体。
- 前記シリコン基板の上面には、前記凹凸部に接続される放熱用の金属パターンが設けられていることを特徴とする請求項1に記載の半導体実装構造体。
- 前記シリコン基板には、上下端面間に延在する導電部が設けられていることを特徴とする請求項1に記載の半導体実装構造体。
- 前記凹凸部は、前記シリコン基板の上下方向に所定長だけ延在する複数の溝を備え、当該溝は所定ピッチだけ離間していることを特徴とする請求項1に記載の半導体実装構造体。
- 前記所定長は100μm以上であり、前記所定ピッチは10μm以下であることを特徴とする請求項5に記載の半導体実装構造体。
- 前記金属膜は、Ti(チタニウム)或いはCu(銅)を含む材料から形成されることを特徴とする請求項2に記載の半導体実装構造体。
- 前記シリコン基板と前記半導体チップとを覆って、前記基板に封止する放熱層とをさらに備える請求項1に記載の半導体実装構造体。
- 前記シリコン基板の下部を覆って、前記基板に封止する放熱層とをさらに有する請求項1に記載の半導体実装構造体。
- 前記放熱層はカーボンナノチューブを含む材料で構成されることを特徴とする請求項8或いは9に記載の半導体実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257469A JP5357706B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257469A JP5357706B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体実装構造体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011103358A true JP2011103358A (ja) | 2011-05-26 |
JP2011103358A5 JP2011103358A5 (ja) | 2012-10-25 |
JP5357706B2 JP5357706B2 (ja) | 2013-12-04 |
Family
ID=44193584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257469A Expired - Fee Related JP5357706B2 (ja) | 2009-11-10 | 2009-11-10 | 半導体実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5357706B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164956A (ja) * | 2011-01-18 | 2012-08-30 | Napura:Kk | 電子部品支持装置及び電子デバイス |
JP2013003714A (ja) * | 2011-06-14 | 2013-01-07 | Denso Corp | 電源装置および車両用電子制御装置 |
JP2015153823A (ja) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
WO2017188253A1 (ja) * | 2016-04-25 | 2017-11-02 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
JPWO2018142499A1 (ja) * | 2017-02-01 | 2019-02-07 | 三菱電機株式会社 | 波長可変光源 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169029A (ja) * | 1992-05-11 | 1994-06-14 | Nec Corp | Pwbの放熱パッド |
JP2004221248A (ja) * | 2003-01-14 | 2004-08-05 | Citizen Electronics Co Ltd | 半導体装置 |
JP2005243763A (ja) * | 2004-02-25 | 2005-09-08 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
JP2007067407A (ja) * | 2005-08-30 | 2007-03-15 | Samsung Electro-Mechanics Co Ltd | 後面接地型フリップチップ半導体パッケージ |
-
2009
- 2009-11-10 JP JP2009257469A patent/JP5357706B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169029A (ja) * | 1992-05-11 | 1994-06-14 | Nec Corp | Pwbの放熱パッド |
JP2004221248A (ja) * | 2003-01-14 | 2004-08-05 | Citizen Electronics Co Ltd | 半導体装置 |
JP2005243763A (ja) * | 2004-02-25 | 2005-09-08 | Sony Corp | 配線基板およびその製造方法および半導体装置 |
JP2007067407A (ja) * | 2005-08-30 | 2007-03-15 | Samsung Electro-Mechanics Co Ltd | 後面接地型フリップチップ半導体パッケージ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164956A (ja) * | 2011-01-18 | 2012-08-30 | Napura:Kk | 電子部品支持装置及び電子デバイス |
JP2013003714A (ja) * | 2011-06-14 | 2013-01-07 | Denso Corp | 電源装置および車両用電子制御装置 |
JP2015153823A (ja) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
WO2017188253A1 (ja) * | 2016-04-25 | 2017-11-02 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
JPWO2018142499A1 (ja) * | 2017-02-01 | 2019-02-07 | 三菱電機株式会社 | 波長可変光源 |
Also Published As
Publication number | Publication date |
---|---|
JP5357706B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062665B2 (en) | Semiconductor packages with thermal management features for reduced thermal crosstalk | |
US8520388B2 (en) | Heat-radiating component and electronic component device | |
JP5779042B2 (ja) | 半導体装置 | |
KR102372300B1 (ko) | 스택 패키지 및 그 제조 방법 | |
JP5330184B2 (ja) | 電子部品装置 | |
US20060060963A1 (en) | Heat dissipation for chip-on-chip IC packages | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
WO2010050087A1 (ja) | 積層型半導体装置及びその製造方法 | |
US8193625B2 (en) | Stacked-chip packaging structure and fabrication method thereof | |
JP2006073651A (ja) | 半導体装置 | |
US11488936B2 (en) | Stacked silicon package assembly having vertical thermal management | |
JP5357706B2 (ja) | 半導体実装構造体 | |
US20210249328A1 (en) | Stacked silicon package assembly having thermal management | |
JP2006295119A (ja) | 積層型半導体装置 | |
JP2004327951A (ja) | 半導体装置 | |
JP2014112606A (ja) | 半導体パッケージ | |
JP2011035352A (ja) | 半導体装置 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
JP2012169330A (ja) | 電子装置 | |
JP2007281043A (ja) | 半導体装置 | |
US11482507B2 (en) | Semiconductor package having molding member and heat dissipation member | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 | |
WO2023148848A1 (ja) | 半導体装置及びその製造方法、並びに半導体装置用熱伝導シート | |
JP2017126668A (ja) | 半導体パッケージ | |
KR20050031599A (ko) | 열 매개 물질을 갖는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |