JPH06169029A - Pwbの放熱パッド - Google Patents

Pwbの放熱パッド

Info

Publication number
JPH06169029A
JPH06169029A JP41A JP11654692A JPH06169029A JP H06169029 A JPH06169029 A JP H06169029A JP 41 A JP41 A JP 41A JP 11654692 A JP11654692 A JP 11654692A JP H06169029 A JPH06169029 A JP H06169029A
Authority
JP
Japan
Prior art keywords
heat dissipation
pad
radiating
pwb
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP41A
Other languages
English (en)
Inventor
Shinichi Naraoka
進一 奈良岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP41A priority Critical patent/JPH06169029A/ja
Publication of JPH06169029A publication Critical patent/JPH06169029A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】PWBにベアチップ実装したLSIの放熱をす
る為に、PWBに銅箔で形成された放熱パッドの寸法を
変えずに放熱表面積を増加させる。 【構成】放熱パッド1(放熱側)はLSIチップが密着
する面の反対側に銅箔で形成されており、パッドの内側
のスルーホール以外の部分に正方形の内側抜き部3、ま
たパッドの外周部に正方形の外周抜き部4を設けてい
る。この内側抜き部3と外周抜き部4の正方形の辺の長
さは、抜きによって放熱パッド1(放熱側)の表面上で
失なわれる面積より、抜きによって生じる銅箔断面積の
増加分が大きくなるように設定されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はPWBの放熱パッドに関
する。
【0002】
【従来の技術】従来、LSIベアチップを実装したCO
B又はMCMのPWB銅箔パッドによる放熱は、図3に
示すように、PWB8の両面に銅箔で放熱パッドを形成
し、放熱パッド6(受熱側)にLSIチップ5を実装
し、スルーホール2を通じて、反対側の放熱パッド7
(放熱側)に熱を伝え、その表面から空気中に放熱する
方式となっている。放熱パッドは図4のように、スルー
ホール2以外の部分は、凹凸のない平面状に形成されて
いる。
【0003】
【発明が解決しようとする課題】従来のPWBの放熱パ
ッドは、主として二次元平面での放熱となり、LSIチ
ップの発熱量が大きくなると、放熱しきれないという問
題がある。
【0004】
【課題を解決するための手段】本発明のPWBのパッド
はLSIベアチップが密着する側の反対面の放熱パッド
の内側及び外周部に抜きを設け前記抜きによる放熱パッ
ド表面積の減少より、抜き部断面積の増加分が上回るよ
うに設定し、放熱パッド全体の表面積を大きくしてい
る。
【0005】
【実施例】次に本発明について、図面を参照して説明す
る。
【0006】図1は本発明の一実施例の平面図である。
放熱パッド1(放熱側)は図3に於けるLSIチップ5
が密着する面の反対側に銅箔で形成されており、パッド
の内側のスルーホール2以外の部分に正方形の内側抜き
部3、またパッドの外周部に正方形の外周抜き部4を設
けている。この内側抜き部3と外周抜き部4の正方形の
辺の長さは、図2のa,bで示され、a,bは抜きによ
って放熱パッド1(放熱側)の表面上で失なわれる面積
より、抜きによって生じる銅箔断面積の増加分が大きく
なるように設定されている。下記にその関係式を示す。
【0007】 内側抜き部3に於て、4at−a2 ≧0…(1) 外周抜き部4に於て、3bt−b2 ≧0…(2) a:3内側抜き部正方形の辺長,b:4外周抜き部正方
形の辺長,t:1放熱パッド(放熱側)の銅箔厚上式が
成り立つ、a,bの限界寸法は、下記のようである。 (1)式より、4at≧b2 ∴a≦4t (2)式より、3at≧b2 ∴b≦3t また、最も表面積が増加するa,bは下記のようであ
る。 (1)より4at≧b2 =−(a2 −4at+4t2
+4t2=−(a−2t)2 +4t2 a−2t=−の時に上式は最大値を得る。
【0008】∴a=2t (2)より3at−b2 =−(b2 −3bt−9/4t
2 )+9/4t2=−(b−3/2t)2 +9/4t2 b−3/2t=0の時に上式は最大値を得る。
【0009】∴b=3/2t 以下にa,bを種々に変えた時の抜き部表面積の変化を
示す。内側抜き部3に於て、(1)式より計算。 a=tの時 4t2 −t2 =3t2 a=2tの時 8t2 −4t2 =4t2 a=3tの時 12t2 −9t2 =3t2 a=4tの時 16t2 −16t2 =0 外周抜き部4に於て、(2)式より計算。 b=tの時 3t2 −t2 =2t2 b=3/2tの時 9/2t2 −9/4t2 =9/4t
2 b=2tの時 6t2 −4t2 =2t2 b=3tの時 9t2 −9t2 =0 PWBの回路形成の製造限界を考慮するとa,bがt以
下では、回路形成が困難と思われるので、実用的には、
t≦a≦4t,t≦b≦3tとし、最大効果を得る為に
は、a=2t,b=3/2tとする。また、放熱パッド
1(放熱側)に設けた内側抜き部3の個数をn1,外周
抜き部4の個数をn2とすると放熱パッド1(放熱側)
全体の表面積の増加△Sは下記のようである。 △S=n1(4at−a2 )−n2(3bt−b2 ) 最大効果が得られるa=2t,b=3/2tの時は、 △S=4t2 ・n1+9/4t2 ・n2 尚、正方形以外の形状の抜きであってもよい。
【0010】
【発明の効果】以上説明したように、本発明は、PWB
のLSIベアチップが密着する側の反対面の放熱パッド
の内側及び外周部に正方形の抜きを設け、抜きによる放
熱パッド表面積の減少より、抜き部断面積の増加分が上
回るように正方形の辺の長さを設定したことにより、放
熱パッドの寸法を変えずに、表面積を増加でき、パッド
内側抜き部の正方形の辺長をa,外周抜き部の正方形の
辺長をb,パッド銅箔厚をt,内側抜き部個数をn1,
外周抜き部個数をn2とすると、最大で4t2 n1+9
/4t2 n2の表面積増加が得られるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示す平面図である。
【図2】図1に示した抜き部の詳細を示す斜視図であ
る。
【図3】従来の一例を示す斜視図である。
【図4】図3に示す放熱パッド形状を示す平面図であ
る。
【符号の説明】 1 放熱パッド(放熱側) 2 スルーホール 3 内側抜き部 4 外周抜き部 5 LSIチップ 6 放熱パッド(受熱側) 7 放熱パッド(放熱側) 8 PWB

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ベアチップ実装したLSIの放熱を目的
    に、表裏をスルーホールで接続して両面に銅箔で形成さ
    れたPWBの放熱パッドに於て、LSIチップが密着す
    る側の反対面の放熱パッドの内側及び外周部に抜きを設
    け、前記抜きによる放熱パッド表面積の減少より抜き部
    断面積の増加分が上回るように設定し、表面積を大きく
    したことを特徴とする放熱パッド。
JP41A 1992-05-11 1992-05-11 Pwbの放熱パッド Withdrawn JPH06169029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41A JPH06169029A (ja) 1992-05-11 1992-05-11 Pwbの放熱パッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41A JPH06169029A (ja) 1992-05-11 1992-05-11 Pwbの放熱パッド

Publications (1)

Publication Number Publication Date
JPH06169029A true JPH06169029A (ja) 1994-06-14

Family

ID=14689796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41A Withdrawn JPH06169029A (ja) 1992-05-11 1992-05-11 Pwbの放熱パッド

Country Status (1)

Country Link
JP (1) JPH06169029A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
CN102496609A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 内嵌晶粒封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
CN102496609A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 内嵌晶粒封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US7002236B2 (en) Semiconductor package and method for producing the same
JP2000138485A (ja) ヒートパイプ内蔵プリント配線基板
CA2334524A1 (en) Electronic apparatus provided with an electronic circuit substrate having high heat dissipation
JPH06169029A (ja) Pwbの放熱パッド
TW200501854A (en) High-density chip scale package and method of manufacturing the same
JP2793568B2 (ja) 電子部品の放熱構造
JPH11195889A (ja) プリント基板用放熱部品
JPH0155591B2 (ja)
CN210444551U (zh) 一种散热焊盘及具有散热焊盘的印刷电路板
JPH065994A (ja) 多層プリント配線板
JPS5847718Y2 (ja) 放熱型プリント基板
JPS63292660A (ja) 多層プリント配線基板
JPH03132059A (ja) Icの実装方法
JPH03177095A (ja) 電子部品の放熱方法
JP4078400B2 (ja) 電子デバイスの放熱システム
JPH0316289Y2 (ja)
JP2551821Y2 (ja) プリント配線基板装置
JPS6228766Y2 (ja)
JPS58201349A (ja) 集積回路の放熱方法
JPH04352390A (ja) 高集積回路装置の放熱・電磁シールド構造
JPH09172114A (ja) 半導体フラットパッケージ
JPS5910790Y2 (ja) パッケ−ジ構造
JP3015199U (ja) 放熱体および半導体パッケージ
JPH06244511A (ja) プリント配線基板
JPS63227098A (ja) 電子部品の放熱実装構造

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803