JP2005243763A - 配線基板およびその製造方法および半導体装置 - Google Patents

配線基板およびその製造方法および半導体装置 Download PDF

Info

Publication number
JP2005243763A
JP2005243763A JP2004049132A JP2004049132A JP2005243763A JP 2005243763 A JP2005243763 A JP 2005243763A JP 2004049132 A JP2004049132 A JP 2004049132A JP 2004049132 A JP2004049132 A JP 2004049132A JP 2005243763 A JP2005243763 A JP 2005243763A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
insulating
wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004049132A
Other languages
English (en)
Other versions
JP4179186B2 (ja
Inventor
Yoshiaki Komuro
善昭 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004049132A priority Critical patent/JP4179186B2/ja
Priority to TW094104906A priority patent/TWI251926B/zh
Priority to US11/064,495 priority patent/US8035234B2/en
Priority to KR1020050015388A priority patent/KR101139650B1/ko
Publication of JP2005243763A publication Critical patent/JP2005243763A/ja
Priority to US11/969,273 priority patent/US7665209B2/en
Application granted granted Critical
Publication of JP4179186B2 publication Critical patent/JP4179186B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線基板の接続部の側周に少なくとも環状の絶縁部を形成することで、実装基板との接合に用いるハンダバンプのずれによる接続部と配線基板の基板部分との短絡を防止し、実装基板と集積回路チップとの接続信頼性を高めることを可能とする。
【解決手段】実装基板２に接続され、前記実装基板２に接続される面とは反対面側に集積回路チップ３を実装するもので、前記集積回路チップ３の少なくとも一部の配線層１３が形成され、前記配線層１３に接続するもので基板１１を貫通する導電性の接続部１４を備えた基板１１において、前記接続部１４の側方に前記基板１１の一部を介して前記接続部１４を囲むように形成された絶縁部１５を備えたものである。
【選択図】図１

Description

本発明は、マザー基板に接続する半導体集積回路チップを備えたもので、マザー基板への接続信頼性が高く、製造工程の負荷が少ない配線基板およびその製造方法およびその配線基板を用いた半導体装置に関するものである。
半導体集積回路装置としては、半導体集積回路チップと、前記半導体集積回路チップに電気的に接続され、前記半導体集積回路チップの少なくとも一部の配線層を形成した中間基板を具備するものが開示されている（例えば、特許文献１参照。）。
具体的に、特許文献１には、その請求項１および段落番号００１１に「半導体集積回路チップと、前記半導体集積回路チップに電気的に接続され、前記半導体集積回路チップの少なくとも一部の配線層を形成した基板を具備する」ことの記載があり、また、特許文献１の段落番号００２３には「第一層配線層２１は、シリコン基板２０内に形成されたヴィア２７に接続されている。ヴィア２７は、シリコン基板２０を貫通しており、例えばＬＳＩチップ１との接続端子として機能する」と記載がある。また、特許文献１の段落番号００３８には、ヴィア内の配線材料として「厚さ１５μｍの銅（Ｃｕ）膜４９を形成する」と記載がある。さらに特許文献１の段落番号００３６には「基板２０上に、ＣＶＤ法を用いて、ＳｉＮ／ＳｉＯ２の積層からなる絶縁膜４５を形成する。この絶縁膜４５は、基板２０と、後にヴィア孔４３内に形成されるヴィア２７とを絶縁する膜として機能する。」と記載がある。また、特許文献１に記載されたこの半導体集積回路装置の必要性に関しては、特許文献１の「従来の技術」に詳細の記述がある。
次に、従来の半導体集積回路装置を製造する方法の一例を図７によって説明する。図７では、システム・イン・パッケージ（以下、ＳｉＰと略記する）技術のシリコンインターポーザーの一般的な製造工程を説明する。
図７（１）に示すように、シリコン基板１１１を用意する。そして図７（２）に示すように、フォトリソグラフィ技術、ドライエッチング技術等によって、シリコン基板１１１に深さ数百μｍ、直径数十μｍ〜数百μｍの穴１１２を形成する。
次に、図７（３）に示すように、上記穴１１２内面を含む上記シリコン基板１１１表面に絶縁膜１１３、バリアメタル層１１４、シード銅層１１５を順に形成し、穴１１２を埋め込むように銅メッキ層１１６を形成する。
次に、図７（４）に示すように、化学的機械研磨（以下、ＣＭＰという）等によって、シリコン基板１１１表面の銅メッキ層１１６、シード銅層１１５、バリアメタル層１１４などの余剰な導電性膜を除去する。その結果、穴１１２の内部にバリアメタル層１１４および絶縁膜１１３を介して銅からなる接続部１１７が形成される。
次に、図７（５）に示すように、シリコン基板１１１表面に絶縁膜１２１を形成し、フォトリソグラフィ技術、ドライエッチング技術等によって、上記絶縁膜１２１に接続孔１２２を開口した後、配線層１２３を形成する。この配線層１２３は、ここでは説明しない半導体トランジスタ回路と接合、および配線回路を形成するために用いるもので、配線金属層を形成した後、フォトリソグラフィ技術、ドライエッチング技術等によって、配線金属層をパターニングして形成される。そして上記配線層１２３を被覆する保護絶縁膜１２４を形成する。
次に、図８（６）に示すように、シリコン基板１１１を裏返しにし、接着剤１３１により支持基板１３２に貼る。
その後、図８（７）に示すように、研削、研磨技術によって、シリコン基板１１１の裏面を数百μｍの厚さ除去し、銅の接続部１１７を露出させる。
次に、図８（８）に示すように、露出した接続部１１７以外のシリコン基板１１１裏面を絶縁膜１４１で覆う。この絶縁膜１４１には、例えばポリイミド膜を用いる。その後、リソグラフィ技術により接続部１１７上に開口部１４２を形成する。
次に、図９（９）に示すように、上記開口部１４２より接続部１１７に接続されるハンダバンプ１５１を形成する。
次に、図９（１０）に示すように、ダイシングにより個別にシリコンインターポーザー１００を分離し、ハンダバンプ１５１によりマザー基板２００に接合する。
特開２００１−１０２４７９号公報
解決しようとする問題点は、従来の技術では、シリコン基板に穴を形成する場合、一般的に穴の深さにバラツキが生じる点である。このようなバラツキが生じた場合、前記図９（７）によって説明した銅の接続部１１７を露出させる工程において不具合が生じる。通常の形状は、図１１（１）に示したように、シリコン基板１１１裏面より接続部１１７が突出する状態に形成されるが、穴１１２の深さが浅かった場合には、図１１（２）に示すように、シリコン基板１１１の裏面より銅の接続部１１７が露出しないことになる。また、接続部１１７を露出させるためにバックグラインド（研削）およびＣＭＰ（研磨）の削り量を増やした場合、図１１（３）に示すように、エロージョン、ディッシング等の発生により、接続部１１７やシリコン基板１１１が薄くなり、不必要な段差を生じる等の問題が発生することとなる。
また、バンプを形成するの前にポリイミド膜を形成する目的は、前記図１０（１０）に示したように、シリコンインターポーザー１００とマザー基板２００とを接合するとき、図１２に示すように、ハンダバンプ１５１の形成位置が接続部１１７に対してずれている場合には、つぶされたハンダバンプ１５１がシリコン基板１１１と接して、ハンダバンプ１５１とシリコン基板１１１とが導通することがある。このように、ハンダバンプ１５１によってシリコン基板１１１と銅の接続部１１７とが導通するのを防止するため、前記図９（８）によって説明したように、ポリイミド膜からなる絶縁膜１４１を形成する必要があり、これによって、従来技術では工程数が増えることが問題点であった。
本発明の配線基板は、実装基板を接続し、前記実装基板が接続される面とは反対面側に集積回路チップを実装するもので、前記集積回路チップの少なくとも一部の配線層が形成され、前記配線層に接続するもので基板を貫通する導電性の接続部を備えた配線基板において、前記接続部の側方に前記配線基板の一部を介して前記接続部の側方を囲むように形成された絶縁部を備えたことを最も主要な特徴とする。
本発明の配線基板の製造方法は、一面側を実装基板に接続し、前記実装基板に接続される面とは反対面側に集積回路チップを実装するもので、前記集積回路チップの少なくとも一部の配線層を形成し、前記配線層に接続して基板を貫通する導電性の接続部を形成する配線基板の製造方法において、前記接続部を形成するための穴を前記配線基板に形成する際に、前記穴の側方に前記配線基板の一部を介して前記穴の側方を囲むように凹部を形成する工程と、前記穴に前記接続部を形成する際に前記凹部に絶縁部を形成する工程とを備えたことを最も主要な特徴とする。
本発明の半導体装置は、配線基板の一面側に実装基板を接続し、前記実装基板を接続した側とは反対面側に集積回路チップを実装する半導体装置であって、前記配線基板は、前記集積回路チップの少なくとも一部の配線層が形成され、前記配線層に接続するもので基板を貫通する導電性の接続部を備えたもので、前記接続部の側方に前記配線基板の一部を介して前記接続部の側方を囲むように少なくとも環状の絶縁部が形成されている
ことを最も主要な特徴とする。
本発明の配線基板は、接続部の側方に配線基板の一部を介して接続部の側方を囲むように形成された絶縁部を備えたため、マザー基板と接合する際にバンプがつぶれて、そのバンプが接続部よりはみ出したとしても、接続部の側方を囲むように絶縁部が形成されていることから、バンプと絶縁部の外側の基板とが接続することがなくなる。したがって、従来技術で形成していたポリイミド膜は必要無くなる。よって、ポリイミド膜に係わる工程を行う必要がなくなるので、製造工程数の削減が可能となる。さらに、基板に接続部を形成するための穴を形成した際に穴の深さにばらつきが生じた場合に、絶縁部を研磨ストッパとして用いることができるため、基板に形成した接続部を露出させるための研磨量を従来条件よりも多くすることができ、接続部を基板より完全に露出させることができる。よって、接続部が露出しないという不具合は解消でき、信頼性の高い配線基板となるという利点がある。また、研磨時間を長くすることにより発生していたエロージョン、ディッシング等によって基板が薄くなる、また不必要な段差を生じる等の問題は、一般的に接続部に形成される導電材料よりも絶縁部（例えば酸化膜や窒化膜）のほうが、研磨レートが遅いことから、絶縁部に研磨のストップ機構を持たせることができるので、エロージョン、ディッシング等の発生を抑制することができることから、基板が薄くなる、不必要な段差を生じる等の問題が解決される。
本発明の配線基板の製造方法は、接続部を形成するための穴を配線基板に形成する際に、穴の側方に配線基板の一部を介して穴を囲むように凹部を形成する工程と、穴に接続部を形成する際に凹部に絶縁部を形成する工程とを備えたことから、基板に接続部を形成するための穴を形成した際に穴の深さにばらつきが生じた場合、基板に形成した接続部を露出させるための研磨量を従来条件よりも多くすることができ、接続部を基板より完全に露出させることができる。よって、接続部が露出しないという不具合は解消できる。また、研磨時間を長くすることにより発生していたエロージョン、ディッシングによって基板が薄くなる、不必要な段差を生じる等の問題は、一般的に接続部に形成される導電材料よりも絶縁部（例えば酸化膜や窒化膜）のほうが、研磨レートが遅いことから、絶縁部に研磨のストップ機構を持たせることができるので、エロージョン、ディッシング等の発生を抑制することができることから、基板が薄くなる、不必要な段差を生じる等の問題が解決できるという利点がある。さらに、本発明の製造方法により形成された配線基板をマザー基板と接合する際にバンプがつぶれて、接続部よりはみ出したとしても、接続部の側方を囲むように絶縁部を形成していることから、バンプと絶縁部の外側の基板とが接続することはない。したがって、従来技術で形成していたポリイミド膜の形成工程、ポリイミド膜の開口工程等が必要なくなり、工程数の削減ができる。
本発明の半導体装置は、本発明の配線基板を用いるため、上記配線基板の作用効果を得ることができるという利点がある。したがって、実装基板と集積回路チップとの接続信頼性の高い半導体装置となるという利点がある。
マザー基板への接合に高い信頼性を得るとともに、従来よりも製造工程を削減するという目的を、接続部の側方を基板の一部を介して囲むように基板に絶縁部を形成することで、製造工程に負荷をかけずに実現した。
本発明の配線基板および半導体装置（例えば半導体集積回路装置）に係る一実施例を、図１によって説明する。図１（１）は、本発明の半導体装置の全体構成の一例を示す図面であり、図１（２）は、本発明の配線基板の要部を拡大して示す図面である。
図１（１）に示すように、本発明の配線基板１は、その第１面側が実装基板（マザー基板ともいう）２に接続されるもので、第１面とは反対側の第２面側に集積回路チップ３を実装するものである。この配線基板１と実装基板２との接続は、実装基板接続部６１として例えばボールハンダを介して行われる。また配線基板１と集積回路チップ３との接続は、配線基板１に形成された電極（バンプ）７１と集積回路チップ３に形成された電極（バンプ）７１による。また、配線基板１と集積回路チップ３との隙間にはアンダーフィル剤８１が封入されていて、さらに、配線基板１上には、集積回路チップ３を被覆して封止するモールド樹脂８２が形成されている。
上記配線基板１は、基板１１上に絶縁層１２を介して上記集積回路チップ３の少なくとも一部の配線層１３が形成され、この配線層１３に接続するもので基板１１を貫通する導電性の接続部１４を備えられていて、さらに上記接続部１４の側方に基板１１の一部を介して接続部１４を囲むように絶縁部１５が形成されているものである。
次に、上記配線基板２の詳細を説明する。図１（２）に示すように、配線基板１は、基板１１と、この基板１１上に絶縁層１２を介して形成された配線層１３と、上記配線層１３に接続するもので上記基板１１を貫通するように形成された導電性の接続部１４と、上記接続部１４の側周囲に基板１１の一部を介して環状に形成されたもので基板１１を貫通する絶縁部１５とを備えているものである。さらに、上記配線層１３を被覆する絶縁層１６が形成されている。上記配線層１３は、前記（１）図に示すように、複数層に形成されていてもよい。
上記基板１１には、例えばシリコン基板が用いられる。上記接続部１４は、例えば銅で形成され、接続部１４と基板１１との絶縁性を確保するため、接続部１４の側面には、外側より、電気的絶縁性を確保する絶縁膜１４１および銅の拡散を防止するバリアメタル層１４２が形成されている。上記絶縁部１５は、上記接続部１４の周囲に環状にかつ基板１１を貫通する状態に形成されている。この絶縁部１５は、基板１１に形成された環状の貫通部側壁に絶縁膜１５１が形成されて、基板１１に対して絶縁性が確保されている。なお、製造上、上記接続部１４の側周に形成される絶縁膜１４１と絶縁部１５の絶縁膜１５１は同一層の絶縁膜で形成されてもよい。さらに、絶縁部１５は、上記絶縁膜１５１によって埋め込めない場合には、その埋め込めない部分に上記バリアメタル層１４２と同一層のバリアメタル層１５２、上記接続部１４を形成する際に形成される銅シード層１４３と同一層の銅シード層１５３により埋め込みがなされる。図面では、バリアメタル層１５２により埋め込みが完成された構成を示した。なお、絶縁部１５は、接続部１４を基板１１表面より露出させる研磨工程において研磨ストッパーとしての機能を持つ。そのため、絶縁部１５は、絶縁膜１４１のみで形成されることが最も好ましく、でき得る限り銅が広い幅を持って埋め込まれないようにすることが好ましい。また、上記環状に形成される絶縁部１５の径は、例えば、ハンダバンプが接続部１４よりはみ出すと想定される領域よりも大きく設定することが好ましい。
次に、本発明の配線基板１における絶縁部１５の形態について、図２の平面レイアウト図によって説明する。なお、図２では、一部構成部品に対して断面ではないが見やすくするためにハッチングを描いた。
図２（１）に示すように、絶縁部１５は、基板１１を厚さ方向に貫通するように形成された接続部１４に対して、この接続部１４の側方に基板１１の一部１１Ａを介して環状にかつ基板１１を厚さ方向に貫通する状態に形成されている。このように、環状に形成されることにより、接続部１４に接続されるハンダバンプ（図示せず）が接続部１４の形成領域からはみ出して形成され、接続部１４の側部の基板１１に接触したとしても、その周囲には環状の絶縁部１５が形成されているため、ハンダバンプが接触した基板部分は、環状の絶縁部１５によって囲まれているため、絶縁部１５の外側の基板１１部分とは電気的に接続されない。したがって、ハンダバンプと基板１１とは短絡を起こすことはない。
図２（２）に示すように、絶縁部１５は、基板１１を厚さ方向に貫通するように形成された接続部１４に対して、この接続部１４の側方に基板１１の一部１１Ａ、１１Ｂを介して同心円状にかつ基板１１を厚さ方向に貫通する状態に形成されている。すなわち、接続部１４側より基板１１の一部１１Ａを介して環状の第１絶縁部１５Ａが形成され、さらに基板１１の一部１１Ｂを介して環状の第２絶縁部１５Ｂが形成されているものである。このように、絶縁部１５が同心円状に配置されることにより、接続部１４に接続されるハンダバンプ（図示せず）が接続部１４の形成領域からはみ出して形成され、接続部１４の側部の基板１１に接触したとしても、その周囲には同心円状に配置された環状の絶縁部１５が形成されているため、ハンダバンプが接触した基板部分は、環状の絶縁部１５によって囲まれているため、絶縁部１５の最外の基板１１部分とは電気的に接続されない。したがって、ハンダバンプと基板１１とは短絡を起こすことはない。
図２（３）に示すように、絶縁部１５は、環状の絶縁部１５Ｒと環状に配置された複数の柱状の絶縁部１５Ｐとからなる。上記環状の絶縁部１５Ｒは、基板１１を厚さ方向に貫通するように形成された接続部１４に対して、この接続部１４の側方に基板１１の一部１１Ａを介して基板１１を厚さ方向に貫通する状態に形成されている。また、上記柱状の絶縁部１５Ｐは、例えば、上記環状の絶縁部１５Ｒの内側および外側に環状に複数が配置され、それぞれの柱状の絶縁部１５Ｐは、基板１１の厚さ方向に貫通するように形成されている。このように、絶縁部１５が配置されることにより、接続部１４に接続されるハンダバンプ（図示せず）が接続部１４の形成領域からはみ出して形成され、接続部１４の側部の基板１１部分に接触したとしても、ハンダバンプが接触した基板部分は、環状の絶縁部１５によって囲まれているため、絶縁部１５の外側の基板１１部分とは電気的に接続されない。したがって、ハンダバンプと基板１１とは短絡を起こすことはない。また、柱状の絶縁部１５Ｐを環状に配置したことにより、基板１１に接続部１４を形成する製造工程において、基板１１を研磨して接続部１４を露出させる際に、環状に配置した柱状の絶縁部１５Ｐが研磨ストッパとして作用するため、従来の基板研磨工程で基板に発生していたディッシングやエロージョンを抑制することができるという効果が得られる。
次に、本発明の配線基板の製造方法に係る一実施例を、図３〜図６の製造工程図によって説明する。ここでは、本発明の配線基板（インターポーザー基板）の製造工程を、その主要部を図示して説明する。
図３（１）に示すように、基板１１を用意する。この基板１１には、例えばシリコン基板１１を用いる。そして図３（２）に示すように、フォトリソグラフィ技術、ドライエッチング技術等によって、シリコン基板１１に接続部を形成するための穴２１を形成するとともに、この穴２１の側方に上記基板１１の一部を介して環状の溝２２を形成する。上記穴２１および凹部（以下溝として説明する）２２のそれぞれの深さは２０μｍ〜１０００μｍとし、上記穴２１の直径は１０μｍ〜５００μｍとした。ここでは一例として穴２１および溝２２のそれぞれの深さを２００μｍとした。また上記溝２２の幅は例えば０．０５μｍ〜１００μｍとし、ここでは一例として５μｍとした。上記溝２２の径は、例えば、後に形成されるハンダバンプが接続部よりはみ出すと想定される領域よりも大きく設定する。
また、上記溝２２の幅は、溝２２内に絶縁膜が埋め込まれる幅以上であればかまわない。ただしこの溝２２を形成する目的の１つにこの溝２２に埋め込まれる膜を研磨ストッパー層として用いることが上げられる。このため、溝２２の幅が広すぎると、溝２２内に接続部の構成材料となる銅が埋め込まれるようになるので、研磨ストッパー膜としての効果が小さくなる。そこで、このましくは、溝２２内には銅が埋め込まれないように、溝２２の幅を決定する。
上記凹部２２の形状は、前記図２によって説明したように絶縁部が構成されるように形成することができる。すなわち、図４（１）に示すように、凹部（溝）２２は、穴２１の側方に基板１１の一部１１Ａを介して一重の環状に穴２１と同等の深さに形成することができる。また、図４（２）に示したように、凹部（溝）２２は、穴２１の側方に基板１１の一部１１Ａ、１１Ｂを介して同心円状にかつ環状に穴２１と同等の深さに形成することができる。すなわち、穴２１側より基板１１の一部１１Ａを介して環状の第１溝２２Ａを形成し、さらに基板１１の一部１１Ｂを介して環状の第２溝２２Ｂを形成する。さらに、図４（３）に示したように、凹部２２は、環状の溝２２Ｒと環状に配置された複数の柱状の穴２２Ｐとで形成することもできる。上記環状の溝２２Ｒは、穴２１に対して、この穴２１の側方に基板１１の一部１１Ａを介して穴２１と同等の深さに形成される。また、上記柱状の穴２２Ｐは、例えば、上記環状の溝２２Ｒの内側および外側に環状に複数が配置されように形成される。なお、バンプがはみ出して形成された場合の絶縁を保持することが目的の絶縁部を形成するには、一重の環状の溝で十分である。２重以上の溝を形成する、もしくは環状に穴２２Ｐを形成するのは、それぞれの溝もしくは穴に絶縁膜が埋め込まれ、基板より接続部を露出させる研磨の際に埋め込まれた絶縁膜を研磨ストッパーとして働かせるためである。
次に、図３（３）に示すように、上記穴２１および溝２２の各内面を含む上記基板１１表面に絶縁膜３１、バリアメタル層３２、シード銅層３３を順に形成し、さらにめっき法によって穴２１および溝２２を埋め込むように銅メッキ層３４を形成する。
次に、化学的機械研磨（以下、ＣＭＰという）等によって、基板１１表面の銅メッキ層３４、シード銅層３３、バリアメタル層３２などの余剰な導電性膜を除去する。その結果、図３（４）に示すように、上記穴２１の内部に絶縁膜３１、バリアメタル層３２を介して銅からなる接続部１４が形成され、上記溝２２の各内部に絶縁膜１４を用いた絶縁部１５が形成される。この絶縁部１５は、中央部にバリアメタル膜３２が形成されていても差し支えはない。その理由は、溝２２の側壁にそって絶縁膜３１が環状に形成されているため、接続部１４と絶縁部１５の外側に基板１１とは絶縁されるからである。なお、絶縁部１５の中央部に銅が形成されていても構わないが、接続部１４を基板１１より露出させる研磨工程での研磨ストッパーとしての機能を十分に発揮させるためには、溝２２内に銅は埋め込まれていないほうが好ましい。
次に、図３（５）に示すように、基板１１表面に絶縁膜４１（前記図１の絶縁膜１２に相当）を、例えば窒化シリコン膜４２と酸化シリコン膜４３との積層構造で形成する。その後、フォトリソグラフィ技術、ドライエッチング技術等によって、上記絶縁膜４１に接続孔４４を開口した後、配線層４５（前記図１の配線層１３に相当）を形成する。この配線層４５は、ここでは説明しない半導体トランジスタ回路との接合、および配線回路を形成するために用いるもので、導電層を形成した後、フォトリソグラフィ技術、ドライエッチング技術等によって、導電層をパターニングして形成される。そして上記配線層４５を被覆する保護絶縁膜４６を形成する。この絶縁保護層４６は、例えば酸化シリコン膜４７と窒化シリコン膜４８との積層構造で形成する。
次に、図５（６）に示すように、基板１１を裏返しにし、支持基板５１に貼る。この貼り付けには、例えば接着剤５２を用いる。
その後、図５（７）に示すように、研削、研磨技術によって、基板１１の裏面を数百μｍの厚さ除去し、銅の接続部１４および絶縁部１５を露出させる。化学的機械研磨（ＣＭＰ）法により研磨を行う場合、一般的に基板１１の構成材料であるシリコンの研磨レートの高い研磨剤を用いるが、シリコンと溝２２に埋め込まれる絶縁膜３１の選択比が高い研磨剤を用いることにより絶縁膜３１をストッパー膜として用いることができる。
次に、図５（８）に示すように、上記接続部１４に接続される実装基板接続部６１として、例えばハンダバンプを形成する。
次に、上記のようにして形成した基板１１をダイシングにより個別に切断して配線基板（インターポーザー基板）１を作製する。そして、基板１１より支持基板５１を外す。次いで、図６（９）に示すように、実装基板接続部６１を介して配線基板１を実装基板（マザー基板）２に接合する。
その後、図示はしないが、上記配線基板１に形成した配線層４５に接続する電極を形成した後、その電極に半導体集積回路チップを接合する。なお、支持基板５１に基板１１を貼り付ける前にもしくは貼り付けた後に、上記基板１１に形成した配線層４５に電極を形成し、その電極に半導体集積回路チップを接合した後、上記説明した工程により配線基板１を実装基板２に接合してもよい。また、前記図１によって説明したように、配線基板１と集積回路チップ３との間の隙間にはアンダーフィル剤８１が封入され、さらに集積回路チップ３はモールド樹脂８２により封止される。
上記製造方法により、前記図１によって説明した半導体装置４が完成される。
本発明の配線基板およびその製造方法によれば、図７に示すように、実装基板接続部６１を構成するハンダバンプが接続部１４に対してずれて形成され、接続部１４の側部の基板部分１１Ａに接触しても、絶縁部１５によって実装基板接続部６１が接触した基板部分１１Ａとその他の基板１１部分とは絶縁されているため、絶縁部１４の外側の基板１１と実装基板接続部６１とが短絡を起こすことはない。
本発明の配線基板、配線基板の製造方法および半導体装置は、ＳｉＰ技術という用途に適用することが好適である。
本発明の配線基板および半導体装置に係る一実施例を示した概略構成断面図である。 本発明の配線基板における絶縁部の形態例を示す平面レイアウト図である。 本発明の配線基板の製造方法に係る一実施例を示した説明図である。 本発明の配線基板の製造方法に係る一実施例を示した説明図である。 本発明の配線基板の製造方法に係る一実施例を示した説明図である。 本発明の配線基板の製造方法に係る一実施例を示した説明図である。 本発明の配線基板の効果を説明する概略構成断面図である。 従来の配線基板の製造方法を示した説明図である。 従来の配線基板の製造方法を示した説明図である。 従来の配線基板の製造方法および実装方法を示した説明図である。 従来の配線基板の問題点を示した概略構成断面図である。 従来の配線基板の問題点を説明した概略構成断面図である。
符号の説明
１…配線基板、２…実装基板、３…集積回路チップ、１３…配線層、１４…接続部、１５…絶縁部

Claims (9)

  1. 実装基板に接続され、前記実装基板に接続される面とは反対面側に集積回路チップを実装するもので、
    前記集積回路チップの少なくとも一部の配線層が形成され、前記配線層に接続するもので基板を貫通する導電性の接続部を備えた配線基板において、
    前記接続部の側方に前記配線基板の一部を介して前記接続部を囲むように形成された絶縁部を備えた
    ことを特徴とする配線基板。
  2. 前記絶縁部は、前記接続部の側方に前記配線基板の一部を介して前記接続部の側方を囲む環状の絶縁部からなる
    ことを特徴とする請求項１記載の配線基板。
  3. 前記絶縁部は、前記接続部の側方に前記基板の一部を介して前記接続部の側方を囲む複数の環状の絶縁部が同心円状に形成されている
    ことを特徴とする請求項１記載の配線基板。
  4. 前記絶縁部は、
    前記接続部の側方に前記配線基板の一部を介して前記接続部の側方を囲む環状の絶縁部と、
    前記環状の絶縁部とは別に前記接続部の側方を囲むように配置された複数の柱状の絶縁部とからなる
    ことを特徴とする請求項１記載の配線基板。
  5. 一面側を実装基板に接続し、前記実装基板に接続される面とは反対面側に集積回路チップを実装するもので、前記集積回路チップの少なくとも一部の配線層を形成し、前記配線層に接続して基板を貫通する導電性の接続部を形成する配線基板の製造方法において、
    前記接続部を形成するための穴を前記配線基板に形成する際に、前記穴の側方に前記配線基板の一部を介して前記穴の側方を囲むように凹部を形成する工程と、
    前記穴に前記接続部を形成する際に前記凹部に絶縁部を形成する工程と
    を備えたことを特徴とする配線基板の製造方法。
  6. 前記凹部は、前記穴の側方に前記基板の一部を介して囲む環状の溝で形成される
    ことを特徴とする請求項５記載の配線基板の製造方法。
  7. 前記凹部は、前記穴の側方に前記基板の一部を介して囲む複数の同心円状の溝で形成される
    ことを特徴とする請求項５記載の配線基板の製造方法。
  8. 前記凹部は、前記穴の側方に前記基板の一部を介して囲む環状の溝と、前記環状の溝とは別に前記穴の側方を囲むように配置された複数の穴とにより形成される
    ことを特徴とする請求項５記載の配線基板の製造方法。
  9. 配線基板の一面側に実装基板を接続し、前記実装基板を接続した側とは反対面側に集積回路チップを実装する半導体装置であって、
    前記配線基板は、
    前記集積回路チップの少なくとも一部の配線層が形成され、前記配線層に接続するもので基板を貫通する導電性の接続部を備えたもので、
    前記接続部の側方に前記配線基板の一部を介して前記接続部を囲むように少なくとも環状の絶縁部が形成されている
    ことを特徴とする半導体装置。
JP2004049132A 2004-02-25 2004-02-25 配線基板およびその製造方法および半導体装置 Expired - Fee Related JP4179186B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004049132A JP4179186B2 (ja) 2004-02-25 2004-02-25 配線基板およびその製造方法および半導体装置
TW094104906A TWI251926B (en) 2004-02-25 2005-02-18 Wiring substrate, manufacturing method thereof, and semiconductor device
US11/064,495 US8035234B2 (en) 2004-02-25 2005-02-23 Wiring substrate, manufacturing method thereof, and semiconductor device
KR1020050015388A KR101139650B1 (ko) 2004-02-25 2005-02-24 배선 기판, 그 제조 방법, 및 반도체 장치
US11/969,273 US7665209B2 (en) 2004-02-25 2008-01-04 Method manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004049132A JP4179186B2 (ja) 2004-02-25 2004-02-25 配線基板およびその製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005243763A true JP2005243763A (ja) 2005-09-08
JP4179186B2 JP4179186B2 (ja) 2008-11-12

Family

ID=34858233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049132A Expired - Fee Related JP4179186B2 (ja) 2004-02-25 2004-02-25 配線基板およびその製造方法および半導体装置

Country Status (4)

Country Link
US (2) US8035234B2 (ja)
JP (1) JP4179186B2 (ja)
KR (1) KR101139650B1 (ja)
TW (1) TWI251926B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
JP2018093107A (ja) * 2016-12-06 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
KR20200083398A (ko) * 2012-02-16 2020-07-08 소이텍 전도성 비아들을 구비하는 인터포저들을 포함하는 반도체 구조물의 제조 방법, 및 이와 관련된 구조물들 및 소자들

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933935B2 (en) * 2006-10-16 2011-04-26 Oracle International Corporation Efficient partitioning technique while managing large XML documents
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US9123738B1 (en) 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
WO2016030495A1 (en) 2014-08-29 2016-03-03 Orion Engineered Carbons Gmbh Process for controlling the porosity of carbon blacks

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JP3425573B2 (ja) * 1999-05-19 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
DE10127952A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Laterale PIN-Diode und Verfahren zur Herstellung derselben
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6750516B2 (en) * 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
JP2005086036A (ja) 2003-09-09 2005-03-31 Fujitsu Ltd 配線板
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103358A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体実装構造体
KR20200083398A (ko) * 2012-02-16 2020-07-08 소이텍 전도성 비아들을 구비하는 인터포저들을 포함하는 반도체 구조물의 제조 방법, 및 이와 관련된 구조물들 및 소자들
KR102164539B1 (ko) * 2012-02-16 2020-10-12 소이텍 전도성 비아들을 구비하는 인터포저들을 포함하는 반도체 구조물의 제조 방법, 및 이와 관련된 구조물들 및 소자들
JP2018093107A (ja) * 2016-12-06 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8035234B2 (en) 2011-10-11
US7665209B2 (en) 2010-02-23
KR101139650B1 (ko) 2012-05-14
TW200531252A (en) 2005-09-16
US20080127489A1 (en) 2008-06-05
TWI251926B (en) 2006-03-21
KR20060042148A (ko) 2006-05-12
JP4179186B2 (ja) 2008-11-12
US20050184401A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
JP4035034B2 (ja) 半導体装置およびその製造方法
US8691691B2 (en) TSV pillar as an interconnecting structure
KR101139650B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 장치
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2007180529A (ja) 半導体装置およびその製造方法
JP2011258687A (ja) 半導体装置およびその製造方法
JP2005294577A (ja) 半導体装置およびその製造方法
JP2007115776A (ja) 半導体チップ及びその製造方法
TWI637467B (zh) 中介基材及其製作方法
TWI390688B (zh) Semiconductor device and method for manufacturing semiconductor device
TW201635449A (zh) 電子封裝件及其製法與基板結構
JP2013030537A (ja) 半導体装置の製造方法
JP2019140145A (ja) 半導体装置およびその製造方法
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
JP4764710B2 (ja) 半導体装置とその製造方法
JP2017050340A (ja) 半導体装置、及び半導体装置の製造方法
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
JP4324768B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009135193A (ja) シリコンスルーホールを有する半導体チップ装置及びその製造方法
JP2007103855A (ja) 半導体装置用基板および半導体装置
JP2008159950A (ja) 半導体装置
JP5751131B2 (ja) 半導体装置及びその製造方法
JP2013058525A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees