JP2013033909A - 発光素子搭載用基板及びledパッケージ - Google Patents
発光素子搭載用基板及びledパッケージ Download PDFInfo
- Publication number
- JP2013033909A JP2013033909A JP2012064700A JP2012064700A JP2013033909A JP 2013033909 A JP2013033909 A JP 2013033909A JP 2012064700 A JP2012064700 A JP 2012064700A JP 2012064700 A JP2012064700 A JP 2012064700A JP 2013033909 A JP2013033909 A JP 2013033909A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pair
- wiring patterns
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Abstract
【課題】片面配線基板を用いたフリップチップ実装が可能であり、放熱性が良好な発光素子搭載用基板及びこれを用いたLEDパッケージを提供する。
【解決手段】発光素子搭載用基板は、絶縁性を有する基板と、前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有する。
【選択図】 図1
【解決手段】発光素子搭載用基板は、絶縁性を有する基板と、前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有する。
【選択図】 図1
Description
本発明は、発光素子搭載用基板及びこれを用いたLEDパッケージに関する。
近年、省エネルギーの観点から発光素子としてLED(Light Emitting Diode)チップを用いた表示装置や照明装置が注目されるようになり、世界的なレベルでLEDチップとそれに関連する製品や技術の開発競争が起きている。その象徴の一例として、単位明るさ当りの価格(円/lm)が指標として周知されているほどである。
そのような中、LEDチップに関しては発光効率の観点から、発光面側に電極を持つワイヤボンディング型のLEDチップとは別に、電極をLEDチップの裏面に設けたフリップチップ型のLEDチップが注目されている。このフリップチップ型のLEDチップを実装する基板には、基板の放熱性、配線パターンの微細性、基板の平坦性などが必要とされるため、セラミック基板が多く使用されているのが現状である。
しかし、セラミック基板は、比較的小さなサイズ(例えば50mm四方)のブロック単位での焼結を余儀なくされるため、大量生産しても安価になりにくく、配線パターンが微細になるほどに、配線パターンの微細さに対する焼結の歪みの割合が無視できなくなってくる。加えて、最近は基板の薄さも要求されているので、ハンドリング時の衝撃で割れる確率が高くなってきている。
この代替基板としては、従来からあるリジット基板、テープ基板(TAB:Tape Automated Bonding)、フレキシブル基板、メタルベース基板などを使うことが検討されている。その際、良好な放熱性とフリップチップ実装可能な配線パターンの微細性について両立させるためには、基板の両面に配線が形成され、これらの配線同士が貫通ビアで電気的に接続された両面配線基板を採用するのが一般的である(例えば、特許文献1参照。)。
特許文献1に開示された発光装置は、導通領域と非導通領域を有する金属基板と、金属基板上に絶縁層を介して形成された一対の配線パターンと、一対の配線パターンにフリップチップ実装され、底面に2つの電極を有するLEDチップと、金属基板の導通領域とLEDチップの2つの電極を一対の配線パターンを介して接続する一対の貫通ビアとを備えている。
しかし、両面配線基板の形態として、放熱性確保のための貫通ビアや配線の微細性を持たせると、片面配線基板に比べてどうしても高価になってしまうため、単位明るさあたりの価格(円/lm)という指標で競争力を失う原因となる。また、LEDチップのサイズよりも小さい断面積の貫通ビアを介して放熱する構成では、十分な放熱性を得る事が困難である。
したがって、本発明の目的は、片面配線基板を用いたフリップチップ実装が可能であり、放熱性が良好な発光素子搭載用基板及びこれを用いたLEDパッケージを提供することにある。
本発明は、上記目的を達成するため、以下の発光素子搭載用基板及びLEDパッケージを提供する。
[1] 絶縁性を有する基板と、前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有することを特徴とする発光素子搭載用基板を提供する。
[2]前記基板は、半径50mmで曲げてもクラックが発生しない可撓性を有する前記[1]に記載の発光素子搭載用基板。
[3]前記一対の配線パターンは、それぞれが0.1mm2以上の面積を有し、前記第1の間隔は、0.3mm以上の範囲にわたって前記配線パターンの表面において配線厚さの1.5倍以下の間隔となるように前記基板の前記一方の面上に形成され、前記第2の間隔は、0.3mm以上の範囲にわたって前記基板の前記一方の面側において0.2mm以下の間隔となるように前記基板に設けられた前記[1]又は[2]に記載の発光素子搭載用基板。
[4]前記配線パターンは、銅又は銅合金から形成され、前記充填部は、前記貫通孔の前記基板の厚さの1/2以上の部分に充填された銅又は銅合金から形成された前記[1]乃至[3]のいずれかに記載の発光素子搭載用基板。
[5]前記配線パターン及び前記充填部は、ともに350W/mk以上の熱伝導率を有する前記[1]乃至[4]のいずれかに記載の発光素子搭載用基板。
[6]前記一対の配線パターンは、前記第1の間隔を有する部分に凸部を有し、前記一対の充填部は、前記一対の配線パターンの前記凸部と概略同じ位置であって前記第2の間隔を有する部分に凸部を有する前記[1]乃至[5]のいずれかに記載の発光素子搭載用基板。
[7]前記一対の配線パターンは、前記一方の面側の表面に、硫酸バリウム(BaSO4)の白色を基準とした分光反射率計による測定において、波長450〜700nmの範囲の初期全反射率が80%以上の反射層を有する前記[1]乃至[6]のいずれかに記載の発光素子搭載用基板。
[8]前記基板の前記一方の面と反対側の面側に、ソルダーレジスト層を有する前記[1]乃至[7]のいずれかに記載の発光素子搭載用基板。
[9]上記の発光素子搭載用基板の前記一対の配線パターンを跨ぐように、若しくは一方の配線パターンの上面に前記発光素子としてLEDチップを搭載して前記配線パターンと前記LEDチップとを電気的に接続し、前記LEDチップを封止樹脂で封止した構成のLEDパッケージ。
本発明によれば、片面配線基板を用いたフリップチップ実装が可能であり、放熱性が良好な発光素子搭載用基板及びこれを用いたLEDパッケージを提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複説明を省略する。
[実施の形態の要約]
本実施の形態に係る発光素子搭載用基板は、絶縁性を有する基板と、前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有するものである。
本実施の形態に係る発光素子搭載用基板は、絶縁性を有する基板と、前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有するものである。
配線パターンには、発光素子が搭載されるべき搭載領域が存在している。ここで、「搭載領域」とは、発光素子の搭載を予定している領域をいい、通常は矩形状の領域であり、発光素子の数が1つのときは、発光素子の面積と概略等しくなり、発光素子の数が複数のときは、複数の発光素子を囲んだ1つの領域、又は個々の発光素子に対応した複数の領域をいう。また、「搭載領域」は、一対の配線パターンに跨って存在する場合や、一対の配線パターンのうち一方の配線パターンに存在する場合などがある。
充填部の面積を搭載領域の面積よりも広く、かつ、配線パターンの面積の50%以上とすることにより、充填部の放熱性が増大する。
[第1の実施の形態]
図1(a)は、本発明の第1の実施の形態に係るLEDパッケージの断面図、図1(b)は、図1(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。
図1(a)は、本発明の第1の実施の形態に係るLEDパッケージの断面図、図1(b)は、図1(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。
発光装置の一例としてのLEDパッケージ1は、発光素子搭載用基板2の一対の配線パターン22A、22Bの搭載領域30に、発光素子として底面に電極31a、31bを有するフリップチップ型のLEDチップ3をバンプ32a、32bによって接続するフリップチップ実装し、LEDチップ3を封止樹脂4Aで封止したものである。
発光素子搭載用基板2は、基板の片面に配線を有するいわゆる片面配線基板であり、基板としての樹脂フィルム20と、LEDチップ3が搭載される搭載領域30を有して樹脂フィルム20の一方の面である表面20a上に接着剤21を介して形成された一対の配線パターン22A、22Bと、樹脂フィルム20を厚さ方向に貫通する一対の貫通孔20cが形成され、一対の配線パターン22A、22Bに接触するとともに樹脂フィルム20の一方の面と反対側の面である裏面20b側に露出するように一対の貫通孔20cに充填された金属からなる一対の充填部23A、23Bと、一対の配線パターン22A、22Bを覆うように樹脂フィルム20の表面20a側に形成され、LEDチップ3からの光を反射させる反射層24とを備える。なお、図1(a)中、24aは、バンプ32a、32bを通過させるための開口である。
次に、上記LEDパッケージ1の各部について説明する。
(樹脂フィルム)
樹脂フィルム20は、半径50mmで曲げてもクラックが発生しない可撓性(柔軟性)と絶縁性を有するのが好ましい。樹脂フィルム20として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドなどの樹脂からなるフィルムを用いることができる。
樹脂フィルム20は、半径50mmで曲げてもクラックが発生しない可撓性(柔軟性)と絶縁性を有するのが好ましい。樹脂フィルム20として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドなどの樹脂からなるフィルムを用いることができる。
(配線パターン)
一対の配線パターン22A、22Bは、搭載領域30の所定の方向に沿う一辺30aの長さ、例えば0.3mm以上の範囲にわたって搭載領域30の所定の方向に直交する方向に沿う他の一辺30bの長さ、例えば0.04mm以下の第1の間隔d1を有して、対向するように離間する。配線パターンは、半導体パッケージ上面の面積のうち、50%以上存在させるのが望ましい。配線パターンの面積比を大きくすることで、反射効率の劣る樹脂フィルム20の露出領域を小さくすることができ、パッケージの反射率を従来よりも向上させることも可能になる。
なお、第1の間隔d1は、例えば、フォトリソグラフィ技術、エッチング処理で作製可能な最小値に設定するのが望ましい。具体的には、30μm〜100μmが好ましい。
また、配線パターン22A、22B間の第1の間隔d1は、配線パターン22A、22Bの厚さをtとしたとき、d1≦(t+10μm)と定めてもよい。配線パターン22A、22Bの厚さtは、30μm以上が好ましい。
一対の配線パターン22A、22Bは、搭載領域30の所定の方向に沿う一辺30aの長さ、例えば0.3mm以上の範囲にわたって搭載領域30の所定の方向に直交する方向に沿う他の一辺30bの長さ、例えば0.04mm以下の第1の間隔d1を有して、対向するように離間する。配線パターンは、半導体パッケージ上面の面積のうち、50%以上存在させるのが望ましい。配線パターンの面積比を大きくすることで、反射効率の劣る樹脂フィルム20の露出領域を小さくすることができ、パッケージの反射率を従来よりも向上させることも可能になる。
なお、第1の間隔d1は、例えば、フォトリソグラフィ技術、エッチング処理で作製可能な最小値に設定するのが望ましい。具体的には、30μm〜100μmが好ましい。
また、配線パターン22A、22B間の第1の間隔d1は、配線パターン22A、22Bの厚さをtとしたとき、d1≦(t+10μm)と定めてもよい。配線パターン22A、22Bの厚さtは、30μm以上が好ましい。
配線パターン22A、22Bは、350W/mk以上の熱伝導率を有するのが好ましい。そのような配線パターン22A、22Bの材料としては、銅(純銅)又は銅合金などを用いることができる。配線パターン22A、22Bの材料に銅を用いることにより、396W/mkを実現することができる。配線パターン22A、22Bの形状は、本実施の形態では、矩形状であるが、これに限られず、5角形以上の多角形でもよく、曲線、円弧等を含む形状でもよい。
(充填部)
一対の充填部23A、23Bは、搭載領域30の所定の方向に沿う一辺30aの長さ、例えば0.3mm以上の範囲にわたって搭載領域30の所定の方向に直交する方向の他の一辺30bの長さ、例えば0.3mm以下の第2の間隔d2を有する。第2の間隔d2としては0.2mm以下が好ましい。また、一対の充填部23A、23Bは、樹脂フィルム20の表面20a側から見たとき、それぞれが搭載領域30の面積よりも広く、かつ、それぞれが配線パターン22A、22Bの面積の50%以上好ましくは75%以上の面積を有するのが良い。一対の充填部23A、23Bは、それぞれが配線パターン22A、22Bの面積よりも広い面積を有していてもよい。本実施の形態では、充填部23A、23Bは、配線パターン22A、22Bの面積の80%程度の面積を有する。
充填部は、LEDパッケージにおいて、搭載したLEDチップの下に存在するように配置されている。そのため、熱の伝導経路がLEDチップの下方に向かって最短経路が形成されるので放熱性を向上させることが可能となる。
本実施の形態において、充填部は配線パターンと相似形状に設けられているが、これに限られるものではない。
一対の充填部23A、23Bは、搭載領域30の所定の方向に沿う一辺30aの長さ、例えば0.3mm以上の範囲にわたって搭載領域30の所定の方向に直交する方向の他の一辺30bの長さ、例えば0.3mm以下の第2の間隔d2を有する。第2の間隔d2としては0.2mm以下が好ましい。また、一対の充填部23A、23Bは、樹脂フィルム20の表面20a側から見たとき、それぞれが搭載領域30の面積よりも広く、かつ、それぞれが配線パターン22A、22Bの面積の50%以上好ましくは75%以上の面積を有するのが良い。一対の充填部23A、23Bは、それぞれが配線パターン22A、22Bの面積よりも広い面積を有していてもよい。本実施の形態では、充填部23A、23Bは、配線パターン22A、22Bの面積の80%程度の面積を有する。
充填部は、LEDパッケージにおいて、搭載したLEDチップの下に存在するように配置されている。そのため、熱の伝導経路がLEDチップの下方に向かって最短経路が形成されるので放熱性を向上させることが可能となる。
本実施の形態において、充填部は配線パターンと相似形状に設けられているが、これに限られるものではない。
充填部23A、23Bは、樹脂フィルム20を厚さ方向に貫通する貫通孔20cの樹脂フィルム20の厚さの1/2以上の部分に充填して形成されている。本実施の形態では、貫通孔20c内のほぼ全てに充填部23A、23Bを充填している。
充填部23A、23Bは、配線パターン22A、22Bと同様に350W/mk以上の熱伝導率を有するのが好ましい。そのような充填部23A、23Bの材料としては、銅(純銅)又は銅合金などを用いることができる。充填部23A、23Bの材料に純銅を用いることにより、396W/mkを実現することができる。
(反射層)
反射層24は、硫酸バリウム(BaSO4)の白色を基準とした分光光度計による測定において、波長450〜700nmの範囲の初期全反射率が80%以上を有するのが好ましい。そのような材料として、白色のフィルムやレジストを用いてもよい。また、配線パターン22A、22B上に銀めっきを施して反射層としてもよい。
反射層24は、硫酸バリウム(BaSO4)の白色を基準とした分光光度計による測定において、波長450〜700nmの範囲の初期全反射率が80%以上を有するのが好ましい。そのような材料として、白色のフィルムやレジストを用いてもよい。また、配線パターン22A、22B上に銀めっきを施して反射層としてもよい。
(LEDチップ)
LEDチップ3は、例えば、0.3〜1.0mm角程度のサイズを有し、底面に少なくとも一対のアルミニム等からなる電極31a、31bと、電極31a、31bに形成された金等からなるバンプ32a、32bとを有する。なお、LEDチップとして、底面と上面にそれぞれ電極を有し、又は上面に2つ以上の電極を有し、ワイヤによって接続するワイヤボンディング型のLEDチップを用いてもよいし、それらを組み合わせてもよい。
LEDチップ3は、例えば、0.3〜1.0mm角程度のサイズを有し、底面に少なくとも一対のアルミニム等からなる電極31a、31bと、電極31a、31bに形成された金等からなるバンプ32a、32bとを有する。なお、LEDチップとして、底面と上面にそれぞれ電極を有し、又は上面に2つ以上の電極を有し、ワイヤによって接続するワイヤボンディング型のLEDチップを用いてもよいし、それらを組み合わせてもよい。
(封止樹脂)
封止樹脂4Aは、本実施例ではLEDチップ3が発光する光に指向性を持たせるため、表面が球状あるいは曲面を有するが、これに限られない。また、封止樹脂4Aの材料として、シリコーン樹脂等の樹脂を用いることができる。
封止樹脂4Aは、本実施例ではLEDチップ3が発光する光に指向性を持たせるため、表面が球状あるいは曲面を有するが、これに限られない。また、封止樹脂4Aの材料として、シリコーン樹脂等の樹脂を用いることができる。
<数値範囲の意義>
次に、上記各部に関する数値範囲の意義について説明する。
次に、上記各部に関する数値範囲の意義について説明する。
(樹脂フィルムの可撓性)
樹脂フィルム20の半径R=50mmで曲げてもクラックが発生しないようにしたのは、以下の理由による。一般に、エッチングなどの液処理プロセスを大量に効率よく構成する方法としては、ロールtoロールによる方法が効率的である。しかし、ロールtoロールにより、樹脂フィルム20を一直線に搬送して処理時間(処理長さ)を稼ごうとすると、搬送スピードが遅くなりすぎたり、製造装置が長くなり過ぎたりする問題がある。また、ロール状の樹脂フィルム20の交換やジョイントを製造装置を稼動したままで行おうとすると、アキュムレートする機構が必要になる。この問題を解決する方法としては、例えば半径R=100mm以上の固定ローラや可動ローラを用いてワークを上下方向にジグザクに搬送するのが一般的である。半径R=50mmでもクラックが生じない樹脂フィルム20を用いるのはこのためである。
樹脂フィルム20の半径R=50mmで曲げてもクラックが発生しないようにしたのは、以下の理由による。一般に、エッチングなどの液処理プロセスを大量に効率よく構成する方法としては、ロールtoロールによる方法が効率的である。しかし、ロールtoロールにより、樹脂フィルム20を一直線に搬送して処理時間(処理長さ)を稼ごうとすると、搬送スピードが遅くなりすぎたり、製造装置が長くなり過ぎたりする問題がある。また、ロール状の樹脂フィルム20の交換やジョイントを製造装置を稼動したままで行おうとすると、アキュムレートする機構が必要になる。この問題を解決する方法としては、例えば半径R=100mm以上の固定ローラや可動ローラを用いてワークを上下方向にジグザクに搬送するのが一般的である。半径R=50mmでもクラックが生じない樹脂フィルム20を用いるのはこのためである。
(配線パターンの厚さ)
配線パターン22A、22Bの厚さを30μm以上としたのは、以下の理由による。配線パターン22A、22Bの材料として銅箔を用いた場合、銅箔は、18μm、35μm、70μm、105μmという単位で市販されている。経験上18μmの銅箔は、水平方向への熱伝導量が足りないことが多いので、35μm以上の厚さの銅箔を使って製造することが多くなる。そうした場合、表面の化学研磨等によって薄くなっても30μm以上は確保するという理由で配線パターン22A、22Bの厚さを30μm以上とした。
配線パターン22A、22Bの厚さを30μm以上としたのは、以下の理由による。配線パターン22A、22Bの材料として銅箔を用いた場合、銅箔は、18μm、35μm、70μm、105μmという単位で市販されている。経験上18μmの銅箔は、水平方向への熱伝導量が足りないことが多いので、35μm以上の厚さの銅箔を使って製造することが多くなる。そうした場合、表面の化学研磨等によって薄くなっても30μm以上は確保するという理由で配線パターン22A、22Bの厚さを30μm以上とした。
(配線パターン間の第1の間隔d1)
現状のエッチング技術においては、概ね配線パターン22A、22Bの材料として銅箔を用いた場合、銅箔の厚さと同程度の幅でライン/スペースとするのが微細化の限界なので、多少余裕を見て銅箔の厚さ+10μmを配線パターン22A、22B間の第1の間隔d1とした。
現状のエッチング技術においては、概ね配線パターン22A、22Bの材料として銅箔を用いた場合、銅箔の厚さと同程度の幅でライン/スペースとするのが微細化の限界なので、多少余裕を見て銅箔の厚さ+10μmを配線パターン22A、22B間の第1の間隔d1とした。
(充填部の厚さ)
充填部23A、23Bは、厚い方が熱を吸収できて、放熱面積も増え、また、実装基板上に印刷されたはんだペーストとも接触しやすくなるが、一方充填部23A、23Bを厚くすることは、コスト的に不利になる。一般的に樹脂フィルム20の厚みは50μm程度なので、その50%である25μm程度は必要という経験から、充填部23A、23Bの厚さを樹脂フィルム20の厚さの1/2以上としたものである。
充填部23A、23Bは、厚い方が熱を吸収できて、放熱面積も増え、また、実装基板上に印刷されたはんだペーストとも接触しやすくなるが、一方充填部23A、23Bを厚くすることは、コスト的に不利になる。一般的に樹脂フィルム20の厚みは50μm程度なので、その50%である25μm程度は必要という経験から、充填部23A、23Bの厚さを樹脂フィルム20の厚さの1/2以上としたものである。
(充填部間の第2の間隔d2)
充填部23A、23B間の第2の間隔d2は、小さいほどよいが、例えば樹脂フィルム20の材料として、50μmの厚さのポリイミドを安定して抜くには、概ね0.15mm幅が限界であるとの経験から、充填部23A、23B間の第2の間隔d2を0.20mm以下とした。
充填部23A、23B間の第2の間隔d2は、小さいほどよいが、例えば樹脂フィルム20の材料として、50μmの厚さのポリイミドを安定して抜くには、概ね0.15mm幅が限界であるとの経験から、充填部23A、23B間の第2の間隔d2を0.20mm以下とした。
(LEDパッケージの製造方法)
次に、図1に示すLEDパッケージ1の製造方法の一例を説明する。
次に、図1に示すLEDパッケージ1の製造方法の一例を説明する。
図2は、図1に示すLEDパッケージ1をテープ基板(TAB:Tape Automated Bonding)を用いた外観を示す平面図である。LEDパッケージ1は、テープ基板100を用いて製造することができる。なお、LEDパッケージ1は、リジット基板やフレキシブル基板などを用いた他の製造方法により製造してもよい。テープ基板100は、1つのLEDパッケージ1が形成されるユニットパターン101の集合体である複数のブロック102が長手方向に形成され、ブロック102の両側には、それぞれ複数のスプロケット穴103が等間隔で形成されている。
図3(a)〜(e)は、図1に示す発光素子搭載用基板2の製造方法の一例を1つのユニットパターン101について示す断面図である。
(1)電気的絶縁材の準備
まず、図3(a)に示すように、接着剤21と樹脂フィルム20からなる電気的絶縁材200を準備する。この電気的絶縁材200は、市販(株式会社巴川製紙所、東レ株式会社、株式会社有沢製作所など)されており、接着剤21は、カバーフィルム(図示せず)で保護されている。この電気的絶縁材200を購入ではなく自ら製造しようとする場合には、樹脂フィルム20として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドのいずれかの樹脂からなるフィルムに、エポキシ系で熱硬化の接着剤付きシートをラミネートして製造することができる。この電気的絶縁材200は、TABの製造ラインを流すためにロール形態が好適であり、予め所望の幅にスリットしてからラミネートしてもよいし、広い幅でラミネートしてから所望の幅にスリットしてもよい(図示せず)。
まず、図3(a)に示すように、接着剤21と樹脂フィルム20からなる電気的絶縁材200を準備する。この電気的絶縁材200は、市販(株式会社巴川製紙所、東レ株式会社、株式会社有沢製作所など)されており、接着剤21は、カバーフィルム(図示せず)で保護されている。この電気的絶縁材200を購入ではなく自ら製造しようとする場合には、樹脂フィルム20として、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミドのいずれかの樹脂からなるフィルムに、エポキシ系で熱硬化の接着剤付きシートをラミネートして製造することができる。この電気的絶縁材200は、TABの製造ラインを流すためにロール形態が好適であり、予め所望の幅にスリットしてからラミネートしてもよいし、広い幅でラミネートしてから所望の幅にスリットしてもよい(図示せず)。
(2)充填部用の貫通孔の形成
次に、図3(b)に示すように、電気的絶縁材200に充填部23A、23Bのための貫通孔20cを打ち抜き金型であける。この加工においては、一対の貫通孔20c間の第2の間隔d2を0.30mm以上の長さにわたって0.20mm以下にする必要があるので、剛性のある高精度の打ち抜き金型が必要になる。具体的には、可動ストリッパー方式の金型で、ダイとストリッパーをワイヤ放電加工機で共加工したり、パンチ、ダイ、ストリッパーの主要な加工精度を±0.002mm以下で加工し、パンチ、ダイ、ストリッパーのそれぞれのクリアランスを微調整するなどの手段を講じる必要がある。また、この貫通孔20cの加工の際に、必要に応じてスプロケット穴103やアライメント用の穴(図示せず)をあけてもよい。
次に、図3(b)に示すように、電気的絶縁材200に充填部23A、23Bのための貫通孔20cを打ち抜き金型であける。この加工においては、一対の貫通孔20c間の第2の間隔d2を0.30mm以上の長さにわたって0.20mm以下にする必要があるので、剛性のある高精度の打ち抜き金型が必要になる。具体的には、可動ストリッパー方式の金型で、ダイとストリッパーをワイヤ放電加工機で共加工したり、パンチ、ダイ、ストリッパーの主要な加工精度を±0.002mm以下で加工し、パンチ、ダイ、ストリッパーのそれぞれのクリアランスを微調整するなどの手段を講じる必要がある。また、この貫通孔20cの加工の際に、必要に応じてスプロケット穴103やアライメント用の穴(図示せず)をあけてもよい。
(3)銅箔の形成
次に、図3(c)に示すように、銅箔220をラミネートする。銅箔220は、電解箔、または圧延箔で、裏面の表面粗さが算術平均粗さRaが概ね3μm以下で35〜105μm程度の厚さのなかから選定すると、後のエッチング工程で、(銅箔の厚さ+10μm)以下の第1の間隔d1を形成するのが比較的容易になる。ラミネートは常圧又は減圧環境下のロールラミネーターを使用するのが好ましいが、ダイヤフラム式、平板プレス式、スチールベルト式のラミネーターでもよい。ラミネート時の条件は、接着剤メーカが示す参考条件を基準に選定することが可能である。多くの熱硬化性接着材の場合はラミネート終了後、例えば150℃以上の高温でポストキュアを行うのが一般的である。この点も接着剤メーカの参考条件を基準に決定する。
次に、図3(c)に示すように、銅箔220をラミネートする。銅箔220は、電解箔、または圧延箔で、裏面の表面粗さが算術平均粗さRaが概ね3μm以下で35〜105μm程度の厚さのなかから選定すると、後のエッチング工程で、(銅箔の厚さ+10μm)以下の第1の間隔d1を形成するのが比較的容易になる。ラミネートは常圧又は減圧環境下のロールラミネーターを使用するのが好ましいが、ダイヤフラム式、平板プレス式、スチールベルト式のラミネーターでもよい。ラミネート時の条件は、接着剤メーカが示す参考条件を基準に選定することが可能である。多くの熱硬化性接着材の場合はラミネート終了後、例えば150℃以上の高温でポストキュアを行うのが一般的である。この点も接着剤メーカの参考条件を基準に決定する。
(4)充填部の埋め込み
次に、図3(d)に示すように、貫通孔20cに電気銅めっきで埋め込みめっきを行って充填部23A、23Bを形成する。埋め込みめっきの方法については、特開2003−124264号公報などでも公開されている。具体的には、銅箔面をめっき用マスキングテープでマスキングして銅めっきを行うわけであるが、銅めっき液の種類やめっき条件を変えることによって、充填部23A、23Bの先端を凸にも凹にも平坦にも形成が可能である。また、充填部23A、23Bの厚さもめっき条件(主にめっき時間)によって調整ができる。銅めっき液とその使用方法の情報については、銅めっき液を販売しているメーカ(荏原ユージライト株式会社、アトテックジャパン株式会社など)から容易に入手可能なので詳細な説明は省略する。
次に、図3(d)に示すように、貫通孔20cに電気銅めっきで埋め込みめっきを行って充填部23A、23Bを形成する。埋め込みめっきの方法については、特開2003−124264号公報などでも公開されている。具体的には、銅箔面をめっき用マスキングテープでマスキングして銅めっきを行うわけであるが、銅めっき液の種類やめっき条件を変えることによって、充填部23A、23Bの先端を凸にも凹にも平坦にも形成が可能である。また、充填部23A、23Bの厚さもめっき条件(主にめっき時間)によって調整ができる。銅めっき液とその使用方法の情報については、銅めっき液を販売しているメーカ(荏原ユージライト株式会社、アトテックジャパン株式会社など)から容易に入手可能なので詳細な説明は省略する。
(5)銅箔のパターニング
次に、図3(e)に示すように、銅箔220のパターニングを行って配線パターン22A、22Bを形成する。図示はしないが、パターニングについてはフォトリソグラフィを用いるので、銅箔220にレジストを塗工し、露光した後、現像してエッチングし、エッチング後のレジストを剥離するという一連の作業を行って配線パターン22A、22Bを形成する。
次に、図3(e)に示すように、銅箔220のパターニングを行って配線パターン22A、22Bを形成する。図示はしないが、パターニングについてはフォトリソグラフィを用いるので、銅箔220にレジストを塗工し、露光した後、現像してエッチングし、エッチング後のレジストを剥離するという一連の作業を行って配線パターン22A、22Bを形成する。
銅箔220のパターニングを行う際には、レジストの代わりにドライフィルムを用いてもよい。また、埋め込みめっきを行った面は、マスキングテープを貼るか、裏止め材を塗工するかしてエッチング液などの薬液から充填部23A、23Bを保護することが望ましい。エッチングの際には、一般的な塩化第二鉄系か塩化第二銅系のエッチング液を使うだけでは、パターンの断面が裾広がりになってしまい、パターンの表面において(配線パターン22A、22Bの厚さ+10μm)以下の第1の間隔d1を形成すると、配線パターン22A、22Bの裾部分がつながってしまう。そこで、エッチング時に銅箔220の側壁をエッチング液から保護しながら板厚方向にエッチングしていくタイプのエッチング液を選定し、エッチング液のスプレーパターン等を最適化することが必要になる。この種のエッチング液メーカとしては、例えば株式会社ADEKAがある。また、エッチングで配線パターン22A、22Bの間隔d1を所望の値に小さくできない場合は、形成した配線パターン22A、22Bに銅めっきして、配線パターン22A、22Bの厚さと幅を銅めっき厚み分太らせることで、配線パターン22A、22Bの間隔d1を小さくすることもできる。
(6)めっき処理
次に、図示しないが、埋め込みめっき側のマスキングテープを剥して、配線パターン22A、22B及び充填部23A、23Bの表面に金、銀、パラジウム、ニッケル、すず、銅のいずれかの金属を含むめっきを行う。めっきは、複数の種類、複数の層でもよい。めっきの方法としては、めっき用給電線が不要な無電解めっきが望ましいが、電解めっきでもよい。このとき、銅箔のパターン面と埋め込みめっき面側で交互にマスキングしながら別の種類のめっきをすることでもよい。また、めっきの面積を削減するために、銅箔のパターン面はあらかじめ、めっきが不要な部分をレジストやカバーレイでカバーしてからめっきすることでもよい。
次に、図示しないが、埋め込みめっき側のマスキングテープを剥して、配線パターン22A、22B及び充填部23A、23Bの表面に金、銀、パラジウム、ニッケル、すず、銅のいずれかの金属を含むめっきを行う。めっきは、複数の種類、複数の層でもよい。めっきの方法としては、めっき用給電線が不要な無電解めっきが望ましいが、電解めっきでもよい。このとき、銅箔のパターン面と埋め込みめっき面側で交互にマスキングしながら別の種類のめっきをすることでもよい。また、めっきの面積を削減するために、銅箔のパターン面はあらかじめ、めっきが不要な部分をレジストやカバーレイでカバーしてからめっきすることでもよい。
以上で、図2に示したようなテープ基板100を形成することができ、発光素子搭載用基板2がロール形態で完成することになる。
(7)テープ基板の切断、LEDチップの搭載
次に、完成したテープ基板100を、ブロック102単位で所望の長さに切断して、LEDチップ3をマウンタで搭載領域30上にマウントする。LEDチップ3のバンプ32a、32bの材質(金やはんだ)に合わせて、最適なマウンタを選択するとよい。なお、ワイヤボンディング型のLEDチップについても同様にしてマウントすることができる。マウンタのメーカとして、例えばJUKI株式会社、パナソニック ファクトリーソリューションズ株式会社、株式会社日立ハイテクインスツルメンツ、株式会社新川などがある。
次に、完成したテープ基板100を、ブロック102単位で所望の長さに切断して、LEDチップ3をマウンタで搭載領域30上にマウントする。LEDチップ3のバンプ32a、32bの材質(金やはんだ)に合わせて、最適なマウンタを選択するとよい。なお、ワイヤボンディング型のLEDチップについても同様にしてマウントすることができる。マウンタのメーカとして、例えばJUKI株式会社、パナソニック ファクトリーソリューションズ株式会社、株式会社日立ハイテクインスツルメンツ、株式会社新川などがある。
(8)封止樹脂の形成
次に、必要に応じて、大気圧のプラズマクリーニングやLEDチップ3のアンダーフィリングをへて、コンプレッションモールド装置と金型によってLEDチップ3を封止樹脂4Aとして、例えばシリコーン樹脂で封止(コンプレッションモールド)する。封止樹脂4Aには、蛍光体を混入させてもよいし、事前に蛍光体の入った樹脂をポッティング封止してから封止してもよい。
次に、必要に応じて、大気圧のプラズマクリーニングやLEDチップ3のアンダーフィリングをへて、コンプレッションモールド装置と金型によってLEDチップ3を封止樹脂4Aとして、例えばシリコーン樹脂で封止(コンプレッションモールド)する。封止樹脂4Aには、蛍光体を混入させてもよいし、事前に蛍光体の入った樹脂をポッティング封止してから封止してもよい。
(9)LEDパッケージの個片化
LEDパッケージ1をLEDパッケージ単位(1ユニット)に個片化(分割)する。この場合、一般的には回転砥石によって切断するダイシングで行うが、例えばビグ刃と呼ばれるような刃物で押し切りすることでも可能である。以上のようにしてLEDパッケージ1を完成させることができる。
LEDパッケージ1をLEDパッケージ単位(1ユニット)に個片化(分割)する。この場合、一般的には回転砥石によって切断するダイシングで行うが、例えばビグ刃と呼ばれるような刃物で押し切りすることでも可能である。以上のようにしてLEDパッケージ1を完成させることができる。
(LEDパッケージの動作)
次に、LEDパッケージ1の動作について説明する。LEDパッケージ1は、例えば実装基板に実装され、LEDチップ3が実装基板と電気的に接続される。すなわち、実装基板上には、一対の給電用パターンが形成されており、一対の給電用パターンにLEDパッケージ1の充填部23A、23Bがはんだペーストを介して電気的に接続される。給電用パターンにLEDチップ3を駆動するのに必要な電圧を印加すると、その電圧が充填部23A、23B、配線パターン22A、22B、バンプ32a、32b及び電極31a、31bを介してLEDチップ3に印加される。LEDチップ3は、電圧の印加によって電流が流れることによって発光し、光を封止樹脂4Aを介して外部に出射する。LEDチップ3の発熱は、電極31a、31b、バンプ32a、32b及び配線パターン22A、22Bを介して充填部23A、23Bに伝達し、実装基板に放熱される。
次に、LEDパッケージ1の動作について説明する。LEDパッケージ1は、例えば実装基板に実装され、LEDチップ3が実装基板と電気的に接続される。すなわち、実装基板上には、一対の給電用パターンが形成されており、一対の給電用パターンにLEDパッケージ1の充填部23A、23Bがはんだペーストを介して電気的に接続される。給電用パターンにLEDチップ3を駆動するのに必要な電圧を印加すると、その電圧が充填部23A、23B、配線パターン22A、22B、バンプ32a、32b及び電極31a、31bを介してLEDチップ3に印加される。LEDチップ3は、電圧の印加によって電流が流れることによって発光し、光を封止樹脂4Aを介して外部に出射する。LEDチップ3の発熱は、電極31a、31b、バンプ32a、32b及び配線パターン22A、22Bを介して充填部23A、23Bに伝達し、実装基板に放熱される。
(第1の実施の形態の効果)
本実施の形態によれば、以下の効果を奏する。
(a)樹脂フィルムの表面に極力狭い間隔で一対の配線パターンを形成し、それに対応する位置に樹脂フィルムを貫通するように設けた貫通穴の中に金属からなる充填部を配線パターンに接触させつつ樹脂フィルムの裏面に露出させた片面配線基板なので、フリップチップ実装も可能となる。また、充填部の面積を搭載領域の面積よりも広く、かつ、配線パターンの面積の50%以上とすることにより、充填部の放熱面積が増大し、放熱性が良好となる。
(b)発光素子搭載用基板としての汎用性を高めることができるので、その結果として単位明るさ当たりの価格の安価なLEDパッケージを提供することが可能になる。
(c)放熱性に関しては、主に配線パターンや充填部の厚さと面積と位置を調整することで、熱の伝導・対流・放射の調整が可能になる。
本実施の形態によれば、以下の効果を奏する。
(a)樹脂フィルムの表面に極力狭い間隔で一対の配線パターンを形成し、それに対応する位置に樹脂フィルムを貫通するように設けた貫通穴の中に金属からなる充填部を配線パターンに接触させつつ樹脂フィルムの裏面に露出させた片面配線基板なので、フリップチップ実装も可能となる。また、充填部の面積を搭載領域の面積よりも広く、かつ、配線パターンの面積の50%以上とすることにより、充填部の放熱面積が増大し、放熱性が良好となる。
(b)発光素子搭載用基板としての汎用性を高めることができるので、その結果として単位明るさ当たりの価格の安価なLEDパッケージを提供することが可能になる。
(c)放熱性に関しては、主に配線パターンや充填部の厚さと面積と位置を調整することで、熱の伝導・対流・放射の調整が可能になる。
[第2の実施の形態]
図4は、本発明の第2の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図4は、本発明の第2の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
第1の実施の形態では、発光素子搭載用基板2に1つのLEDチップ3を搭載したが、本実施の形態のLEDパッケージ1は、複数(例えば3つ)のLEDチップ3を搭載したものである。
本実施の形態の搭載領域30は、3つのLEDチップ3を含む領域となっている。一対の配線パターン22A、22Bは、搭載領域30の一辺30aの長さ、例えば1.2mm以上の範囲にわたって搭載領域30の一辺30bの長さ、例えば0.3mm以下の第1の間隔d1を有する。
一対の充填部23A、23Bは、搭載領域30の一辺30aの長さ(例えば1.2mm)以上の範囲にわたって搭載領域30の一辺30bの長さ、例えば0.3mm以下の第2の間隔d2を有する。
[第3の実施の形態]
図5は、本発明の第3の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図5は、本発明の第3の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
第1及び第2の実施の形態では、搭載領域30が1つであり、またLEDチップ3のみを搭載したが、本実施の形態は、複数の搭載領域30A、30Bを有し、LEDチップ3の他に、他の電子部品を搭載したものである。
すなわち、本実施の形態のLEDパッケージ1は、一対の配線パターン22A、22Bに跨るように搭載領域30Aが設けられ、一方の配線パターン22Aにも搭載領域30Bが設けられている。このLEDパッケージ1は、一方の搭載領域30Aに第1及び第2の実施の形態と同様のLEDチップ3を搭載し、他方の搭載領域30BにLEDチップ5Aを搭載し、一対の配線パターン22A、22Bに跨るように静電破壊防止素子としてのツェナーダイオード7を搭載してものである。
LEDチップ5Aは、底面に1つの電極(図示せず)を有し、上面に他の電極5aを有するタイプのものである。LEDチップ5Aは、底面の電極が配線パターン22Aにバンプ又は導電性接着剤によって接合され、上面の電極5aは、ボンディングワイヤ6によって他方の配線パターン22Bに電気的に接続されている。放熱性の観点では、搭載領域30BとLEDチップ5Aは、充填部23Aの水平投影面内にレイアウトすることがより好ましい。
[第4の実施の形態]
図6は、本発明の第4の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図6は、本発明の第4の実施の形態に係るLEDパッケージを示す。なお、同図は、封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
第1の実施の形態では、配線パターン22A、22Bに跨るように1つのLEDチップ3を搭載したが、本実施の形態のLEDパッケージ1は、一方の配線パターン22Aに複数(例えば3つ)のLEDチップ5Bを搭載したものである。
本実施の形態は、3つのLEDチップ5Bを含むように一方の配線パターン22Aに搭載領域30が設けられている。このLEDパッケージ1は、搭載領域30に3つのLEDチップ5Bを搭載し、一対の配線パターン22A、22Bに跨るように静電破壊防止素子としてのツェナーダイオード7を搭載してものである。
LEDチップ5Bは、上面に2つの電極5aを有する。LEDチップ5Bは、底面がシリコーン樹脂等の接着剤によって配線パターン22Aに接合されている。3つのLEDチップ5Bのうち両端に位置するLEDチップ5Bは、一方の電極5aがボンディングワイヤ6A、6Dによって配線パターン22Aに接続されている。3つのLEDチップ5B間は、電極5a同士がボンディングワイヤ6B、6Cによって接続されている。放熱性の観点では、搭載領域30とLEDチップ5Bは、充填部23Aの水平投影面内にレイアウトすることがより好ましい。
[第5の実施の形態]
図7(a)は、本発明の第5の実施の形態に係るLEDパッケージの断面図、図7(b)は、図7(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図7(a)は、本発明の第5の実施の形態に係るLEDパッケージの断面図、図7(b)は、図7(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
第1の実施の形態では、配線パターン22A、22Bは、矩形状を有していたが、本実施の形態は、配線パターン22A、22Bを凸状にし、充填部23A、23Bも配線パターン22A、22Bと同様に凸状にしたものである。
配線パターン22A、22Bは、第1の間隔d1を有する部分に凸部22aを有する。凸部22a間の間隔d1は、第1の実施の形態と同様である。充填部23A、23Bは、第2の間隔d2を有する部分に凸部23aを有する。第1の間隔d1及び第2の間隔d2は、第1の実施の形態と同様である。
本実施の形態によれば、図7(a)に示すように、LEDチップ3の直下で、配線パターン22A、22B及び充填部23A、23Bの形状を凸状にすると、充填部23A、23B間の第2の間隔d2の部分の長さが短くなるので、その部分の機械的強度が確保しやすくなり、充填部23A、23B間の間隔d2を例えば0.20mm以下することが容易になる。
また、充填部23A、23B間の間隔d2を小さくすることによって、LEDチップ3の直下にある熱伝導率の低い部材である樹脂フィルム20の面積を減らして、その分充填部23A,23Bの面積を増やすことができるので、LEDチップ3の近傍における熱伝導量を向上させることが可能になる。
また、本実施の形態の封止樹脂4Bは、第1の実施の形態のような球形とは異なり、矩形状を有している。この封止樹脂4Bの上面が平坦であるので、真空吸引によるマウントも可能になる。
なお、凸部22a、23aの形は、図7に限らず多段の形状であってもよいし、凸部22a、23aを複数箇所に設けてもよい。そうすることによって、LEDチップ3の電極レイアウトの設計自由度を向上させる効果が見込める。
[第6の実施の形態]
図8(a)は、本発明の第6の実施の形態に係るLEDパッケージの断面図、図8(b)は、図8(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図8(a)は、本発明の第6の実施の形態に係るLEDパッケージの断面図、図8(b)は、図8(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
本実施の形態のLEDパッケージ1は、第5の実施の形態において、配線パターン22A、22B及び充填部23A、23Bの外側の端部をLEDパッケージ1の外形と概略一致させたものである。こうすることで、LEDパッケージ1を実装基板にはんだリフロー実装した際に、はんだフィレットの外観確認が容易になる。また配線パターン22A,22Bの一部と充填部23A,23Bが一部が露出していることで、放熱性の向上が期待できる。
[第7の実施の形態]
図9(a)は、本発明の第7の実施の形態に係るLEDパッケージの断面図、図9(b)は、図9(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図9(a)は、本発明の第7の実施の形態に係るLEDパッケージの断面図、図9(b)は、図9(a)のLEDパッケージから封止樹脂と反射層を取り除いたLEDパッケージの平面図である。なお、本実施の形態は、反射層を設けなくてもよい。
本実施の形態のLEDパッケージ1は、第6の実施の形態において、一対の配線パターン22A、22Bを一対の充填部23A、23Bよりも部分的に小さくして、配線パターン側から見た時に充填部23A,23Bの一部が見えるようにしたものである。充填部23A、23Bを形成してから配線パターン22A、22Bを形成する工程順序なのでこのような形状が可能になる。この形状によって配線パターン22A、22B側に設ける反射層24などの樹脂類の食いつきを良くすることができる。特に、配線パターン22A、22Bの外形を複雑な形状にしたり、配線パターン22A、22Bのエッチング断面を逆テーパにしたりすると大きな効果が期待できる。
[第8の実施の形態]
図10は、本発明の第8の実施の形態に係るLEDパッケージの断面図である。なお、本実施の形態は、反射層を設けなくてもよい。
図10は、本発明の第8の実施の形態に係るLEDパッケージの断面図である。なお、本実施の形態は、反射層を設けなくてもよい。
本実施の形態のLEDパッケージ1は、第7の実施の形態において、発光素子搭載用基板2の裏面20bにソルダーレジスト層25を形成したものである。ソルダーレジスト層25は、充填部23A、23B側には、はんだでリフロー実装した場合のはんだブリッジを防止するためものである。一般の液状レジストをスクリーン印刷して形成が可能である。ソルダーレジスト層25の形は、I型、H型、パッケージ外周を囲むロ字状などから自由に設計が可能であるのは言うまでもない。
[第9の実施の形態]
図11(a)は、本発明の第9の実施の形態に係るLEDパッケージの断面図である。図11(b)は、図11(a)のLEDパッケージから封止樹脂を取り除いたLEDパッケージの平面図である。なお、配線パターン22A、22Bの上に反射層を設けてもよい。
図11(a)は、本発明の第9の実施の形態に係るLEDパッケージの断面図である。図11(b)は、図11(a)のLEDパッケージから封止樹脂を取り除いたLEDパッケージの平面図である。なお、配線パターン22A、22Bの上に反射層を設けてもよい。
本実施の形態のLEDパッケージ1は、第8の実施の形態において、配線パターン22A、22B側にモールド樹脂成型によってLEDチップ3からの光を反射する傾斜面4aを有してリフレクタとして機能する封止樹脂4Cを形成したものである。そのようなモールド樹脂としては、日立化成製(CEL−W−7005)などがある。
[第10の実施の形態]
図12は、本発明の第10の実施の形態に係るLEDパッケージの断面図である。なお、配線パターン22A、22Bの上に反射層を設けてもよい。
図12は、本発明の第10の実施の形態に係るLEDパッケージの断面図である。なお、配線パターン22A、22Bの上に反射層を設けてもよい。
本実施の形態のLEDパッケージ1は、第9の実施の形態において、リフレクタとして機能する封止樹脂4Cの一部を樹脂フィルム20の裏面20b側に回り込むようにしたものである。パッケージ外形に一か所以上の貫通穴をあけて充填部23A、23B側にもモールド樹脂が回りこむようにして、封止樹脂4cと4bは、部分的または全体的に一体化することが望ましい。そうすることによって、LEDパッケージ1の機械的強度が増す。また、配線パターン22A、22Bの外形を複雑な形状にしたり、配線パターン22A、22Bのエッチング断面を逆テーパにしたりすると、封止樹脂を剥がれにくくするという効果が期待できる。
なお、本発明は、上記実施の形態に限定されず、発明の要旨を逸脱しない範囲内で種々に変形実施が可能である。例えば、充填部23A、23Bに絶縁層を介してヒートシンクを接続してもよい。絶縁層は、放熱性の高いものを用いるのが望ましい。この場合、LEDチップ3へは充填部23A、23Bを介さずに直接配線パターン22A、22Bを介して電圧が印加される。
<放熱性の評価>
本発明の配線基板の放熱性の確認として図6に類似する実装形態で試験を行った。配線基板の厚さ方向の構成は、樹脂フィルム20としてユーピレックスS(宇部興産株式会社の商品名)の50μm厚さのものを使用し、そこに接着剤21として巴川X(株式会社巴川製紙所の商品名)を12μmラミネートし、配線パターン22A,22Bとして厚さ35μmの銅箔を用いた。評価用の配線基板の配線パターンとしては概略、図6の22B側のパターンのみを用いた。まず配線基板Aとして、その平面サイズは樹脂フィルム20が2.2×1.6mm、パターン22Bが1.6×1.3mm、充填部23Bが1.2×1.0mmで、それぞれが中心をほぼ同じく配置している。また充填部23Bの厚さは60μmで充填部23Bと配線パターン22B表面には、ニッケルめっき0.5μm、金めっき0.5μmが加工されている。比較用の配線基板Bとしては同じ構成及びサイズで充填部23Bと貫通穴が無いものを用いた。次に配線基板Aと配線基板BをAu−Snペーストを用いてTO−46ステムに固定し、それぞれパターンの中央付近に2ワイヤタイプの0.5mm角のLEDチップ(日立電線株式会社製)を銀ペーストでダイボンディングし、金ワイヤでTO−46ステムとLEDチップを結線した。加えて比較用に、TO−46ステムに同じLEDチップを銀ペーストでダイボンディングし、金ワイヤでTO−46ステムと結線した。
この3種類のサンプルを過渡熱抵抗測定法(ΔVF法)を用いて熱抵抗とLEDチップ
の温度上昇を推定した。その結果、TO−46ステムの温度上昇の影響が現れる直前でのLEDチップの温度上昇ΔTjは、TO−46ステムに直接ダイボンディングしたものと
充填部がある配線基板AのΔTjはほぼ同一で約20℃となった。一方、充填部の無い配線基板BのΔTjは約40℃となった。これをTO−46ステムまでの熱抵抗Rthで表すとTO−46ステムに直接ダイボンディングしたものと配線基板AのRthは約60℃/W、一方、充填部の無い配線基板BのRthは約140℃/Wとなった。これは、充填部を有する配線基板Aが極めて効率よくTO−46ステムへ熱伝導していることを表している。
本発明の配線基板の放熱性の確認として図6に類似する実装形態で試験を行った。配線基板の厚さ方向の構成は、樹脂フィルム20としてユーピレックスS(宇部興産株式会社の商品名)の50μm厚さのものを使用し、そこに接着剤21として巴川X(株式会社巴川製紙所の商品名)を12μmラミネートし、配線パターン22A,22Bとして厚さ35μmの銅箔を用いた。評価用の配線基板の配線パターンとしては概略、図6の22B側のパターンのみを用いた。まず配線基板Aとして、その平面サイズは樹脂フィルム20が2.2×1.6mm、パターン22Bが1.6×1.3mm、充填部23Bが1.2×1.0mmで、それぞれが中心をほぼ同じく配置している。また充填部23Bの厚さは60μmで充填部23Bと配線パターン22B表面には、ニッケルめっき0.5μm、金めっき0.5μmが加工されている。比較用の配線基板Bとしては同じ構成及びサイズで充填部23Bと貫通穴が無いものを用いた。次に配線基板Aと配線基板BをAu−Snペーストを用いてTO−46ステムに固定し、それぞれパターンの中央付近に2ワイヤタイプの0.5mm角のLEDチップ(日立電線株式会社製)を銀ペーストでダイボンディングし、金ワイヤでTO−46ステムとLEDチップを結線した。加えて比較用に、TO−46ステムに同じLEDチップを銀ペーストでダイボンディングし、金ワイヤでTO−46ステムと結線した。
この3種類のサンプルを過渡熱抵抗測定法(ΔVF法)を用いて熱抵抗とLEDチップ
の温度上昇を推定した。その結果、TO−46ステムの温度上昇の影響が現れる直前でのLEDチップの温度上昇ΔTjは、TO−46ステムに直接ダイボンディングしたものと
充填部がある配線基板AのΔTjはほぼ同一で約20℃となった。一方、充填部の無い配線基板BのΔTjは約40℃となった。これをTO−46ステムまでの熱抵抗Rthで表すとTO−46ステムに直接ダイボンディングしたものと配線基板AのRthは約60℃/W、一方、充填部の無い配線基板BのRthは約140℃/Wとなった。これは、充填部を有する配線基板Aが極めて効率よくTO−46ステムへ熱伝導していることを表している。
1…LEDパッケージ、2…発光素子搭載用基板、3…LEDチップ、4A、4B、4C…封止樹脂、4a…傾斜面、4b…封止樹脂の一部、5A、5B…LEDチップ、5a…電極、6、6A〜6D…ボンディングワイヤ、7…ツェナーダイオード、20…樹脂フィルム、20a…表面、20b…裏面、20c…貫通孔、21…接着剤、22A、22B…配線パターン、22a…凸部、23A、23B…充填部、23a…凸部、24…反射層、24a…開口、25…ソルダーレジスト層、30、30A、30B…搭載領域、30a、30b…辺、31a、31b…電極、32a、32b…バンプ、100…テープ基板、101…ユニットパターン、102…ブロック、103…スプロケット穴、200…電気的絶縁材、220…銅箔、d1…第1の間隔、d2…第2の間隔
Claims (9)
- 絶縁性を有する基板と、
前記基板の一方の面上に形成され、第1の間隔を有して離間する一対の配線パターンと、
前記基板を厚さ方向に貫通し、第2の間隔を有して離間する一対の貫通孔と、
前記一対の配線パターンに接触するとともに前記基板の前記一方の面と反対側の面に露出するように前記一対の貫通孔に充填された金属からなる一対の充填部とからなる片面配線基板であって、
前記一対の充填部のそれぞれの充填部は、前記一対の配線パターンのそれぞれの配線パターンの面積の50%以上の水平投影面積を有することを特徴とする発光素子搭載用基板。 - 前記基板は、半径50mmで曲げてもクラックが発生しない可撓性を有する請求項1に記載の発光素子搭載用基板。
- 前記一対の配線パターンは、それぞれが0.1mm2以上の面積を有し、
前記第1の間隔は、0.3mm以上の範囲にわたって前記配線パターンの表面において配線厚さの1.5倍以下の間隔となるように前記基板の前記一方の面上に形成され、
前記第2の間隔は、0.3mm以上の範囲にわたって前記基板の前記一方の面側において0.2mm以下の間隔となるように前記基板に設けられた請求項1又は2に記載の発光素子搭載用基板。 - 前記一対の配線パターンは、銅又は銅合金から形成され、
前記一対の充填部は、銅または銅合金からなり、前記貫通孔の前記一方の面側から前記基板の厚さの1/2以上の厚さで充填されている請求項1乃至3のいずれか1項に記載の発光素子搭載用基板。 - 前記一対の配線パターン及び前記一対の充填部は、ともに350W/mk以上の熱伝導率を有する請求項1乃至4のいずれか1項に記載の発光素子搭載用基板。
- 前記一対の配線パターンは、前記第1の間隔を有する部分に凸部を有し、
前記一対の充填部は、前記一対の配線パターンの前記凸部と概略同じ位置にあって前記第2の間隔を有する部分に凸部を有する請求項1乃至5のいずれか1項に記載の発光素子
搭載用基板。 - 前記一対の配線パターンを含む前記基板の一方の面側は、硫酸バリウム(BaSO4)の白色を基準とした分光光度計による測定において、波長450〜700nmの範囲の初期反射率が80%以上の反射層を有する請求項1乃至6のいずれか1項に記載の発光素子搭載用基板。
- 前記基板の前記一方の面と反対側の面側に、ソルダーレジスト層を有する請求項1乃至7のいずれか1項に記載の発光素子搭載用基板。
- 請求項1乃至8のいずれか1項に記載の発光素子搭載用基板の前記一対の配線パターンを跨ぐように、若しくは一方の配線パターンの上面に前記発光素子としてLEDチップを搭載して前記配線パターンと前記LEDチップとを電気的に接続し、前記LEDチップを封止樹脂で封止した構成のLEDパッケージ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064700A JP2013033909A (ja) | 2011-06-29 | 2012-03-22 | 発光素子搭載用基板及びledパッケージ |
US13/492,998 US20130001618A1 (en) | 2011-06-29 | 2012-06-11 | Light-emitting element mounting substrate and led package |
CN2012102088272A CN102856484A (zh) | 2011-06-29 | 2012-06-19 | 发光元件搭载用基板及led封装件 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011144544 | 2011-06-29 | ||
JP2011144544 | 2011-06-29 | ||
JP2012064700A JP2013033909A (ja) | 2011-06-29 | 2012-03-22 | 発光素子搭載用基板及びledパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013033909A true JP2013033909A (ja) | 2013-02-14 |
Family
ID=47389681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064700A Pending JP2013033909A (ja) | 2011-06-29 | 2012-03-22 | 発光素子搭載用基板及びledパッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130001618A1 (ja) |
JP (1) | JP2013033909A (ja) |
CN (1) | CN102856484A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195349A (ja) * | 2014-03-28 | 2015-11-05 | 日亜化学工業株式会社 | 発光装置 |
JP2016127111A (ja) * | 2014-12-26 | 2016-07-11 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
US9893242B2 (en) | 2015-09-30 | 2018-02-13 | Nichia Corporation | Light emitting device |
JP2019016629A (ja) * | 2017-07-03 | 2019-01-31 | 大日本印刷株式会社 | Ledモジュール |
US10199545B2 (en) | 2015-09-30 | 2019-02-05 | Dai Nippon Printing Co., Ltd. | Substrate for light emitting element and module |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10043960B2 (en) * | 2011-11-15 | 2018-08-07 | Cree, Inc. | Light emitting diode (LED) packages and related methods |
TW201340422A (zh) * | 2012-03-30 | 2013-10-01 | Hon Hai Prec Ind Co Ltd | 發光二極體焊接方法 |
EP3078063B1 (en) * | 2013-12-06 | 2020-06-10 | Lumileds Holding B.V. | Mounting assembly and lighting device |
DE102014101557A1 (de) * | 2014-02-07 | 2015-08-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
US9812625B2 (en) * | 2014-02-18 | 2017-11-07 | Nichia Corporation | Light-emitting device having resin member with conductive particles |
JP6661890B2 (ja) * | 2014-05-21 | 2020-03-11 | 日亜化学工業株式会社 | 発光装置 |
JP6540026B2 (ja) * | 2014-12-26 | 2019-07-10 | 日亜化学工業株式会社 | 発光装置 |
US10257932B2 (en) * | 2016-02-16 | 2019-04-09 | Microsoft Technology Licensing, Llc. | Laser diode chip on printed circuit board |
KR102473668B1 (ko) | 2016-03-02 | 2022-12-01 | 삼성전자주식회사 | 발광 소자 실장 기판 및 이를 이용한 발광 패키지 |
US10412362B2 (en) * | 2017-07-27 | 2019-09-10 | Qualcomm Incorporated | Active alignment correction for optical systems |
DE102019127731A1 (de) * | 2019-10-15 | 2021-04-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006134912A (ja) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ |
JP2007305844A (ja) * | 2006-05-12 | 2007-11-22 | Stanley Electric Co Ltd | 発光装置とその製造方法 |
DE102009030045B3 (de) * | 2009-06-22 | 2011-01-05 | Universität Leipzig | Transparente gleichrichtende Metall-Metalloxid-Halbleiterkontaktstruktur und Verfahren zu seiner Herstellung und Verwendung |
-
2012
- 2012-03-22 JP JP2012064700A patent/JP2013033909A/ja active Pending
- 2012-06-11 US US13/492,998 patent/US20130001618A1/en not_active Abandoned
- 2012-06-19 CN CN2012102088272A patent/CN102856484A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195349A (ja) * | 2014-03-28 | 2015-11-05 | 日亜化学工業株式会社 | 発光装置 |
JP2016127111A (ja) * | 2014-12-26 | 2016-07-11 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
US9893242B2 (en) | 2015-09-30 | 2018-02-13 | Nichia Corporation | Light emitting device |
US10199545B2 (en) | 2015-09-30 | 2019-02-05 | Dai Nippon Printing Co., Ltd. | Substrate for light emitting element and module |
JP2019016629A (ja) * | 2017-07-03 | 2019-01-31 | 大日本印刷株式会社 | Ledモジュール |
Also Published As
Publication number | Publication date |
---|---|
CN102856484A (zh) | 2013-01-02 |
US20130001618A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5985846B2 (ja) | 発光素子搭載用基板及びledパッケージ | |
JP2013033909A (ja) | 発光素子搭載用基板及びledパッケージ | |
JP2013033910A (ja) | 発光素子搭載用基板、ledパッケージ、及びledパッケージの製造方法 | |
EP2648238B1 (en) | Light-emitting element mounting package, and manufacturing method of the same | |
US9192049B2 (en) | Wiring substrate and semiconductor package | |
KR20120002916A (ko) | 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법 | |
US9615461B2 (en) | Wiring module including wiring substrate having border portion separating two side metallic foils and manufacturing method of wiring module | |
US9373762B2 (en) | Electronic part package | |
EP2188849B1 (en) | Light emitting device | |
JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
KR20110094297A (ko) | 발광 소자 패키지용 기판의 제조 방법 및 발광 소자 패키지 | |
TWI586004B (zh) | 用於發光組件之電路及其製造方法 | |
US8941139B2 (en) | Light-emitting element mounting package, light-emitting element package, and method of manufacturing the same | |
US9685391B2 (en) | Wiring board and semiconductor package | |
JP2013033912A (ja) | 発光素子搭載用基板及びledパッケージ | |
US9282629B2 (en) | Wiring substrate and semiconductor package | |
KR20110085121A (ko) | 발광 장치 | |
KR20140096802A (ko) | 발광장치 및 이를 포함하는 백라이트 유닛 | |
JP2013084803A (ja) | 発光装置、発光素子パッケージ及び発光素子搭載用配線基板 | |
KR101768908B1 (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
CN216120345U (zh) | 一种基板、led发光器件及发光装置 | |
TWI743618B (zh) | 封裝載板及發光裝置 | |
JP6679799B2 (ja) | 発光装置 | |
KR101172168B1 (ko) | 방열회로기판 및 그의 제조 방법 | |
KR20140140672A (ko) | 전기적으로 절연 고립된 방열 통로를 가진 방열기판의 제조 방법 |