KR20140096802A - 발광장치 및 이를 포함하는 백라이트 유닛 - Google Patents
발광장치 및 이를 포함하는 백라이트 유닛 Download PDFInfo
- Publication number
- KR20140096802A KR20140096802A KR1020130009858A KR20130009858A KR20140096802A KR 20140096802 A KR20140096802 A KR 20140096802A KR 1020130009858 A KR1020130009858 A KR 1020130009858A KR 20130009858 A KR20130009858 A KR 20130009858A KR 20140096802 A KR20140096802 A KR 20140096802A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- grooves
- pad portion
- light emitting
- emitting device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000853 adhesive Substances 0.000 claims description 36
- 230000001070 adhesive effect Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 79
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 신뢰성을 향상시킨 발광장치 및 이를 포함하는 백라이트 유닛을 위하여, 금속 기판과, 상기 금속 기판 상의 전극층과, 패드부를 포함하고 상기 패드부가 상기 전극층에 전기적으로 연결되도록 상기 금속 기판 상에 실장되는 발광소자와, 상기 전극층과 상기 패드부 사이의 도전성 접착부재를 포함하고, 상기 전극층은 상기 패드부 아래에 복수의 홈을 포함하는 발광장치 및 백라이트 유닛을 제공한다.
Description
본 발명은 발광장치 및 이를 포함하는 백라이트 유닛에 관한 것으로서, 더 상세하게는 의도하지 않게 통전되는 것을 방지하는 발광장치 및 이를 포함하는 백라이트 유닛에 관한 것이다.
일반적으로 발광소자는 전자장치, 예컨대 디스플레이장치에서 백라이트 유닛의 광원으로 사용되거나 또는 조명기기의 광원으로 사용되고 있다. 이러한 발광소자는 백라이트 유닛에 결합되기 위해 또는 조명기기에 장착되기 위해서 다양한 형태로 패키징될 수 있다. 이러한 발광소자 패키지, 또는 그 위에 다양한 광학계가 결합된 발광장치는 구조적인 신뢰성과 광방출 효율을 높이기 위해 연구되고 있다 .
그러나 이러한 종래의 의도하지 않게 발광소자가 통전되어 발광소자가 파손되거나 방출하는 광이 약해지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 의도치 않은 통전을 방지하여 신뢰성을 향상시킨 발광장치 및 이를 포함하는 백라이트 유닛을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 금속 기판과, 상기 금속 기판 상의 전극층과, 패드부를 포함하고 상기 패드부가 상기 전극층에 전기적으로 연결되도록 상기 금속 기판 상에 실장되는 발광소자와, 상기 전극층과 상기 패드부 사이의 도전성 접착부재를 포함하고, 상기 전극층은 상기 패드부 아래에 복수의 홈을 포함하는 발광장치가 제공된다.
상기 복수의 홈의 적어도 일부는 상기 도전성 접착부재가 상기 패드부 외측으로 밀려나가는 것을 줄이도록 상기 패드부 내측에 형성될 수 있다.
상기 복수의 홈은 일정한 패턴으로 형성될 수 있다.
상기 복수의 홈은 상기 전극층이 단부면까지 통전되도록 상호 이격될 수 있다.
상기 복수의 홈은 상기 패드부로부터 상기 전극층의 단부까지 통전되도록 적어도 하나의 통전 라인을 두고 적어도 두 개의 군으로 이격 배치될 수 있다.
상기 복수의 홈은 상기 패드부의 가장자리에 인접한 부분이 상기 패드부의 중앙부에 인접한 부분보다 촘촘할 수 있다.
상기 복수의 홈은 상기 패드부의 가장자리에 인접한 부분의 깊이가 상기 패드부의 중앙에 인접한 부분보다 깊을 수 있다.
상기 복수의 홈은 상기 전극층을 관통하여 형성될 수 있다.
상기 금속 기판과 상기 전극층 사이에 배치된 절연층을 더 포함하고, 상기 복수의 홈은 상기 전극층을 관통하여 상기 절연층의 일부에 걸쳐 형성될 수 있다.
한편, 본 발명의 다른 일 관점에 따르면, 반사시트와, 상기 반사시트 상에 배치되거나 상기 반사시트 상부에 배치된 도광판과, 상기 도광판으로 광을 조사하도록 배치된 전술한 발광장치를 구비하는 백라이트 유닛이 제공된다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 의도치 않은 통전을 방지하여 신뢰성을 향상시킨 발광장치 및 이를 포함하는 백라이트 유닛을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 발광장치를 개략적으로 도시하는 측단면도이다.
도 2는 비교예에 따른 발광장치를 개략적으로 도시하는 측단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
도 2는 비교예에 따른 발광장치를 개략적으로 도시하는 측단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 평면도이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 발광장치의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 발명의 실시예들에서, 금속 기판은 벌크 금속을 이용한다는 점에서 통상의 인쇄회로기판이나 리드프레임과는 구분될 수 있다. 이러한 금속 기판은 그 위에 절연층을 형성하고, 그 절연층 위에 전극층을 형성하여 패키지용 기판으로 이용된다. 따라서, 전극 구조를 패터닝한 리드 프레임이나 수지 구조 위에 전극층을 형성한 인쇄회로기판과는 구분될 수 있다. 이러한 금속 기판은 패키지용 기판의 바디부라는 점에서 금속 바디부로 불릴 수도 있다.
도 1은 본 발명의 일 실시예에 따른 발광장치를 개략적으로 도시하는 측단면이고, 도 2는 비교예에 따른 발광장치를 개략적으로 도시하는 측단면도이며, 도 3은 본 발명의 일 실시예에 따른 발광장치를 개략적으로 도시하는 측단면도이다.
도 1을 참조하면, 금속 기판(200) 상에 발광소자(100)가 실장될 수 있다. 예를 들어, 금속 기판(200)의 상면은 발광소자(100)가 배치되며, 금속 기판(200)의 하면은 발광소자(100)에서 발생된 열을 방출할 수 있도록 외부에 노출될 수 있다. 이러한 금속 기판(200)은 열전도율이 높고 반사율이 높은 알루미늄을 포함할 수 있다.
이에 따르면, 금속 기판(200)이 기본적으로 벌크 금속으로 제공되므로, 별도의 방열 구조 없이도 금속 기판(200)의 상부의 발광소자(100)에서 발생된 열을 금속 기판(200)의 하부로 효과적으로 방열할 수 있다. 선택적으로, 방열 특성을 더 높이기 위해서 금속 기판(200)의 하면에 방열판 등이 더 결합될 수도 있지만, 기본적으로는 방열판을 생략할 수 있다.
발광소자(100)는 전기 신호를 인가받아 광을 방출하는 소자로서 다양한 전자 장치의 광원으로 사용될 수 있다. 예를 들어, 발광소자(100)는 화합물 반도체의 다이오드로 구성될 수 있고, 이러한 발광소자(100)는 발광 다이오드(light emitting diode: LED)로 불릴 수 있다.
또한, 발광소자(100)는 전기 신호를 송수신하기 위한 패드부(110)를 포함할 수 있다. 예컨대, 발광소자(100)는 n형 반도체층에 연결된 제1패드와, p형 반도체층에 연결된 제2패드를 포함할 수 있다. 즉 발광소자(100)는 제1패드 및/또는 제2패드를 통해 전기신호를 주고받을 수 있다.
전극층(300)은 금속 기판(200) 상에 배치될 수 있다. 예를 들어, 전극층(300)은 금속 기판(200)의 외면의 일부를 감싸도록 배치될 수 있다. 구체적으로 전극층(300)은 금속 기판(200)의 상면에 배치될 수 있고, 금속 기판(200)의 하면에도 배치될 수 있다. 또한, 전극층(300)은 상면과 하면 외에도 금속 기판(200)의 측면에도 배치될 수 있다. 이러한 전극층(300)은 금속 기판(200) 상에 제트프린팅법이나 실크프린팅법 등과 같은 프린팅법이나 증착 등의 다양한 방법을 통해 배치할 수 있다.
전극층(300)은 발광소자(100)의 극성에 대응하기 위해서 적어도 두 부분으로 나뉠 수 있다. 구체적으로 발광소자(100)에 인가될 상이한 두 극성의 전기 신호를 전달할 수 있도록 두 부분 이상이 필요할 수 있다. 따라서 전극층(300)은 두 부분으로 나뉘어 금속 기판(200) 상에 배치되거나, 또는 금속 기판(200) 상에 한 층으로 형성된 후 절단하는 트렌치를 형성하여 분리될 수도 있다.
또한, 전극층(300)은 패드부(110) 아래에 복수의 홈(600)을 포함할 수 있다. 이에 대한 상세한 설명은 후술한다.
한편, 전극층(300)을 흐르는 전기 신호가 금속 기판(200)으로 유입되는 것을 방지하기 위하여 금속 기판(200)과 전극층(300) 사이에 절연층(400)이 배치될 수 있다. 예컨대 절연층(400)은 실리콘옥사이드나 실리콘나이트라이드 등을 포함할 수 있다. 물론 절연층(400)은 이러한 물질 외에 다른 절연성 물질을 포함할 수도 있다.
예컨대, 절연층(400)은 금속을 산화시켜 형성될 수 있다. 특히 금속 기판(200)이 알루미늄을 포함하는 경우에는, 절연층(400)은 알루미나(Al2O3)를 포함할 수 있다. 이 경우에는 절연층(400)은 금속 기판(200)의 알루미늄을 산화시켜 형성될 수 있다. 산화 방법으로는 여러 가지 방법이 가능한데, 예컨대 아노다이징법을 이용하여 금속 기판(200)의 알루미늄을 산화시켜 절연층(400)을 형성할 수 있다.
이러한 절연층(400)은 금속 기판(200)의 모든 면에 형성되거나, 발광소자(100)에서 발생된 열을 효과적으로 방출하기 위하여 금속 기판(200)의 상면, 측면, 하면 중 일부에 형성될 수 있다. 예컨대 도시된 바와 같이 절연층(400)은 금속 기판(200)의 상면 및 하면에 형성되고, 발광소자(100)의 열이 방열되는 발광소자(100) 직하의 하면 부근에는 형성되지 않을 수 있다.
도전성 접착부재(500)는 발광소자(100)와 전극층(300)을 전기적으로 연결하도록 패드부(110) 및 전극층(300) 사이에 배치될 수 있다. 도전성 접착부재(500)는 발광소자(100)와 전극층(300)을 전기적으로 연결할 뿐만 아니라 발광소자(100)를 전극층(300)에 고정시킬 수도 있다. 이러한 도전성 접착부재(500)는 솔더 페이스트(solder paste), 유텍틱 합금재(eutectic alloy material), 은 페이스트(Ag paste) 등을 포함할 수 있다. 이러한 도전성 접착부재(500)는 유동성 물질로 발광소자(100)를 전극층(300)을 고정 접착한 후 경화될 수 있다. 이때, 접착과정에서 도전성 접착부재(500)가 접촉면의 패드부(110)를 벗어나 밀려날 수 있다.
구체적으로 도 2를 참조하면, 도전성 접착부재(500)가 발광소자(100)를 전극층(300)에 고정시킬 때, 도전성 접착부재(500)는 점성 또는 발광소자(100) 간의 표면장력에 의해 발광소자(100)의 측면을 타고 올라갈 수 있다. 이때, 도전성 접착부재(500)가 발광소자(100)의 측면에 접촉함에 따라 발광소자(100)의 p형 반도체 층과 n형 반도체 층간에 의도하지 않은 전기신호가 전달되어 발광소자(100)가 통전될 수 있다. 또는, 쇼트되지 않더라도 발광소자(100)의 광량이 감소하는 문제점이 있다.
그러나 본 발명의 일 실시예에 따르면, 전극층(300)은 패드부(110) 아래에 복수의 홈(600)을 포함할 수 있다. 복수의 홈(600)은 패드부(110)에 대향하는 전극층(300)의 상면에서 하방으로 형성되며, 패드부(110)에 대응하는 전극층(300)의 면적 내 또는 이에 걸쳐서 형성될 수 있다. 구체적으로 복수의 홈(600)의 적어도 일부는 도전성 접착부재(500)가 패드부(110) 외측으로 밀려나가는 것을 줄이도록 패드부(110) 내측에 위치하게 형성될 수 있다. 예컨대, 복수의 홈(600)의 90%이상 패드부(110) 내측에 배치되거나, 전부가 내측에 배치될 수도 있다.
이하에서는 도 3 및 도 4를 참조하여 복수의 홈(600)의 기능에 대해 상세히 설명한다.
도 3a를 참조하면, 복수의 홈(600)이 전극층(300)에 형성됨에 따라, 도전성 접착부재(500)는 전극층(300) 상에 배치될 때 표면장력에 의해 복수의 홈(600) 사이의 전극층(300)에 적정량으로 존재할 수 있다. 따라서 적정량의 도전성 접착부재(500)가 전극층(300)과 패드부(110) 사이에 존재할 수 있다. 구체적으로 도 3b에 도시된 바와 같이, 도전성 접착부재(500)는 전극층(300)과 패드부(110) 사이에 적정량이 존재하여 패드부(110) 외측으로 밀려 벗어나는 도전성 접착부재(500)의 양을 최소화할 수 있다.
도 4를 참조하면, 복수의 홈(600)은 도전성 접착부재(500)를 수용할 수 있다. 예를 들면, 도전성 접착부재(500)는 표면장력에 의해 복수의 홈(600) 사이의 전극층(300)에 존재하여도 패드부(110)와 전극층(300) 간의 압력 및 도전성 접착부재(500)의 표면장력에 의해 적어도 일부가 연결될 수 있다. 또는 도전성 접착부재(500)가 전극층(300) 상에 배치될 때 상호 점성에 의해 연결될 수 있다. 이때 도전성 접착부재(500)의 일부가 복수의 홈(600)을 채울 수 있다. 특히 발광소자(100)가 전극층(300)에 고정될 때, 즉 패드부(110)와 전극층(300)이 도전성 접착부재(500)를 가압할 때, 도전성 접착부재(500)는 복수의 홈(600)에 보다 많이 수용될 수 있다.
이와 같이 도전성 접착부재(500)가 복수의 홈(600)에 다량 수용됨에 따라 패드부(110)를 벗어나는 도전성 접착부재(500)의 양을 현저히 감소시킬 수 있어, 도전성 접착부재(500)가 발광소자(100)의 측면을 타고 올라가는 것을 방지할 수 있다.
도 5 및 도 6은 각각 본 발명의 또 다른 일 실시예에 따른 발광장치(10)를 개략적으로 도시하는 평면도이다. 본 실시예들에 따른 발광장치(10)는 전술한 실시예들에 따른 발광장치(10)와 동일하거나 유사하다. 따라서 중복되는 설명은 생략한다.
본 실시예에 따르면, 복수의 홈(600)은 일정한 패턴으로 형성될 수 있다. 예컨대 복수의 홈(600)은 도 5에 도시된 바와 같이 격자 패턴으로 형성될 수 있고, 도 6에 도시된 바와 같이 지그재그 패턴으로 형성될 수 있다. 물론 이에 한정하는 것은 아니며 복수의 홈(600)은 다양한 패턴으로 형성될 수 있다.
또한, 복수의 홈(600)은 전극층(300)의 상면 대부분에 걸쳐 형성될 수 있다. 또는 복수의 홈(600)은 패드부(110) 내측에 대부분이 존재하도록 형성되거나, 패드부(110) 내측에 존재하도록 형성될 수 있다.
한편, 복수의 홈(600)은 후술하는 바와 같이 전극층(300)을 관통할 수 있다. 따라서 복수의 홈(600)에 의해 전극층(300)이 절연될 수 있다. 또는 복수의 홈(600)이 조밀하게 배치되어 전류가 흐르는 부분의 폭이 좁아 저항이 높을 수 있다. 이러한 것을 방지하기 위하여 복수의 홈(600)은 전극층(300)이 단부면까지 통전되도록 상호 이격될 수 있다. 여기서 전극층(300)의 단부면은 두 부분으로 나뉘어 대향하는 면을 지칭하며, 도면 상에 yz평면 상에 존재하는 단부면을 지칭할 수 있다. 물론 이에 한정하는 것은 아니며 단부면은 xz평면 상에 존재하는 단부면을 지칭할 수도 있다.
구체적으로 복수의 홈(600)은 패드부(110)로부터 전극층(300)의 단부까지 통전되도록 적어도 하나의 통전 라인(310)을 두고 적어도 두 개의 군으로 이격 배치될 수 있다. 통전 라인(310)의 연장방향과 복수의 홈(600)의 군의 배치방향은 상호 교차할 수 있다. 예컨대, 복수의 홈(600)의 군은 +x방향으로 이격되어 배치되고, 통전 라인(310)은 +y방향으로 배치될 수 수 있다. 이렇게 통전라인을 두어 전기 신호의 흐름을 원활하게 하여 발광소자(100)가 안정적으로 광을 방출할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 발광장치(10)를 개략적으로 도시하는 평면도이다. 본 실시예에 따른 발광장치(10)는 전술한 실시예에 따른 발광장치(10)와 동일하거나 유사하다. 따라서 중복되는 설명은 생략한다.
본 실시예에 따르면, 복수의 홈(600)은 패드부(110)의 가장자리에 인접한 부분이 패드부(110)의 중앙부에 인접한 부분보다 촘촘할 수 있다. 즉 복수의 홈(600)은 중앙부보다 주변부에서 간격이 상호 조밀할 수 있다. 이러한 것은 도전성 접착부재(500)가 패드부(110)의 중앙에서 가장자리로 밀려오기 때문에 복수의 홈(600)은 패드부(110)의 가장자리에서 도전성 접착부재(500)를 다량으로 수용할 필요가 있다. 따라서 패드부(110)의 가장자리에 인접한 부분에 복수의 홈(600)을 조밀하게 배치하여 도전성 접착부재(500)의 수용량을 늘려, 패드부(110)를 벗어나는 도전성 접착부재(500)의 양을 획기적으로 감소시킬 수 있다.
도시된 바와 같이 복수의 홈(600)은 패드부(110)의 중앙에서 가장자리로 갈수록 크기가 두 단계로 변할 수 있다. 물론 이에 한정하는 것은 아니며, 복수의 홈(600)은 패드부(110)의 중앙에서 가장자리로 갈수록 연속적 또는 단계적으로 조밀하게 형성될 수 있다.
한편, 복수의 홈(600)의 폭은 일정한 것으로 도시하였지만 이에 한정하는 것은 아니며 패드부(110)의 가장자리로 갈수록 폭이 좁아지거나 넓어지는 등 다양한 변형이 가능하다.
도 8은 본 발명의 또 다른 일 실시예에 따른 발광장치(10)의 일부를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 발광장치(10)는 전술한 실시예에 따른 발광장치(10)와 동일하거나 유사하다. 따라서 중복되는 설명은 생략한다.
도 8을 참조하면, 복수의 홈(600)은 패드부(110)의 가장자리에 인접한 부분의 깊이가 패드부(110)의 중앙에 인접한 부분보다 깊을 수 있다. 도전성 접착부재(500)는 전술한 바와 같이 패드부(110)의 중앙에서 가장자리로 밀릴 수 있다. 이때 밀려오는 도전성 접착부재(500)를 효과적으로 수용하기 위하여, 패드부(110)의 가장자리에서 도전성 접착부재(500)를 가장 많이 수용할 필요가 있다. 따라서 복수의 홈(600)은 가장자리로 갈수록 그 깊이가 깊어져 도전성 접착부재(500)의 수용량을 획기적으로 확대할 수 있다.
이때, 복수의 홈(600)은 가장자리로 갈수록 점진적으로 깊어질 수 있다. 즉 도시된 바와 같이 복수의 홈(600)은 중앙부에서 가장자리로 갈수록 그 깊이가 점진적으로 깊어질 수 있다. 물론 이에 한정하는 것은 아니며 복수의 홈(600)은 중앙부에서 가장자리로 갈수록 그 깊이가 단계적으로 깊어질 수도 있다.
도 9는 본 발명의 또 다른 일 실시예에 따른 발광장치(10)의 일부를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 발광장치(10)는 전술한 실시예에 따른 발광장치(10)와 동일하거나 유사하다. 따라서 중복되는 설명은 생략한다.
도 9를 참조하면, 복수의 홈(600)은 전극층(300)을 관통하여 형성될 수 있다. 즉 복수의 홈(600)이 전극층(300)을 분리할 수 있다. 이때 복수의 홈(600) 전부가 전극층(300)을 관통할 수 있고, 일부만 전극층(300)을 관통할 수 있다. 전극층(300)이 분리되어도 전술한 통전 라인(310)에 의해 전기 신호가 전극층(300)의 단부면까지 흐를 수 있다. 또한, 도전성 접착부재(500)가 복수의 홈(600)을 메울 수 있으므로 전기 신호는 전극층(300)의 단부면까지 원활히 흐를 수 있다.
한편, 전극층(300)이 얇은 경우 복수의 홈(600)의 깊이가 도전성 접착부재(500)를 수용하기에 충분하지 못할 수 있다. 따라서 복수의 홈(600)은 전극층(300)을 관통하여 절연층(400)의 일부에 걸쳐 형성될 수 있다. 도시된 바와 같이 복수의 홈(600) 전체가 전극층(300)을 관통하여 절연층(400)까지 연장될 수 있고, 일부만 전극층(300)을 관통하여 절연층(400)까지 연장될 수 있다.
도 10은 본 발명의 또 다른 일 실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
도 10을 참조하면, 기판(20)의 일부분 상에 반사 시트(25)가 제공되고, 반사 시트(25) 상에 도광판(30)이 배치될 수 있다. 발광장치(10)는 기판(20)의 다른 부분 상에 적층될 수 있다. 예를 들어, 발광장치(10)는 도 1 내지 도 9의 발광장치들의 어느 하나일 수 있다. 발광장치(10)는 인쇄회로기판(22)에 연결되어 기판(20) 상에 실장될 수 있다.
예를 들어, 기판(20)은 소정 회로 배선이 형성된 인쇄회로기판을 포함할 수 있다. 이때 포함되는 인쇄회로기판은 발광장치(10) 하부에만 존재하는 것이 아니라 반사시트(25) 하부에까지 확장될 수도 있고, 반사시트(25) 하부에까지 확장되지는 않고 반사시트 측면까지만 존재할 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 발광장치 20: 기판
22: 인쇄회로기판 25: 반사시트
30: 도광판 100: 발광소자
110: 패드부 200: 금속 기판
300: 전극층 310: 통전 라인
400: 절연층 500: 도전성 접착부재
600: 복수의 홈
22: 인쇄회로기판 25: 반사시트
30: 도광판 100: 발광소자
110: 패드부 200: 금속 기판
300: 전극층 310: 통전 라인
400: 절연층 500: 도전성 접착부재
600: 복수의 홈
Claims (10)
- 금속 기판;
상기 금속 기판 상의 전극층;
패드부를 포함하고, 상기 패드부가 상기 전극층에 전기적으로 연결되도록 상기 금속 기판 상에 실장되는 발광소자; 및
상기 전극층과 상기 패드부 사이의 도전성 접착부재;를 포함하고,
상기 전극층은 상기 패드부 아래에 복수의 홈을 포함하는,
발광장치. - 제1항에 있어서,
상기 복수의 홈의 적어도 일부는 상기 도전성 접착부재가 상기 패드부 외측으로 밀려나가는 것을 줄이도록 상기 패드부 내측에 형성되는, 발광장치. - 제1항에 있어서,
상기 복수의 홈은 일정한 패턴으로 형성되는, 발광장치. - 제3항에 있어서,
상기 복수의 홈은 상기 전극층이 단부면까지 통전되도록 상호 이격되는, 발광장치. - 제4항에 있어서,
상기 복수의 홈은 상기 패드부로부터 상기 전극층의 단부까지 통전되도록 적어도 하나의 통전 라인을 두고 적어도 두 개의 군으로 이격 배치되는, 발광장치. - 제1항에 있어서,
상기 복수의 홈은 상기 패드부의 가장자리에 인접한 부분이 상기 패드부의 중앙부에 인접한 부분보다 촘촘한, 발광장치. - 제1항에 있어서,
상기 복수의 홈은 상기 패드부의 가장자리에 인접한 부분의 깊이가 상기 패드부의 중앙에 인접한 부분보다 깊은, 발광장치. - 제1항에 있어서,
상기 복수의 홈은 상기 전극층을 관통하여 형성되는, 발광장치. - 제8항에 있어서,
상기 금속 기판과 상기 전극층 사이에 배치된 절연층을 더 포함하고,
상기 복수의 홈은 상기 전극층을 관통하여 상기 절연층의 일부에 걸쳐 형성되는, 발광장치. - 반사시트;
상기 반사시트 상에 배치되거나 상기 반사시트 상부에 배치된 도광판; 및
상기 도광판으로 광을 조사하도록 배치된, 제1항 내지 제9항 중 어느 한 항의 발광장치;
를 구비하는, 백라이트 유닛.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130009858A KR101433248B1 (ko) | 2013-01-29 | 2013-01-29 | 발광장치 및 이를 포함하는 백라이트 유닛 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130009858A KR101433248B1 (ko) | 2013-01-29 | 2013-01-29 | 발광장치 및 이를 포함하는 백라이트 유닛 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140096802A true KR20140096802A (ko) | 2014-08-06 |
KR101433248B1 KR101433248B1 (ko) | 2014-08-25 |
Family
ID=51744581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130009858A KR101433248B1 (ko) | 2013-01-29 | 2013-01-29 | 발광장치 및 이를 포함하는 백라이트 유닛 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101433248B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10642100B2 (en) | 2017-12-20 | 2020-05-05 | Lg Display Co., Ltd. | Backlight unit |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101524049B1 (ko) * | 2014-09-05 | 2015-05-29 | 주식회사 루멘스 | 백 플레이트형 모듈 장치와, 백라이트 유닛 및 이의 제조 방법 |
KR102297387B1 (ko) * | 2015-07-28 | 2021-09-03 | (주)포인트엔지니어링 | 칩 기판 제조 방법 및 칩 패키지 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100003900A (ko) * | 2008-07-02 | 2010-01-12 | 삼성전기주식회사 | 발광소자 패키지 및 그 제조 방법 |
KR101191360B1 (ko) * | 2010-12-20 | 2012-10-15 | 주식회사 루멘스 | 발광소자 패키지 어레이 및 이를 구비한 백라이트 유닛 |
KR20120084553A (ko) * | 2011-01-20 | 2012-07-30 | 삼성엘이디 주식회사 | 발광소자의 패키지 및 그 제조방법과 리드 프레임 |
KR20130010764A (ko) * | 2011-07-19 | 2013-01-29 | 삼성전자주식회사 | 발광소자 패키지 |
-
2013
- 2013-01-29 KR KR1020130009858A patent/KR101433248B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10642100B2 (en) | 2017-12-20 | 2020-05-05 | Lg Display Co., Ltd. | Backlight unit |
Also Published As
Publication number | Publication date |
---|---|
KR101433248B1 (ko) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130001633A1 (en) | Light-emitting element mounting substrate and led package | |
EP2188849B1 (en) | Light emitting device | |
WO2006062239A1 (en) | Semiconductor light-emitting device, light-emitting module and lighting unit | |
JP2013033910A (ja) | 発光素子搭載用基板、ledパッケージ、及びledパッケージの製造方法 | |
JP2013033909A (ja) | 発光素子搭載用基板及びledパッケージ | |
JP2005158957A (ja) | 発光装置 | |
JP2007073575A (ja) | 半導体発光装置 | |
US9801274B2 (en) | Light emitting device | |
EP2597678A2 (en) | Package for mounting electronic components, electronic apparatus, and method for manufacturing the package | |
JP2015111620A (ja) | 発光デバイス及びその製造方法 | |
US10236429B2 (en) | Mounting assembly and lighting device | |
JP2009054801A (ja) | 放熱部材及びそれを備えた発光モジュール | |
JP2014029949A (ja) | 発光装置 | |
KR101051488B1 (ko) | 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛 | |
KR101433248B1 (ko) | 발광장치 및 이를 포함하는 백라이트 유닛 | |
US9685391B2 (en) | Wiring board and semiconductor package | |
US11166369B2 (en) | Light-emitting device and method for manufacturing same | |
KR20150066955A (ko) | 드라이브 ic가 내장된 led 패키지 | |
KR20110085121A (ko) | 발광 장치 | |
KR101443121B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
KR101815963B1 (ko) | 칩 패키지 및 칩 패키지 제조방법 | |
JP2009021303A (ja) | 発光装置 | |
JP2016018990A (ja) | パッケージ構造及びその製法並びに搭載部材 | |
KR101413599B1 (ko) | 발광장치 및 이를 포함하는 백라이트 유닛 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 4 |