KR101437930B1 - 발광장치 및 그 제조방법 - Google Patents
발광장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR101437930B1 KR101437930B1 KR1020130055026A KR20130055026A KR101437930B1 KR 101437930 B1 KR101437930 B1 KR 101437930B1 KR 1020130055026 A KR1020130055026 A KR 1020130055026A KR 20130055026 A KR20130055026 A KR 20130055026A KR 101437930 B1 KR101437930 B1 KR 101437930B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- metal substrate
- emitting device
- arrayed
- package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- 230000003287 optical effect Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 신뢰성과 양산성을 제고하고 광축 정렬의 정확도를 개선할 수 있는 발광장치 및 그 제조방법을 위하여, 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하는 복수개의 패키지용 기판이 어레이 배열된 제 1 구조체를 제공하는 단계; 상기 제 1 구조체 상에 복수개의 인터포저가 어레이 배열된 제 2 구조체를 제공하는 단계; 상기 제 2 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체를 제공하는 단계; 및 상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 제 1 구조체, 상기 제 2 구조체 및 상기 렌즈 구조체가 결합된 적층 구조체를 형성하는 단계;를 포함하는, 발광장치 및 그 제조방법을 제공한다.
Description
본 발명은 전자 장치에 관한 것으로서, 더 상세하게는 발광소자를 포함하는 발광장치 및 그 제조방법에 관한 것이다.
일반적으로 발광소자는 전자장치, 예컨대 디스플레이장치에서 백라이트 유닛의 광원으로 사용되거나 또는 조명기기의 광원으로 사용되고 있다. 이러한 발광소자는 백라이트 유닛에 결합되기 위해 또는 조명기기에 장착되기 위해서 다양한 형태로 패키징될 수 있다. 이러한 발광소자 패키지, 또는 그 위에 다양한 광학계가 결합된 발광장치는 구조적인 신뢰성과 광방출 효율을 높이기 위해 연구되고 있다.
그러나 종래의 발광장치 및 그 제조방법은 발광소자와 광학계가 결합하는 공정을 수행함에 있어서 신뢰성과 양산성이 낮고 광축 정렬의 오차가 크게 나타나는 문제점이 발생한다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 신뢰성과 양산성을 제고하고 광축 정렬의 정확도를 개선할 수 있는 발광장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 발광장치의 제조방법이 제공된다. 상기 발광장치의 제조방법은 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하는 복수개의 패키지용 기판이 분리되지 않고 연결되어 어레이 배열된 제 1 구조체를 제공하는 단계; 상기 제 1 구조체 상에 복수개의 인터포저가 어레이 배열된 제 2 구조체를 제공하는 단계; 상기 제 2 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체를 제공하는 단계; 및 상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 제 1 구조체, 상기 제 2 구조체 및 상기 렌즈 구조체가 결합된 적층 구조체를 형성하는 단계;를 포함한다.
본 발명의 다른 관점에 따른 발광장치의 제조방법이 제공된다. 상기 발광장치의 제조방법은 분리되지 않고 연결되어 어레이 배열된 복수개의 패키지용 기판 및 상기 복수개의 패키지용 기판 상에 배치된 복수개의 인터포저가 어레이 배열된 하부 구조체를 제공하는 단계; 상기 하부 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체를 제공하는 단계; 및 상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 하부 구조체 및 상기 렌즈 구조체가 결합된 적층 구조체를 형성하는 단계;를 포함하며, 상기 패키지용 기판은 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 구비한다. 이 경우, 상기 인터포저는 상기 금속기판의 상면에서 내부로 식각하여 형성된 공간을 한정하며, 상기 금속기판과 일체를 이룰 수 있다. 다른 실시예로서, 상기 인터포저는 상기 패키지용 기판 상에 스크린 프린팅 공정에 의하여 형성될 수 있다.
본 발명의 또 다른 관점에 따른 발광장치의 제조방법이 제공된다. 상기 발광장치의 제조방법은 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하는 복수개의 패키지용 기판이 분리되지 않고 연결되어 어레이 배열된 제 1 구조체를 제공하는 단계; 상기 제 1 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체를 제공하는 단계; 상기 제 1 구조체와 상기 렌즈 구조체 사이에 개재하도록 봉지재를 제공하는 단계; 및 상기 복수개의 패키지용 기판 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 제 1 구조체, 상기 봉지재 및 상기 렌즈 구조체가 결합된 적층 구조체를 형성하는 단계;를 포함한다.
상기 발광장치의 제조방법에서, 상기 적층 구조체를 형성하는 단계는 웨이퍼 레벨에서 수행될 수 있다.
상기 발광장치의 제조방법에서, 상기 패키지용 기판, 상기 인터포저 및 상기 광학계 렌즈가 각각 결합된 발광장치를 개별적으로 구현하도록, 상기 적층 구조체를 싱귤레이션하는 단계;를 더 포함할 수 있다.
상기 발광장치의 제조방법에서, 상기 금속기판은 상면에서 하면까지 관통하는 비아홀을 포함하며, 상기 전극은 상기 비아홀을 충전하는 콘택패턴을 포함할 수 있다. 이 경우, 상기 적층 구조체는 상기 복수개의 패키지용 기판 상에 어레이 배열되어 실장된 복수개의 발광소자를 더 포함하고, 상기 발광소자는 상기 콘택패턴과 전기적으로 연결될 수 있다 .
본 발명의 또 다른 관점에 따른 발광장치가 제공된다. 상기 발광장치는 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하는 복수개의 패키지용 기판과 상기 복수개의 패키지용 기판 상에 실장된 복수개의 발광소자가 어레이 배열된 제 1 구조체; 상기 제 1 구조체 상에 복수개의 인터포저가 어레이 배열된 제 2 구조체; 및 상기 제 2 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체;를 포함하고, 상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 제 1 구조체, 상기 제 2 구조체 및 상기 렌즈 구조체가 적층결합될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 신뢰성과 양산성을 제고하고 광축 정렬의 정확도를 개선할 수 있는 발광장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 발광장치의 제조방법을 도해하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법을 도해하는 사시도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 8은 본 발명의 또 다른 변형된 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 11은 본 발명의 변형된 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 12는 본 발명의 변형된 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 13은 본 발명의 변형된 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법을 도해하는 사시도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 8은 본 발명의 또 다른 변형된 실시예에 따른 발광장치의 제조방법을 도해하는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 11은 본 발명의 변형된 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이다.
도 12는 본 발명의 변형된 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 13은 본 발명의 변형된 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
본 실시예를 설명하는 과정에서 언급하는 "상의" 또는 "하의" 와 같은 용어들은 도면에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 사용될 수 있다. 즉, 이러한 상대적 용어들은 도면에서 묘사되는 방향과 별도로 다른 방향들을 포함하는 것으로 이해될 수도 있다. 예를 들어, 도면들에서 도시된 구조체의 상하가 뒤집어 진다면, 다른 요소들의 상면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하면 상에 존재하게 된다. 그러므로 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "상의" 및 "하의" 방향 모두를 포함할 수 있다.
또한, 본 실시예를 설명하는 과정에서, 어떠한 구성요소가 다른 구성요소 "상에" 위치하거나, 다른 구성요소에 "(전기적으로) 연결"된다고 언급할 때는, 상기 구성요소는 상기 다른 구성요소의 직접 상에 위치하거나, 상기 다른 구성요소에 직접 (전기적으로) 연결되는 것을 의미할 수도 있으나, 나아가, 하나 또는 둘 이상의 개재하는 구성요소들이 그 사이에 존재할 수 있음을 의미할 수도 있다. 하지만, 어떠한 구성요소가 다른 구성요소의 "직접 상에" 위치하거나, 다른 구성요소에 "(전기적으로) 직접 연결"된다거나, 또는 다른 구성요소에"직접 접촉"한다고 언급할 때는, 별도의 언급이 없다면 그 사이에 개재하는 구성요소들이 존재하지 않음을 의미한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광장치의 제조방법을 각각 도해하는 사시도 및 단면도이다. 또한, 도 3은 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이며, 도 4는 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
우선, 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 발광장치의 제조방법은 복수개의 패키지용 기판(110)이 분리되지 않고 연결되어 어레이(array) 배열된 제 1 구조체(100)를 제공하는 단계; 제 1 구조체(100) 상에 복수개의 인터포저(200a)가 어레이 배열된 제 2 구조체(200)를 제공하는 단계; 및 제 2 구조체(200) 상에 복수개의 광학계 렌즈(300a)가 어레이 배열된 렌즈 구조체(300)를 제공하는 단계;를 포함할 수 있다.
제 1 구조체(100)는, 발광소자 패키지(100a)가 복수개로 어레이 배열된 구조체를 포함한다. 도 1 및 도 4를 참조하면, 발광소자 패키지(100a)는 하나의 패키지용 기판(110) 상에 적어도 하나의 발광소자(170)가 실장된 패키지를 포함한다. 따라서, 제 1 구조체(100)는 하나의 패키지용 기판(110) 상에 적어도 하나의 발광소자(170)가 실장된 발광소자 패키지(100a)가 복수개로 어레이 배열된 구조체를 포함한다. 특히, 제 1 구조체(100)에서 복수개의 인접한 발광소자 패키지(100a)는 서로 분리되지 않고 연결되어 있는데, 이것은 복수개의 발광소자 패키지(100a)를 구성하는 복수개의 패키지용 기판(110)이, 싱귤레이션(singulation) 공정을 적용하지 않고, 서로 연결되어 어레이 배열되기 때문이다.
본 발명의 실시예들에서, 패키지용 기판(110)은 금속기판(120); 금속기판(120) 상의 적어도 일부를 둘러싸도록 형성된 절연층(130); 및 절연층(130) 상의 적어도 일부 상에 형성된 전극(140);을 포함할 수 있다. 한편, 변형된 실시예에서, 패키지용 기판(110)은 금속기판(120); 금속기판(120) 상의 적어도 일부를 둘러싸도록 형성되는 전극(140); 및 금속기판(120)과 전극(140)의 적어도 일부 사이에 개재된 절연층(130);을 포함할 수 있다.
본 발명의 실시예들에서, 금속기판(120)은 벌크 금속을 이용한다는 점에서 통상의 인쇄회로기판이나 리드프레임과는 구분될 수 있다. 금속기판(120)은 그 위에 절연층(130)을 형성하고, 절연층(130) 위에 전극(140)을 형성하여 패키지용 기판(110)으로 이용된다. 따라서, 본 발명의 실시예들에서 패키지용 기판(110)은, 전극 구조를 패터닝한 리드 프레임이나 수지 구조 위에 전극을 형성한 인쇄회로기판과는 구분될 수 있다. 금속기판(120)은 패키지용 기판(110)의 바디부라는 점에서 금속바디부로 불릴 수도 있다.
한편, 패키지용 기판(110)은 금속기판(120)의 적어도 일부를 둘러싸도록 형성된 절연층(130)을 포함한다. 예를 들어, 절연층(130)은 금속기판(120)을 산화시켜 형성될 수 있다. 특히 금속기판(120)이 알루미늄을 포함하는 경우에는, 절연층(130)은 알루미나(Al2O3)를 포함할 수 있다. 이 경우에는 절연층(130)은 금속기판(120)의 알루미늄을 산화시켜 형성될 수 있다. 산화 방법으로는 여러 가지 방법이 가능한데, 예컨대 아노다이징법을 이용하여 금속기판(120)의 알루미늄을 산화시켜 절연층(130)을 형성할 수 있다. 물론 절연층(130)은 이러한 물질 외에 다른 절연성 물질을 포함할 수도 있다. 예컨대 절연층(130)은 실리콘옥사이드나 실리콘나이트라이드 등을 포함할 수 있다.
금속기판(120)은 상면에서 하면까지 관통하는 비아홀(125)을 포함할 수 있다. 이 경우, 전극(140)은 비아홀(125)을 충전(充塡)하는 콘택패턴(contact pattern)을 포함할 수 있으며, 나아가, 금속기판(120)의 상면 및/또는 하면 상의 적어도 일부까지 연장되어 구성될 수 있다. 발광소자(170)는 상기 콘택패턴과 전기적으로 연결될 수 있다. 절연층(130)은 비아홀(125)의 측면을 포함하여 금속기판(120)의 노출면의 적어도 일부를 덮도록 형성되어, 금속기판(120)과 전극(140) 사이의 전기적 연결을 차단할 수 있다.
금속기판(120)을 관통하는 비아홀(125)을 이용하여 전극(140)을 형성함으로써 금속기판(120)의 상면에서 하면까지 전기적 연결을 구성하기 위하여 금속기판(120)의 측면까지 전극층을 형성할 필요가 없다는 장점이 있다. 나아가, 금속기판(120)을 관통하는 비아홀(125)을 이용하여 전극(140)을 형성하기 때문에 웨이퍼 레벨(wafer level) 공정을 용이하게 적용할 수 있다는 매우 유리한 효과를 기대할 수 있다.
발광소자(170)는 전기 신호를 인가받아 광을 방출하는 소자로서 다양한 전자 장치의 광원으로 사용될 수 있다. 예를 들어, 발광소자(170)는 화합물 반도체의 다이오드로 구성될 수 있고, 이러한 발광소자(170)는 발광 다이오드(light emitting diode; LED)로 불릴 수 있다. 이러한 발광 다이오드는 화합물 반도체의 물질에 따라서 다양한 색상의 광을 방출할 수 있다. 이 실시예에서, 발광소자(170)에서 광이 방출되는 방향은 패키지용 기판(110)과 멀어지는 상방향(+z 방향)에 해당한다. 발광소자(170)는 전기 신호를 송수신하기 위한 입출력 패드들(175)을 포함할 수 있다. 예컨대, 발광소자(170)는 n형 반도체층에 연결된 제1패드와, p형 반도체층에 연결된 제2패드로 구성되는 입출력 패드들(175)을 포함할 수 있다.
발광소자(170)는 입출력 패드들(175)을 통하여 패키지용 기판(110)의 전극(140)과 전기적으로 연결될 수 있다. 본 발명의 일 실시예에 따른 발광소자 패키지(100a)는, 입출력 패드들(175)이 아래로 향하는 플립칩(flip chip) 발광소자(170)를 포함할 수 있다. 이 경우, 발광소자(170)의 입출력 패드들(175)은 패키지용 기판(110)의 전극(140)과, 도전성 와이어에 의하지 않고, 전기적으로 연결될 수 있다. 이를 위하여 발광소자(170)의 입출력 패드들(175)은 패키지용 기판(110)의 전극(140)과 도전성 접착부재(180)가 개재되어 전기적으로 연결될 수 있다. 또는, 발광소자(170)의 입출력 패드들(175)은 패키지용 기판(110)의 전극(140)과 공정본딩(eutectic bonding)에 의하여 전기적으로 직접 연결될 수 있다.
공정본딩은 서로 접합되는 대향면들이 정확하게 편평한 경우, 예를 들어, 3㎛ 이내로 편평한 경우, 구현될 수 있다. 도전성 접착부재(180)는 서로 접합되는 대향면들이 정확히 편평하게 배치되는 것이 어려울 경우에도 적용될 수 있다. 이러한 도전성 접착부재(180)는 솔더 페이스트(solder paste), 유텍틱 합금재(eutectic alloy material), 또는 은 페이스트(Ag paste) 등을 포함할 수 있다.
물론, 본 발명의 변형된 실시예들에서는 발광소자(170)의 입출력 패드들(175)이 윗방향으로 배치되어 패키지용 기판(110) 상에 실장될 수 있다. 이 경우, 발광소자(170)의 입출력 패드들(175)과 패키지용 기판(110)의 전극(140)은 도전성 와이어(미도시)에 의하여 전기적으로 연결될 수도 있다.
제 2 구조체(200)는 인터포저(interposer, 200a)가 복수개로 어레이 배열된 구조체를 포함한다. 특히, 제 2 구조체(200)에서 복수개의 인접한 인터포저(200a)는 싱귤레이션(singulation) 공정을 적용하지 않아 서로 분리되지 않고 연결되어 어레이 배열된다. 인터포저(200a)는 제 1 구조체(100)와 렌즈 구조체(300)가 일정한 거리를 유지하면서 이격되도록 하는 스페이서(210)로 구성된다. 인터포저(200a)는 패키지용 기판(110) 상에서 발광소자(170) 주위의 적어도 일부를 둘러싸도록 형성되며, 폴리머 또는 유리프릿(glass frit)으로 이루어질 수 있다.
인터포저(200a)와 패키지용 기판(110)에 의하여 한정되는 공간의 적어도 일부는 발광소자(170)를 밀봉하는 봉지재(220)로 충전할 수 있으며, 필요에 따라서는, 형광체(phosphor)가 봉지재(220) 내부에 분산될 수 있다. 형광체는 적어도 발광소자(170)에서 방출되는 광의 경로 상에 배치될 수 있으며, 발광소자(170)에서 방출되는 광의 적어도 일부를 흡수하여 상이한 파장의 광으로 방출할 수 있다. 예컨대, 발광소자(170)가 자외선을 방출하면 형광체는 자외선을 흡수하여 가시광선인 백색광으로 변환하여 방출할 수 있다. 물론 이에 한정되는 것은 아니며, 예를 들어, 발광소자(170)가 청색광을 방출하면 형광체는 청색광을 흡수하여 녹색광으로 변환하여 방출할 수도 있다. 이러한 다양한 발광색을 갖는 형광체를 조합하면, 백색을 포함하여 청색부터 적색까지 사용 용도에 따라 다양한 가시광선을 발색할 수 있다.
상술한 형광체가 분산된 봉지재(220)는, 예를 들어, 형광체가 내부에 분산된 유리 구조체(PIG: Phosphor In Glass)를 포함할 수 있다. 이것은 형광체가 내부에 분산된 유리를 필렛(fillet) 형태로 제공하고, 상기 형광체가 내부에 분산된 필렛 형태의 유리를 소정의 온도(예를 들어, 유리전이점) 이상으로 승온하여 용융한 후에 발광소자(170)가 실장된 패키지용 기판(110) 상에 직접 디스펜싱(dispensing)하고 경화시킴으로써 구현될 수 있다. 즉, 실리콘(silicone)과 같은 유기계 바인더 수지를 사용하지 않고, 형광체가 내부에 분산된 유리 구조체를 도입함으로써, 유기계 바인더 수지가 열화되거나 변색되는 문제점을 원천적으로 극복할 수 있다. 형광체가 내부에 분산된 유리 구조체는 실리콘과 같은 유기계 바인더 수지에 비하여 높은 내열성과 내광성을 가지기 때문이다.
한편, 본 발명의 다른 실시예에서는, 인터포저(200a)와 패키지용 기판(110)에 의하여 한정되는 공간이 내열수지로 충전될 수도 있으며 또는 공기로 채워질 수도 있다.
렌즈 구조체(300)는 광학계 렌즈(300a)가 복수개로 어레이 배열된 구조체를 포함한다. 특히, 렌즈 구조체(300)에서 복수개의 인접한 광학계 렌즈(300a)는 싱귤레이션(singulation) 공정을 적용하지 않아 서로 분리되지 않고 연결되어 어레이 배열된다. 회절 광학계(310)로 구성되는 광학계 렌즈(300a)는 인터포저(200a)에 의하여 제 1 구조체(100)와 일정한 거리를 유지하면서 이격되어 배치된다. 광학계 렌즈(300a)는, 도면에 도시된 것처럼, 편평한 플레이트 형상을 가질 수도 있지만, 이와 달리, 볼록렌즈의 형상을 가질 수도 있다. 한편, 일 실시예에서, 광학계 렌즈(300a)는 형광체가 내부에 분산된 유리 구조체로 구성될 수도 있다.
계속하여, 본 발명의 일 실시예에 따른 발광장치의 제조방법은 상술한 제 1 구조체(100), 제 2 구조체(200) 및 렌즈 구조체(300)를 제공한 이후에, 복수개의 발광소자 패키지(100a), 복수개의 인터포저(200a) 및 복수개의 광학계 렌즈(300a)의 각각이 서로 대응될 수 있도록, 제 1 구조체(100), 제 2 구조체(200) 및 렌즈 구조체(300)를 결합하여, 도 3에 도시된 것처럼, 적층 구조체를 형성하는 단계를 포함한다. 도 3을 참조하면, 적층구조체는 S-S 라인을 경계로 2개의 발광장치가 인접하여 연결된 것으로 편의상 도시되어 있으나, 본 발명의 다른 실시예에 따른 적층구조체에서는 더 많은 개수의 발광장치가 연결될 수도 있음은 명백하다.
본 발명에서는 발광소자 패키지(100a)가 복수개로 어레이 배열된 제 1 구조체(100), 인터포저(200a)가 복수개로 어레이 배열된 제 2 구조체(200) 및 광학계 렌즈(300a)가 복수개로 어레이 배열된 렌즈 구조체(300)를 결합하는 공정을 웨이퍼 레벨(wafer level)에서 수행함으로써 발광장치 제조의 양산성과 광축 정렬의 정확도를 현저하게 개선할 수 있다. 즉, 웨이퍼 레벨의 반도체 공정을 활용하여 양산성과 얼라인먼트의 정확도를 보장하여 제조비용을 절감하면서 동시에 발광장치의 성능을 확보할 수 있다.
계속하여, 본 발명의 일 실시예에 따른 발광장치의 제조방법은, 발광소자 패키지(100a), 인터포저(200a) 및 광학계 렌즈(300a)가 각각 결합된, 도 4에 도시된, 발광장치를 개별적으로 구현하도록, 상술한 적층구조체를 싱귤레이션(singulation)하는 단계를 포함한다. 예를 들어, 싱귤레이션 공정은 도 3에 도시된 다이싱 영역인 S-S 라인을 따라 수행되는 식각 공정을 포함할 수 있다. 싱귤레이션 공정에 의하여 구현된 발광장치에서는 분리면을 따라 금속기판(120)의 일부가 노출될 수 있으며, 필요에 따라서는, 싱귤레이션 공정 이후에 노출된 금속기판(120)을 차폐하는 추가 공정이 수행될 수도 있다.
한편, 상술한 제 1 구조체(100), 제 2 구조체(200) 및 렌즈 구조체(300)를 결합하여 적층구조체를 형성하는 단계와 싱귤레이션 하는 단계에서는 공정성을 확보하기 위하여 캐리어를 활용하여 대상물을 핸들링할 수 있다. 예를 들어, 상기 캐리어는 실리콘카바이드(SiC) 상에 형성된 그래파이트(graphite)로 구성될 수 있다.
본 발명에서는 금속기판 기술의 특성을 활용하여 반도체 공정 내에서 모든 공정을 수행하므로 별도로 어셈블리 라인을 거칠 필요가 없다. 또한, 고성능 광학 설계 및 제조기술과의 결합으로 공정 단순화를 달성할 수 있으며, 고내열 및 고내광 특성을 결합함으로써 다양한 응용 가능성을 확보할 수 있다.
도 4에 도시된 것처럼, 본 발명의 일 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치는 금속기판(120)을 관통하는 비아홀(125)을 충전하는 전극(140)의 구성을 포함한다. 하지만, 본 발명의 실시예는 이에 한정되지 않으며, 웨이퍼 레벨에서 적층구조체를 형성하는 본 발명의 기술적 사상은 다양한 다른 형태의 패키지용 기판(110)에도 적용 가능하다.
도 5는 본 발명의 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
도 5를 참조하면, 패키지용 기판(110)은 금속기판(120); 금속기판(120) 상의 적어도 일부를 둘러싸도록 형성된 절연층(130); 및 절연층(130) 상의 적어도 일부 상에 형성된 전극(140);을 포함할 수 있다. 특히, 전극(140)은 금속기판(120)의 상면에서부터 측면을 지나 하면의 일부로 신장되도록 구성될 수 있다. 이러한 발광장치를 구현하기 위해서는, 먼저 금속기판(120)에 복수개로 어레이 배열된 비아홀을 먼저 형성하고 상기 비아홀을 포함하는 금속기판(120) 상에 절연층(130) 및 전극(140)을 순차적으로 형성함으로써 구현된 패키지용 기판(110)을 포함하는 제 1 구조체(100)를 제공하여야 한다. 계속하여, 제 1 구조체(100), 제 2 구조체(200) 및 렌즈 구조체(300)가 결합된 적층구조체에 대하여 상기 비아홀을 경계로 싱귤레이션 공정을 수행함으로써 도 5에 도시된 발광장치가 구현될 수 있다.
도 5에 도시된 발광장치에서, 금속기판(120)은 기본적으로 벌크 금속으로 제공되므로, 별도의 방열 구조 없이도 금속기판(120)의 상부의 발광소자(170)에서 발생된 열을 금속기판(120)의 하부로 효과적으로 방열할 수 있다. 선택적으로, 방열 특성을 더 높이기 위해서 금속기판(120)의 하면에 방열판(미도시) 등이 더 결합될 수도 있지만, 기본적으로는 방열판을 생략할 수 있다.
절연층(130)은 발광소자(170)에서 발생된 열을 효과적으로 방출하기 위하여 금속기판(120)의 상면, 측면 및 하면 중 일부에 형성될 수 있다. 예컨대, 도시된 바와 같이, 절연층(130)은 금속기판(120)의 상면 및 측면에 형성되고, 발광소자(170)의 열이 외부로 방열되는 발광소자(170)의 하측에 대응하는 금속기판(120)의 바닥면의 일부에는 형성되지 않을 수 있다.
또한, 패키지용 기판(110)은 절연층(130) 상의 적어도 일부 상에 형성된 전극(140)을 포함한다. 예를 들어, 전극(140)은 금속기판(120)의 상면, 측면 및 하면의 일부를 감싸도록 배치될 수 있다. 전극(140)은 절연층(130) 상에 제트프린팅법이나 실크프린팅법 등과 같은 프린팅법이나 증착 또는 도금 등의 다양한 방법을 통해 형성할 수 있다.
전극(140)은 발광소자(170)의 극성에 대응하기 위해서 서로 이격된 적어도 두 부분으로 나뉠 수 있다. 구체적으로 발광소자(170)에 인가될 상이한 두 극성의 전기 신호를 전달할 수 있도록 두 부분 이상이 필요할 수 있다. 예를 들어, 전극(140)은 두 부분으로 나뉘어 절연층(130) 상에 배치되거나, 또는 절연층(130) 상에 연속되는 한 층으로 형성된 후 절단하는 트렌치를 형성하여 분리될 수도 있다.
금속기판(120)과 전극(140)은 개재된 절연층(130)에 의하여 전기적으로 절연될 수 있다. 다만, 변형된 실시예에서는, 서로 이격된 복수의 전극(140)들 중의 임의의 어느 하나의 일부만 절연층(130) 상에서 신장되어 금속기판(120)과 직접 접촉되도록 구성될 수도 있다. 이러한 전기적 연결구조에 의하여, 패키지용 기판(110) 자체가 별도의 배선 없이 발광소자(170)의 전기적 신호를 처리할 수 있는 구성의 일부를 제공할 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 발광장치의 제조방법을 가각각 도해하는 사시도 및 단면도이다. 나아가, 도 9는 본 발명의 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 적층구조체를 도해하는 단면도이고, 도 10은 본 발명의 다른 실시예에 따른 발광장치의 제조방법에 의하여 구현된 발광장치를 도해하는 단면도이다.
우선, 도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 발광장치의 제조방법은 복수개의 패키지용 기판(110) 및 복수개의 패키지용 기판(110) 상에 배치된 복수개의 인터포저(210)가 어레이 배열된 하부 구조체(150)를 제공하는 단계; 하부 구조체(150) 상에 복수개의 광학계 렌즈(300a)가 어레이 배열된 렌즈 구조체(300)를 제공하는 단계; 및 복수개의 패키지용 기판(110), 복수개의 인터포저(210) 및 복수개의 광학계 렌즈(300a)의 각각이 서로 대응될 수 있도록, 하부 구조체(150) 및 렌즈 구조체(300)가 결합된 적층 구조체를 형성하는 단계;를 포함한다.
즉, 도 6 및 도 7과 같은 본 발명의 다른 실시예에 따른 발광장치의 제조방법에서는, 도 1 및 도 2와 달리, 복수개의 패키지용 기판(110)이 어레이 배열된 하부 구조체(150)와 복수개의 광학계 렌즈(300a)가 어레이 배열된 렌즈 구조체(300) 사이에, 복수개의 인터포저가 어레이 배열된 별도의 독립적인 구조체를 제공하지 않고, 하부 구조체(150)의 패키지용 기판(110) 상에 직접 인터포저(210)를 형성함으로써 웨이퍼 레벨 패키지 공정을 간소화할 수 있다.
도 7을 참조하면, 금속기판(120)의 상면에서 내부로 식각하여 트렌치(123)를 형성할 수 있다. 인터포저(210)는 트렌치(123)를 한정할 수 있다. 이 경우, 금속기판(120)과 인터포저(210)는 동일한 물질로 구성되며 일체(一體)를 구성할 수 있다. 인터포저(210)가 금속기판(120)과 일체를 형성하므로 인터포저(210)와 패키지용 기판(110)이 접착불량으로 분리되는 문제점을 원천적으로 방지할 수 있다. 패키지용 기판(110)을 구성하는 절연층(130)은 인터포저(210)를 포함하여 금속기판(120) 상에 형성될 수 있다. 발광소자(170)는 금속기판(120)에 형성된 트렌치(123) 내에 실장될 수 있다.
한편, 인터포저를 형성하는 다른 실시예를 도해하는 도 8을 참조하면, 인터포저(210)는 스크린 프린팅 공정에 의하여 패키지용 기판(110) 상에 형성될 수 있다. 예를 들어, 화이트 유리(white glass)와 유리프릿(glass frit)의 이중구조를 패키지용 기판(110) 상에 스크린 프린팅으로 형성하거나, 고내열 화이트 폴리머(에폭시)를 패키지용 기판(110) 상에 스크린 프린팅하고 열경화 또는 자외선 경화를 수행함으로써 인터포저(210)를 구현할 수 있다.
계속하여, 도 9 및 도 10을 참조하면, 복수개의 패키지용 기판(110), 복수개의 인터포저(210) 및 복수개의 광학계 렌즈(300a)의 각각이 서로 대응될 수 있도록, 하부 구조체(150) 및 렌즈 구조체(300)가 결합된 적층 구조체를 형성할 수 있다. 도 9를 참조하면, 적층구조체는 S-S 라인을 경계로 2개의 발광장치가 인접하여 연결된 것으로 편의상 도시되어 있으나, 본 발명의 다른 실시예에 따른 적층구조체에서는 더 많은 개수의 발광장치가 연결될 수도 있음은 명백하다.
본 발명에서는 인터포저(210)가 형성된 패키지용 기판(110)이 복수개로 어레이 배열된 하부 구조체(150) 및 광학계 렌즈(300a)가 복수개로 어레이 배열된 렌즈 구조체(300)를 결합하는 공정을 웨이퍼 레벨(wafer level)에서 수행함으로써 발광장치 제조의 양산성과 광축 정렬의 정확도를 현저하게 개선할 수 있다. 즉, 웨이퍼 레벨의 반도체 공정을 활용하여 양산성과 얼라인먼트의 정확도를 보장하여 제조비용을 절감하면서 동시에 발광장치의 성능을 확보할 수 있다.
계속하여, 본 발명의 다른 실시예에 따른 발광장치의 제조방법은, 인터포저(210)가 구비되고 발광소자(170)가 실장된 패키지용 기판(110) 및 광학계 렌즈(300a)가 각각 결합된, 도 10에 도시된, 발광장치를 개별적으로 구현하도록, 상술한 적층구조체를 싱귤레이션(singulation)하는 단계를 포함한다. 예를 들어, 싱귤레이션 공정은 도 9에 도시된 다이싱 영역인 S-S 라인을 따라 수행되는 식각 공정을 포함할 수 있다. 싱귤레이션 공정에 의하여 구현된 발광장치에서는 분리면을 따라 금속기판(120)의 일부가 노출될 수 있으며, 필요에 따라서는, 싱귤레이션 공정 이후에 노출된 금속기판(120)을 차폐하는 추가 공정이 수행될 수도 있다. 그 외의 다른 구성이나 효과 등에 대한 내용은 도 1 내지 도 4를 참조하여 이미 설명하였으므로 여기에서는 생략한다.
한편, 도 1 내지 도 5를 참조하여 설명한 본 발명의 실시예들에서는, 복수개의 패키지용 기판(110)이 어레이(array) 배열된 제 1 구조체(100)를 제공하는 단계와 복수개의 광학계 렌즈(300a)가 어레이 배열된 렌즈 구조체(300)를 제공하는 단계 사이에, 제 1 구조체(100) 상에 복수개의 인터포저(200a)가 어레이 배열된 제 2 구조체(200)를 제공하는 단계가 수행되는 구성을 설명하였다. 그러나, 본 발명의 변형된 실시예에서는, 도 3 및 도 4에 대한 변형된 실시예를 도해하는 도 11 및 도 12를 참조하거나 도 5에 대한 변형된 실시예를 도해하는 도 13을 참조하면, 제 1 구조체(100) 상에 복수개의 인터포저(200a)가 어레이 배열된 제 2 구조체(200)를 제공하는 단계를 별도로 수행하지 않고, 제 1 구조체(100)와 렌즈 구조체(300) 사이에 개재하도록 봉지재(220)를 제공하는 단계를 수행할 수도 있다. 제 1 구조체(100), 봉지재(220) 및 렌즈 구조체(300)의 구성에 대한 상세한 설명은 도 3 내지 도 5에서 설명한 것과 중복되므로 여기에서는 생략한다.
본 발명의 변형된 실시예에서도, 발광소자 패키지(100a)가 분리되지 않고 연결되어 복수개로 어레이 배열된 제 1 구조체(100) 및 광학계 렌즈(300a)가 복수개로 어레이 배열된 렌즈 구조체(300)를 결합하는 공정을 웨이퍼 레벨(wafer level)에서 수행함으로써 발광장치 제조의 양산성과 광축 정렬의 정확도를 현저하게 개선할 수 있다. 즉, 웨이퍼 레벨의 반도체 공정을 활용하여 양산성과 얼라인먼트의 정확도를 보장하여 제조비용을 절감하면서 동시에 발광장치의 성능을 확보할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110 : 패키지용 기판
120 : 금속기판
130 : 절연층
140 : 전극
210 : 인터포저
300 : 렌즈 구조체
120 : 금속기판
130 : 절연층
140 : 전극
210 : 인터포저
300 : 렌즈 구조체
Claims (10)
- 삭제
- 분리되지 않고 연결되어 어레이 배열된 복수개의 패키지용 기판 및 상기 복수개의 패키지용 기판 상에 배치된 복수개의 인터포저가 어레이 배열된 하부 구조체를 제공하는 단계;
상기 하부 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체를 제공하는 단계; 및
상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 하부 구조체 및 상기 렌즈 구조체가 결합된 적층 구조체를 형성하는 단계;를 포함하고,
상기 패키지용 기판은 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하고,
상기 인터포저는 상기 금속기판의 상면에서 내부로 식각하여 형성된 공간을 한정하며, 상기 금속기판과 동일한 물질로 구성되며, 상기 금속 기판과 일체를 이루는, 발광장치의 제조방법. - 삭제
- 제2항에 있어서,
상기 적층 구조체를 형성하는 단계는 웨이퍼 레벨에서 수행되는, 발광장치의 제조방법. - 제2항에 있어서,
상기 패키지용 기판, 상기 인터포저 및 상기 광학계 렌즈가 각각 결합된 발광장치를 개별적으로 구현하도록, 상기 적층 구조체를 싱귤레이션하는 단계;를 더 포함하는, 발광장치의 제조방법. - 제2항에 있어서,
상기 금속기판은 상면에서 하면까지 관통하는 비아홀을 포함하며,
상기 전극은 상기 비아홀을 충전하는 콘택패턴을 포함하는, 발광장치의 제조방법. - 제6항에 있어서,
상기 적층 구조체는 상기 복수개의 패키지용 기판 상에 어레이 배열되어 실장된 복수개의 발광소자를 더 포함하고,
상기 발광소자는 상기 콘택패턴과 전기적으로 연결된, 발광장치의 제조방법. - 삭제
- 제2항에 있어서,
상기 인터포저는 상기 패키지용 기판 상에 스크린 프린팅 공정에 의하여 형성된, 발광장치의 제조방법. - 분리되지 않고 연결되어 어레이 배열된 복수개의 패키지용 기판 및 상기 복수개의 패키지용 기판 상에 배치된 복수개의 인터포저가 어레이 배열된 하부 구조체; 및
상기 하부 구조체 상에 복수개의 광학계 렌즈가 어레이 배열된 렌즈 구조체;
를 포함하고,
상기 복수개의 패키지용 기판, 상기 복수개의 인터포저 및 상기 복수개의 광학계 렌즈의 각각이 서로 대응될 수 있도록, 상기 하부 구조체 및 상기 렌즈 구조체가 결합된 적층되고,
상기 패키지용 기판은 금속기판, 상기 금속기판 상의 적어도 일부를 둘러싸도록 형성된 절연층, 및 상기 절연층 상의 적어도 일부 상에 형성된 전극을 포함하고,
상기 인터포저는 상기 금속기판의 상면에서 내부로 식각하여 형성된 공간을 한정하며, 상기 금속기판과 동일한 물질로 구성되며, 상기 금속 기판과 일체를 이루는, 발광장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130055026A KR101437930B1 (ko) | 2013-05-15 | 2013-05-15 | 발광장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130055026A KR101437930B1 (ko) | 2013-05-15 | 2013-05-15 | 발광장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101437930B1 true KR101437930B1 (ko) | 2014-09-11 |
Family
ID=51759405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130055026A KR101437930B1 (ko) | 2013-05-15 | 2013-05-15 | 발광장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101437930B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015112280A1 (de) * | 2015-07-28 | 2017-02-02 | Osram Opto Semiconductors Gmbh | Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616680B1 (ko) * | 2005-05-13 | 2006-08-28 | 삼성전기주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
| KR100958024B1 (ko) * | 2008-08-05 | 2010-05-17 | 삼성엘이디 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
-
2013
- 2013-05-15 KR KR1020130055026A patent/KR101437930B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616680B1 (ko) * | 2005-05-13 | 2006-08-28 | 삼성전기주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
| KR100958024B1 (ko) * | 2008-08-05 | 2010-05-17 | 삼성엘이디 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015112280A1 (de) * | 2015-07-28 | 2017-02-02 | Osram Opto Semiconductors Gmbh | Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen |
| US10665758B2 (en) | 2015-07-28 | 2020-05-26 | Osram Oled Gmbh | Component having a metal carrier and method for producing components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180145236A1 (en) | Package structure for light emitting device | |
| US8796706B2 (en) | Light emitting diode package | |
| US7755099B2 (en) | Light emitting device package | |
| KR101825473B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US9293663B1 (en) | Light-emitting unit and semiconductor light-emitting device | |
| KR100863612B1 (ko) | 발광소자 | |
| WO2012050110A1 (ja) | Ｌｅｄモジュール | |
| CN103222075A (zh) | 发光二极管封装件及其制造方法 | |
| EP2490259B1 (en) | Light-Emitting Device Package and Method of Manufacturing the Same | |
| TWI508334B (zh) | 發光半導體元件及其製作方法 | |
| JP6029188B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| JP5010203B2 (ja) | 発光装置 | |
| TWI395346B (zh) | 發光元件的封裝結構 | |
| US8709840B2 (en) | Light-emitting device package and method of manufacturing the same | |
| TWI646706B (zh) | 發光二極體晶片封裝體 | |
| US20180366615A1 (en) | Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same | |
| KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
| KR101519110B1 (ko) | 발광다이오드 패키지 및 그 제조방법 | |
| KR101433248B1 (ko) | 발광장치 및 이를 포함하는 백라이트 유닛 | |
| KR20120080306A (ko) | Ｌｅｄ 패키지 및 그 제조방법 | |
| JP2015185685A (ja) | 発光装置の製造方法及び照明装置 | |
| KR101452857B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| TWI565101B (zh) | 發光二極體封裝體及其製造方法 | |
| KR101443121B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| JP6565895B2 (ja) | 半導体装置用パッケージ及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 4 |