KR101443121B1 - 발광소자 패키지 및 그 제조방법 - Google Patents
발광소자 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR101443121B1 KR101443121B1 KR1020130020630A KR20130020630A KR101443121B1 KR 101443121 B1 KR101443121 B1 KR 101443121B1 KR 1020130020630 A KR1020130020630 A KR 1020130020630A KR 20130020630 A KR20130020630 A KR 20130020630A KR 101443121 B1 KR101443121 B1 KR 101443121B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal body
- light emitting
- electrode layer
- groove
- circuit protection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims description 112
- 239000002184 metal Substances 0.000 claims description 112
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 230000001012 protector Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 발광소자의 실장 면적을 최대화하고, 공정원가를 절감하며 생산성의 증가를 구현할 수 있는 발광소자 패키지 및 그 제조방법을 위하여, 홈을 구비하는 패키지용 기판, 상기 홈 내에 실장된 회로보호소자 및 상기 패키지용 기판 상에 배치된 발광소자를 포함하는, 발광소자 패키지 및 그 제조방법을 제공한다.
Description
본 발명은 전자 장치에 관한 것으로서, 더 상세하게는 회로보호소자를 포함하는 발광소자 패키지에 관한 것이다.
일반적으로 발광소자는 전자장치, 예컨대 디스플레이장치에서 백라이트 모듈의 광원으로 사용되거나 또는 조명기기의 광원으로 사용되고 있다. 이러한 발광소자는 백라이트 모듈에 결합되기 위해 또는 조명기기에 장착되기 위해서 다양한 형태로 패키징될 수 있다. 이러한 발광소자 패키지에는 회로보호소자가 더 부가될 수 있다.
그러나 이러한 종래의 발광소자 패키지에는 회로보호소자의 실장으로 인해 패키징 가능한 발광소자의 실장 면적이 제한될 수 있는 문제점이 있었다. 또한, 도전성 와이어가 필요 없는 플립칩 타입의 패키지에 있어서, 회로보호소자와 발광소자를 전기적으로 연결하기 위하여 별도의 도전성 와이어를 구성해야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 발광소자의 실장 면적을 최대화하고, 공정원가를 절감하며 생산성의 증가를 구현할 수 있는, 발광소자 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 홈을 구비하는 패키지용 기판, 상기 홈 내에 실장된 회로보호소자 및 상기 패키지용 기판 상에 배치된 발광소자를 포함하는, 발광소자 패키지가 제공된다.
상기 패키지용 기판은 금속바디부, 상기 금속바디부 상의 적어도 일부를 둘러싸도록 형성되는 전극층 및 상기 금속바디부와 상기 전극층의 적어도 일부 사이에 개재된 절연층을 포함하고, 상기 홈은 상기 금속바디부가 노출되도록 상기 기판의 상면에 형성될 수 있다.
상기 전극층은 서로 이격된 제1전극층 및 제2전극층을 포함하며, 상기 제1전극층의 일부는 상기 절연층 상에서 신장되어 상기 금속바디부와 접촉하고, 상기 회로보호소자의 하부전극은, 상기 금속바디부를 통하여, 상기 제1전극층과 전기적으로 연결될 수 있다.
상기 제1전극층은 상기 금속바디부의 상면 상에서 바닥면 상으로 연장되고, 상기 금속바디부의 바닥면 상에서 상기 절연층 외측으로 연장되어 상기 금속바디부에 접촉될 수 있다.
상기 발광소자는 입출력 패드들이 아래로 향하는 플립칩 발광소자를 포함할 수 있다.
상기 회로보호소자가 실장되는 상기 홈은 상기 패키지용 기판 상에서 상기 발광소자가 안착되는 영역 내에 위치할 수 있다.
상기 회로보호소자의 상부전극은, 도전성 와이어에 의하지 않고, 상기 입출력 패드들 중의 어느 하나와, 도전성 접착부재가 개재되어 전기적으로 연결되거나 공정본딩(eutectic bonding)에 의하여 전기적으로 직접 연결되고, 상기 회로보호소자의 하부전극은, 상기 홈에 의하여 노출된 상기 금속바디부와, 도전성 접착부재가 개재되어 전기적으로 연결되거나 공정본딩에 의하여 전기적으로 직접 연결될 수 있다.
상기 입출력 패드들 중의 어느 하나는 상기 제2전극층의 적어도 일부와 상기 회로보호소자의 상부전극을 덮도록 배치되어, 상기 제2전극층과 상기 회로보호소자의 상부전극에 공통으로 전기적으로 연결될 수 있다.
상기 발광소자는 입출력 패드들이 위로 향하도록 상기 패키지용 기판 상에 배치되며, 상기 회로보호소자가 실장되는 상기 홈은 상기 패키지용 기판 상에서 상기 발광소자가 안착되는 영역 외측에 위치할 수 있다.
상기 입출력 패드들 중의 어느 하나는 상기 제2전극층과 도전성 와이어에 의하여 전기적으로 연결되고, 상기 입출력 패드들 중의 나머지 하나는 상기 제1전극층과 도전성 와이어에 의하여 전기적으로 연결되고, 상기 회로보호소자의 상부전극은 도전성 와이어에 의하여 상기 제2전극층과 전기적으로 연결될 수 있다.
상기 발광소자는 상기 기판에 형성된 캐비티 내에 안착될 수 있다.
상기 금속바디부는 알루미늄을 포함하며, 상기 절연층은 산화 알루미늄을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 상면에 홈을 구비하는 패키지용 기판을 형성하는 단계, 상기 홈의 내부에 회로보호소자를 실장하는 단계 및 상기 패키지용 기판 상에 발광소자를 안착하는 단계를 포함하는, 발광소자 패키지의 제조방법이 제공된다.
상기 패키지용 기판을 형성하는 단계는 금속바디부, 상기 금속바디부 상의 적어도 일부를 둘러싸도록 형성되고 서로 이격된 전극층, 상기 금속바디부와 상기 전극층 사이에 개재된 절연층 및 상기 금속바디부가 노출되는 홈을 포함하는 패키지용 기판을 형성하는 단계를 포함할 수 있다.
상기 패키지용 기판을 형성하는 단계는 상기 금속바디부의 상부표면이 노출되도록 상기 절연층을 식각하여 상기 홈을 형성하는 단계를 포함할 수 있다.
상기 패키지용 기판을 형성하는 단계는 상기 절연층 및 상기 금속바디부의 일부를 식각하여 상기 홈을 형성하는 단계를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 발광소자의 실장 면적을 최대화하고, 공정원가를 절감하며 생산성의 증가를 구현할 수 있는, 발광소자 패키지 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 발광소자 패키지를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일실시예에 따른 발광소자 패키지를 제조하기 위하여, 기판 상의 홈에 회로보호소자를 실장하고, 기판 상에 발광소자를 실장하는 구성을 개략적으로 도시하는 사시도이다.
도 3은 본 발명의 일실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일실시예에 따른 발광소자 패키지의 제조방법을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 실시예들에 따른 발광소자 패키지에서 발광소자와 회로보호소자의 전기적 연결구성을 도해하는 회로도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
도 2는 본 발명의 일실시예에 따른 발광소자 패키지를 제조하기 위하여, 기판 상의 홈에 회로보호소자를 실장하고, 기판 상에 발광소자를 실장하는 구성을 개략적으로 도시하는 사시도이다.
도 3은 본 발명의 일실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일실시예에 따른 발광소자 패키지의 제조방법을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 실시예들에 따른 발광소자 패키지에서 발광소자와 회로보호소자의 전기적 연결구성을 도해하는 회로도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
도 1은 본 발명의 일실시예에 따른 발광소자 패키지를 개략적으로 도시하는 사시도이고, 도 2는 본 발명의 일실시예에 따른 발광소자 패키지를 제조하기 위하여 기판 상의 홈에 회로보호소자를 실장하고 기판 상에 발광소자를 실장하는 구성을 개략적으로 도시하는 사시도이며, 도 3은 도 1에 도시된 I-I' 라인을 따라 절취한 발광소자 패키지의 단면을 도해한다.
도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 발광소자 패키지(100a)는 홈(140)을 구비하는 패키지용 기판(105), 홈(140) 내에 실장된 회로보호소자(150) 및 패키지용 기판(105) 상에 배치된 발광소자(160)를 포함한다.
본 발명의 실시예들에서, 패키지용 기판(105)은 금속바디부(110), 금속바디부(110) 상의 적어도 일부를 둘러싸도록 형성되는 전극층(130) 및 금속바디부(110)와 전극층(130) 사이에 개재된 절연층(120)을 포함할 수 있다. 본 발명의 실시예들에서, 금속 기판으로 불릴 수도 있는 금속바디부(110)는 벌크 금속을 이용한다는 점에서 통상의 인쇄회로기판이나 리드프레임과는 구분될 수 있다. 따라서, 본 발명의 실시예들에서 패키지용 기판(105)은, 전극 구조를 패터닝한 리드 프레임이나 수지 구조 위에 전극층을 형성한 인쇄회로기판과는 구분될 수 있다.
금속바디부(110)는 기본적으로 벌크 금속으로 제공되므로, 별도의 방열 구조 없이도 금속바디부(110)의 상부의 발광소자(160)에서 발생된 열을 금속바디부(110)의 하부로 효과적으로 방열할 수 있다. 선택적으로, 방열 특성을 더 높이기 위해서 금속바디부(110)의 하면에 방열판(미도시) 등이 더 결합될 수도 있지만, 기본적으로는 방열판을 생략할 수 있다.
서로 이격된 제1전극층(130a) 및 제2전극층(130b)을 포함하는 전극층(130)은 금속바디부(110) 상에 배치될 수 있다. 예를 들어, 전극층(130)은 금속바디부(110)의 외면의 일부를 감싸도록 배치될 수 있다. 구체적으로 전극층(130)은 금속바디부(110)의 상면에 배치될 수 있거나, 금속바디부(110)의 상면에서 배치되어 금속바디부(110)의 측면까지 신장될 수 있다. 나아가, 도시된 바와 같이, 전극층(130)은 금속바디부(110)의 상면, 측면 및 하면의 일부를 감싸도록 배치될 수 있다. 이러한 전극층(130)은 금속바디부(110) 상에 제트프린팅법이나 실크프린팅법 등과 같은 프린팅법이나 증착 또는 도금 등의 다양한 방법을 통해 형성할 수 있다.
전극층(130)은 발광소자(160)의 극성에 대응하기 위해서 서로 이격된 적어도 두 부분으로 나뉠 수 있다. 구체적으로 발광소자(160)에 인가될 상이한 두 극성의 전기 신호를 전달할 수 있도록 두 부분 이상이 필요할 수 있다. 예를 들어, 전극층(130)은 제1전극층(130a)과 제2전극층(130b)의 두 부분으로 나뉘어 금속바디부(110) 상에 배치되거나, 또는 금속바디부(110) 상에 연속되는 한 층으로 형성된 후 절단하는 트렌치를 형성하여 분리될 수도 있다.
한편, 금속바디부(110)와 전극층(130) 사이에는 전기를 절연시킬 수 있는 절연층(120)이 개재될 수 있다. 예를 들어, 절연층(120)은 금속바디부(110)를 산화시켜 형성될 수 있다. 특히 금속바디부(110)가 알루미늄을 포함하는 경우에는, 절연층(120)은 알루미나(Al2O3)를 포함할 수 있다. 이 경우에는 절연층(120)은 금속바디부(110)의 알루미늄을 산화시켜 형성될 수 있다. 산화 방법으로는 여러 가지 방법이 가능한데, 예컨대 아노다이징법을 이용하여 금속바디부(110)의 알루미늄을 산화시켜 절연층(120)을 형성할 수 있다. 물론 절연층(120)은 이러한 물질 외에 다른 절연성 물질을 포함할 수도 있다. 예컨대 절연층(120)은 실리콘옥사이드나 실리콘나이트라이드 등을 포함할 수 있다.
절연층(120)은 발광소자(160)에서 발생된 열을 효과적으로 방출하기 위하여 금속바디부(110)의 상면, 측면 및 하면 중 일부에 형성될 수 있다. 예컨대, 도시된 바와 같이, 절연층(120)은 금속바디부(110)의 상면 및 측면에 형성되고, 발광소자(160)의 열이 외부로 방열되는 발광소자(160)의 하방향에 대응하는 금속바디부(110)의 하면의 일부에는 형성되지 않을 수 있다.
금속바디부(110)와 전극층(130)은 개재된 절연층(120)에 의하여 전기적으로 절연될 수 있다. 다만, 서로 이격된 제1전극층(130a)과 제2전극층(130b) 중의 임의의 어느 하나(130a)의 일부는 절연층(120) 상에서 신장되어 금속바디부(110)와 직접 접촉되도록 구성될 수 있다. 예를 들어, 도 3과 같이, 제1전극층(130a)은 금속바디부(110)와 상면 및 측면에서는 절연층(120)이 개재되어 금속바디부(110)와 전기적으로 절연되지만 하면의 일부에서는 절연층(120)이 개재되지 않고 제1전극층(130a)과 금속바디부(110)가 직접 접촉되어 전기적으로 연결될 수 있다. 즉, 제1전극층(130a)은 금속바디부(110)와 상면 상에서 바닥면 상으로 연장되고, 금속바디부(110)의 바닥면 상에서 절연층(120)의 외측으로 연장되어 금속바디부(110)와 직접 접촉되어 전기적으로 연결될 수 있다. 이 경우, 제2전극층(130b)은 금속바디부(110)와 직접 접촉하지 않아야 한다. 이러한 전기적 연결구조에 의하여, 패키지용 기판(105) 자체가 별도의 배선 없이 발광소자(160)의 전기적 신호를 처리할 수 있는 구성의 일부를 제공할 수 있다.
본 발명의 실시예들에서, 패키지용 기판(105)은 금속바디부(110)가 노출되도록 상면에 형성된 홈(140)을 포함할 수 있다. 본 발명의 일실시예에서, 금속바디부(110)가 노출되는 홈(140)은, 도 3과 같이, 금속바디부(110)의 상부표면에서 내부로 금속바디부(110)의 일부분이 제거되어 형성될 수 있으며, 이 경우 홈(140)의 바닥면은 절연층(120)보다 레벨(level)이 낮을 수 있다. 한편, 본 발명의 변형된 다른 실시예에서는, 금속바디부(110)가 노출되는 홈(140)은 금속바디부(110)를 전혀 제거하지 않고 금속바디부(110)의 상부표면이 노출되도록 형성될 수 있으며, 이 경우 홈(140)의 바닥면은 절연층(120)의 하부면과 동일한 레벨을 가질 수 있다. 홈(140)의 깊이는 홈(140) 내부에 실장될 후술할 회로보호소자(150)의 크기에 따라 적절하게 조절될 수 있다.
본 발명의 일실시예에 따른 발광소자 패키지(100a)는 패키지용 기판(105) 상에 배치된 발광소자(160)를 포함한다. 발광소자(160)는 전기 신호를 인가받아 광을 방출하는 소자로서 다양한 전자 장치의 광원으로 사용될 수 있다. 예를 들어, 발광소자(160)는 화합물 반도체의 다이오드로 구성될 수 있고, 이러한 발광소자(160)는 발광 다이오드(light emitting diode; LED)로 불릴 수 있다. 이러한 발광 다이오드는 화합물 반도체의 물질에 따라서 다양한 색상의 광을 방출할 수 있다. 이 실시예에서, 발광소자(160)에서 광이 방출되는 방향을 패키지용 기판(105)과 멀어지는 상방향에 해당한다. 발광소자(160)는 전기 신호를 송수신하기 위한 입출력 패드들(161)을 포함할 수 있다. 예컨대, 발광소자(160)는 n형 반도체층에 연결된 제1패드(161a)와, p형 반도체층에 연결된 제2패드(161b)로 구성되는 입출력 패드들(161)을 포함할 수 있다. 물론, 이와 반대로 제1패드(161a)는 p형 반도체층에 연결되며, 제2패드(161b)는 n형 반도체층에 연결될 수도 있다.
본 발명의 실시예들에서 발광소자 패키지는, 패키지용 기판(105) 상에 실장되는 회로보호소자(150)를 포함할 수 있다. 회로보호소자(150)는 정전기 방전이나 유도부하 스위칭 혹은 유도방전에서 발생하는 전기적 과도 상태로부터 발광소자(160)의 전기회로를 보호하기 위해 사용되며, 예를 들어, 제너다이오드 또는 과도전압억제소자(TVS)를 포함할 수 있다.
제너다이오드와 같은 회로보호소자(150)는 실리콘 기판을 포함하여 형성되는데, 실리콘 기판은 발광소자(160)로부터 발생된 광의 일부를 흡수하여 발광소자(160)의 광량을 감소시키는 문제점이 발생할 수 있다. 본 발명의 실시예들에서는, 회로보호소자(150)가 패키지용 기판(105)의 상면에 형성된 홈(140) 내에 실장되므로 발광소자(160)로부터 발생된 광의 일부가 회로보호소자(150)에 의하여 흡수되는 현상을 최소화할 수 있다. 회로보호소자(150)가 내부에 실장되는 홈(140)의 깊이는, 실장되는 회로보호소자(150)의 높이와 동일하거나, 그보다 더 깊을 수 있다. 물론, 회로보호소자(150)가 내부에 실장되는 홈(140)의 깊이는, 실장되는 회로보호소자(150)의 높이보다 더 얕을 수도 있다. 패키지용 기판(105)에 형성된 홈(140) 내에 회로보호소자(150)를 실장한 후에 홈(140)의 나머지 빈 공간은 충전재(充塡材, 미도시)로 채워질 수도 있다.
한편, 패키지용 기판(105) 상에 회로보호소자(150)가 실장되는 경우, 패키지용 기판(105) 상에서 회로보호소자(150)가 차지하는 면적만큼 발광소자(160)가 실장되는 면적이 줄어들게 되는 문제점이 발생할 수 있다. 본 발명의 일실시예에서는, 예를 들어, 도 3과 같이, 패키지용 기판(105) 상에서 발광소자(160)가 안착되는 영역 내에 회로보호소자(150)가 실장되는 홈(140)이 배치됨으로써, 회로보호소자(150)에 의하여 발광소자(160)가 실장되는 면적이 제한되지 않으므로 패키지용 기판(105) 상에 발광소자(160)가 실장되는 면적을 최대화할 수 있으며, 발광소자 패키지의 사이즈를 소형으로 제작할 수도 있다.
본 발명의 일실시예에 따른 발광소자 패키지(100a)는, 입출력 패드들(161)이 아래로 향하는 플립칩(flip chip) 발광소자(160)를 포함할 수 있다. 일반적으로 도전성 와이어가 불필요한 플립칩 형태의 패키지에서 회로보호소자(150)를 도입할 경우, 회로보호소자(150)와 발광소자(160)를 전기적으로 연결하기 위하여 별도의 도전성 와이어가 필요하게 된다. 본 발명의 일실시예에서는, 예를 들어, 도 3과 같이, 별도의 도전성 와이어를 사용하지 않고 플립칩 발광소자(160)와 회로보호소자(150)를 전기적으로 연결하는 구성을 제공하고자 한다. 이하에서는 발광소자 패키지(100a)의 단면을 도해하는 도 3과 회로보호소자(150)와 발광소자(160)의 전기적 연결 회로도인 도 8을 함께 참조하여 이러한 전기적 연결구성을 설명한다.
회로보호소자(150)의 상부전극(151a)은, 도전성 와이어에 의하지 않고, 발광소자(160)의 입출력 패드들(161) 중의 어느 하나(161b)와 전기적으로 연결될 수 있다. 이를 위하여 회로보호소자(150)의 상부전극(151a)은 입출력 패드들(161) 중의 어느 하나(161b)와 도전성 접착부재(180)가 개재되어 전기적으로 연결될 수 있다. 또는, 회로보호소자(150)의 상부전극(151a)은 발광소자(160)의 입출력 패드들(161) 중의 어느 하나(161b)와 공정본딩(eutectic bonding)에 의하여 전기적으로 직접 연결될 수 있다.
공정본딩은 서로 접합되는 대향면들이 정확하게, 예를 들어, 3㎛ 이내로 편평한 경우 구현될 수 있다. 도전성 접착부재(180)는 서로 접합되는 대향면들이 정확히 편평하게 배치되는 것이 어려울 경우에도 적용될 수 있다. 이러한 도전성 접착부재(180)는 솔더 페이스트(solder paste), 유텍틱 합금재(eutectic alloy material), 또는 은 페이스트(Ag paste) 등을 포함할 수 있다.
한편, 회로보호소자(150)의 하부전극(151b)은, 도전성 와이어에 의하지 않고, 홈(140)에 의하여 노출되는 금속바디부(110)와, 전기적으로 연결될 수 있다. 이를 위하여 회로보호소자(150)의 하부전극(151b)은, 홈(140)에 의하여 노출되는 금속바디부(110)와, 도전성 접착부재(180)가 개재되어 전기적으로 연결될 수 있다. 또는, 회로보호소자(150)의 하부전극(151b)은, 홈(140)에 의하여 노출되는 금속바디부(110)와, 공정본딩에 의하여 전기적으로 직접 연결될 수 있다.
서로 이격된 전극층(130)들 중의 어느 하나의 일부, 예를 들어, 제1전극층(130a)의 일부는 절연층(120) 상에서 신장되어 금속바디부(110)와 직접 접촉하므로, 회로보호소자(150)의 하부전극(151b)은 금속바디부(110)를 통하여 서로 이격된 전극층(130)들 중의 어느 하나, 예를 들어, 제1전극층(130a)과 전기적으로 연결될 수 있다.
한편, 도 1 및 도 2를 참조하면, 상술한 입출력 패드들(161) 중의 어느 하나(161b)는 제2전극층(130b)의 적어도 일부와 회로보호소자(150)의 상부전극(151a)을 덮도록 배치되어, 제2전극층(130b)과 회로보호소자(150)의 상부전극(151a)에 공통으로 전기적으로 연결될 수 있다. 예를 들어, 입출력 패드들(161) 중의 어느 하나(161b)는 제2전극층(130b) 및 회로보호소자(150)의 상부전극(151a)과 도전성 접착부재(180)가 개재되어 전기적으로 연결되거나 공정본딩에 의하여 전기적으로 직접 연결될 수 있다.
한편, 입출력 패드들(161) 중의 나머지 하나(161a)는, 서로 이격된 전극층(130)들 중의 어느 하나와, 예를 들어, 제1전극층(130a)과, 도전성 접착부재(180)가 개재되어 전기적으로 연결되거나 공정본딩에 의하여 전기적으로 직접 연결될 수 있다.
상술한 전기적 연결 구성에 의하여 도 8에 도시된 회로를 구현할 수 있다. 예를 들어, 회로보호소자(150)의 상부전극(151a)은 캐소드이며, 회로보호소자(150)의 하부전극(151b)이 애노드일 경우, 입출력 패드들(161) 중의 어느 하나(161b)는 발광소자(160)의 애노드에 대응하며, 입출력 패드들(161) 중의 나머지 하나(161a)는 발광소자(160)의 캐소드에 대응한다. 물론, 회로보호소자(150)의 전극과 입출력 패드의 극성은 이와 반대로 구성되어 도 8에 도시된 회로를 구현할 수도 있다.
도 4는 본 발명의 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 발광소자 패키지(100b)에서, 패키지용 기판(105)은 금속바디부(110)가 노출되도록 상면에 형성된 홈(140)을 포함할 수 있다. 금속바디부(110)가 노출되는 홈(140)은, 금속바디부(110)를 전혀 제거하지 않고 금속바디부(110)의 상부표면이 노출되도록 형성될 수 있으며, 이 경우 홈(140)의 바닥면은 절연층(120)의 하부면과 레벨이 동일할 수 있다. 홈(140)의 깊이는 홈(140) 내부에 실장될 후술할 회로보호소자(150)의 크기에 따라 적절하게 조절될 수 있다. 이 경우, 절연층(120)의 두께는 홈(140) 내부에 실장되는 회로보호소자(150)의 높이만큼 형성하여야 한다. 이러한 변형된 실시예에 따르면, 홈(140)을 형성하는 과정에서 절연층(120)인 산화막의 수직 격벽을 가지는 식각 특성을 이용하여 홈(140)의 깊이를 정확하게 제어할 수 있으며, 나아가, 홈(140)의 측벽을 구성하는 절연층(120)이 수직 격벽을 가지므로 홈(140)의 크기를 최소화할 수 있는 효과를 기대할 수도 있다.
한편, 도 4를 참조하면, 상술한 입출력 패드들(161) 중의 어느 하나(161b)는 제2전극층(130b)의 적어도 일부와 회로보호소자(150)의 상부전극(151a)을 덮도록 배치되어, 제2전극층(130b)과 회로보호소자(150)의 상부전극(151a)에 공통으로 전기적으로 연결될 수 있다. 예를 들어, 입출력 패드들(161) 중의 어느 하나(161b)는 제2전극층(130b) 및 회로보호소자(150)의 상부전극(151a)과 도전성 접착부재(180)가 개재되어 전기적으로 연결되거나 공정본딩에 의하여 전기적으로 직접 연결될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 발광소자 패키지(100c)에서, 발광소자(160)는 입출력 패드들(161)이 위로 향하도록 패키지용 기판(105) 상에 배치되며, 회로보호소자(150)가 실장되는 홈(140)은 패키지용 기판(105) 상에서 발광소자(160)가 안착되는 영역 외측에 위치한다. 따라서, 회로보호소자(150)의 상부전극(151a)은 발광소자(160)의 입출력 패드들(161)과 인접하여 위치하지 않으므로, 도전성 접착부재에 의하지 않고, 도전성 와이어(170)에 의하여 전기적으로 연결될 수 있다.
예를 들어, 서로 이격된 제1전극층(130a) 및 제2전극층(130b)을 포함하는 전극층(130) 중에서 제1전극층(130a)의 일부가 절연층(120) 상에서 신장되어 금속바디부(110)와 직접 접촉하는 경우, 입출력 패드들(161) 중의 어느 하나(161b)는 제2전극층(130b)과 도전성 와이어(170)에 의하여 전기적으로 연결되며, 회로보호소자(150)의 상부전극(151a)은 도전성 와이어(170)에 의하여 제2전극층(130b)과 전기적으로 연결되고, 입출력 패드들(161) 중의 나머지 하나(161a)는 제1전극층(130a)과 도전성 와이어(170)에 의하여 전기적으로 연결되고, 회로보호소자(150)의 하부전극(151b)은 금속바디부(110)와 전기적으로 연결되며, 나아가, 회로보호소자(150)의 하부전극(151b)은, 금속바디부(110)를 통하여, 제1전극층(130a)과 전기적으로 연결될 수 있다. 이러한 전기적 연결 구성에 의하여 도 8에 도시된 회로를 구현할 수 있다. 그 외의 설명은 도 3에서 설명한 내용과 중복되므로 여기에서는 생략하도록 한다.
도 6은 본 발명의 또 다른 실시예에 따른 발광소자 패키지를 개략적으로 도시하는 단면도이다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 발광소자 패키지(100d)에서, 발광소자(160)는 패키지용 기판(105)에 형성된 캐비티(cavity, 190) 내에 안착될 수 있다. 예를 들어, 발광소자(160)가 패키지용 기판(105) 내부에 실장 될 수 있도록, 금속바디부(110)의 일부까지 또는 금속바디부(110)의 상부표면까지 식각하여 캐비티(190)를 형성한다. 발광소자(160)는 입출력 패드들(161)이 위로 향하도록 상기 캐비티(190) 내부에 실장될 수 있다. 발광소자(160)가 실장되는 캐비티(190)와 회로보호소자(150)가 실장되는 홈(140)은 서로 이격되어 배치될 수 있다. 발광소자(160)가 캐비티(190) 내에 실장되므로 발광소자(160)로부터 발생된 광의 일부가 홈(140) 내에 실장되는 회로보호소자(150)에 의하여 흡수되는 현상은, 예를 들어, 도 5에 비하여, 더욱 감소될 수 있다. 그 외의 부가적인 설명은 도 3 및 도 5에서 설명한 내용과 중복되므로 여기에서는 생략하도록 한다.
도 7은 본 발명의 일실시예에 따른 발광소자 패키지의 제조방법을 개략적으로 도시하는 단면도들이다.
도 7의 (a)를 참조하면, 먼저 금속바디부(110)를 제공한다. 금속 기판으로 불릴 수도 있는 금속바디부(110)는 벌크 금속을 이용한다는 점에서 통상의 인쇄회로기판이나 리드프레임과는 구분될 수 있다.
도 7의 (b)를 참조하면, 금속바디부(110)의 전면을 둘러싸도록 절연층(120)을 형성한다. 금속바디부(110)가 알루미늄을 포함하는 경우에는, 절연층(120)은 알루미나(Al2O3)를 포함할 수 있다. 이 경우에는 절연층(120)은 금속바디부(110)를 구성하는 알루미늄을 산화시켜 형성될 수 있다. 산화 방법으로는 여러 가지 방법이 가능한데, 예컨대 아노다이징법을 이용하여 금속바디부(110)의 알루미늄을 산화시켜 절연층(120)을 형성할 수 있다.
도 7의 (c)를 참조하면, 금속바디부(110)의 일부가 노출되도록 절연층(120)의 일부를 제거한다. 예를 들어, 금속바디부(110)의 상면에서는 회로보호소자(150)가 실장될 홈(140)이 위치하는 영역에 대응되는 절연층(120)의 일부분을 제거할 수 있다. 또한, 금속바디부(110)의 하면에서는 후술할 전극층(130)의 일부와 금속바디부(110)가 직접 접촉할 수 있도록 절연층(120)의 일부분을 제거할 수 있다. 나아가, 금속바디부(110)의 하면에서는 발광소자(160)에서 발생된 열을 효과적으로 방출하기 위하여 절연층(120)의 일부분을 제거할 수 있다.
도 7의 (d)를 참조하면, 절연층(120)에 의하여 상면에 노출된 금속바디부(110)를 일부분 제거하여 홈(140)을 형성한다. 한편, 본 발명의 변형된 실시예에서는, 도 7의 (d) 단계를 생략하고, 절연층(120)의 일부만을 식각함으로써 홈(140)을 형성할 수도 있다. 이 경우, 절연층(120)의 두께는 홈(140) 내부에 실장되는 회로보호소자(150)의 높이만큼 형성하여야 한다. 이러한 변형된 실시예에 의하면, 절연층(120)인 산화막이 수직 격벽을 가지는 식각 특성을 이용하여 홈(140)을 형성할 수 있으므로, 홈(140)의 깊이를 정확하게 제어할 수 있으며, 나아가, 홈(140)의 측벽을 구성하는 절연층(120)이 수직 격벽을 가지므로 홈(140)의 크기를 최소화할 수 있는 효과를 기대할 수 있다.
도 7의 (e)를 참조하면, 절연층(120) 상에 전극층(130a, 130b)을 형성함으로써, 금속바디부(110), 금속바디부(110) 상의 적어도 일부를 둘러싸도록 형성되고 서로 이격된 전극층(130a, 130b), 금속바디부(110)와 전극층(130a, 130b) 사이에 개재된 절연층(120), 및 금속바디부(110)가 노출되는 홈(140)을 포함하는 패키지용 기판(105)을 구현한다.
전극층(130a, 130b)은 프린팅법 또는 도금법 등을 이용하여 절연층(120) 상에 형성할 수 있다. 예컨대, 전극층(130a, 130b)은 구리(Cu) 등의 금속 재질로 형성될 수 있는데, 반사도를 높이기 위해 필요에 따라 금(Au), 은(Ag) 등의 반사도가 높은 물질로 코팅될 수도 있다. 예를 들어, 프린팅법을 이용하여, 절연층(120) 내로 한정되도록 전극층(130a, 130b)을 형성할 수 있다. 다른 예로, 아노다이징법을 이용하여 알루미나층을 형성한 후, 그 위에 도금법을 이용하여 구리층을 형성한 후, 이를 적절하게 패터닝하여 서로 상하 정렬된 절연층(120)과 전극층(130a, 130b)을 형성할 수도 있다. 한편, 상술한 것처럼, 서로 이격된 전극층(130a, 130b)들 중의 어느 하나(130a)는 절연층(120) 상에서 신장되어 금속바디부(110)와 직접 접촉하도록 구성할 수 있다.
도 7의 (f)를 참조하면, 패키지용 기판(105) 내에 형성된 홈(140) 내에 회로보호소자(150)를 실장한다. 회로보호소자(150)의 하부전극(151b)은, 홈(140)에 의하여 노출된 금속바디부(110)와, 도전성 접착부재(180)가 개재되어 전기적으로 연결될 수 있다. 상술한 것처럼, 변형된 실시예에서는, 회로보호소자(150)의 하부전극(151b)은, 홈(140)에 의하여 노출된 금속바디부(110)와, 공정본딩될 수도 있다.
계속하여, 회로보호소자(150)가 내부에 실장된, 패키지용 기판(105) 상에 발광소자(160)를 배치할 수 있다. 발광소자(160)는 도 3 내지 도 5에서 상술한 어느 하나의 발광소자(160)를 포함할 수 있다. 회로보호소자(150)와 발광소자(160) 간의 전기적 연결구성은 도 3 내지 및 도 5에서 상술한 내용과 중복되므로 여기에서는 설명을 생략한다.
도 9는 본 발명의 또 다른 일실시예에 따른 백라이트 유닛을 개략적으로 도시하는 개념도이다.
도 9를 참조하면, 기판(20)의 일부분 상에 반사 시트(25)가 제공되고, 반사 시트(25) 상에 도광판(30)이 배치될 수 있다. 발광장치(10)는 기판(20)의 다른 부분 상에 적층될 수 있다. 예를 들어, 발광장치(10)는 도 1 내지 도 7의 발광장치 패키지들 중 어느 하나를 포함할 수 있다. 발광장치(10)는 인쇄회로기판(22)에 연결되어 기판(20) 상에 실장될 수도 있다.
예를 들어, 기판(20)은 소정 회로 배선이 형성된 인쇄회로기판을 포함할 수 있다. 이때 포함되는 인쇄회로기판은 발광장치(10) 하부에만 존재하는 것이 아니라 반사시트(25) 하부에까지 확장될 수도 있고, 반사시트(25) 하부에까지 확장되지는 않고 반사 시트(25) 측면까지만 존재할 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
105 : 패키지용 기판
110:금속바디부
120:절연층
130:전극층
140:홈
150:회로보호소자
160:발광소자
110:금속바디부
120:절연층
130:전극층
140:홈
150:회로보호소자
160:발광소자
Claims (16)
- 홈을 구비하는 패키지용 기판;
상기 홈 내에 실장된 회로보호소자; 및
상기 패키지용 기판 상에 배치된 발광소자;
를 포함하고,
상기 패키지용 기판은 금속바디부; 상기 금속바디부 상의 적어도 일부를 둘러싸도록 형성되는 전극층; 및 상기 금속바디부와 상기 전극층의 적어도 일부 사이에 개재된 절연층;을 포함하고, 상기 홈은 상기 금속바디부가 노출되도록 상기 기판의 상면에 형성된, 발광소자 패키지. - 삭제
- 제1항에 있어서,
상기 전극층은 서로 이격된 제1전극층 및 제2전극층을 포함하며, 상기 제1전극층의 일부는 상기 절연층 상에서 신장되어 상기 금속바디부와 접촉하고,
상기 회로보호소자의 하부전극은, 상기 금속바디부를 통하여, 상기 제1전극층과 전기적으로 연결되는, 발광소자 패키지. - 제3항에 있어서,
상기 제1전극층은 상기 금속바디부의 상면 상에서 바닥면 상으로 연장되고, 상기 금속바디부의 바닥면 상에서 상기 절연층 외측으로 연장되어 상기 금속바디부에 접촉된, 발광소자 패키지. - 제3항에 있어서,
상기 발광소자는 입출력 패드들이 아래로 향하는 플립칩 발광소자를 포함하는, 발광소자 패키지. - 제5항에 있어서,
상기 회로보호소자가 실장되는 상기 홈은 상기 패키지용 기판 상에서 상기 발광소자가 안착되는 영역 내에 위치하는, 발광소자 패키지. - 제5항에 있어서,
상기 회로보호소자의 상부전극은, 도전성 와이어에 의하지 않고, 상기 입출력 패드들 중의 어느 하나와, 도전성 접착부재가 개재되어 전기적으로 연결되거나 공정본딩(eutectic bonding)에 의하여 전기적으로 직접 연결되고,
상기 회로보호소자의 하부전극은, 상기 홈에 의하여 노출된 상기 금속바디부와, 도전성 접착부재가 개재되어 전기적으로 연결되거나 공정본딩에 의하여 전기적으로 직접 연결되는, 발광소자 패키지. - 제6항에 있어서,
상기 입출력 패드들 중의 어느 하나는 상기 제2전극층의 적어도 일부와 상기 회로보호소자의 상부전극을 덮도록 배치되어, 상기 제2전극층과 상기 회로보호소자의 상부전극에 공통으로 전기적으로 연결된, 발광소자 패키지. - 제3항에 있어서,
상기 발광소자는 입출력 패드들이 위로 향하도록 상기 패키지용 기판 상에 배치되며, 상기 회로보호소자가 실장되는 상기 홈은 상기 패키지용 기판 상에서 상기 발광소자가 안착되는 영역 외측에 위치하는, 발광소자 패키지. - 제9항에 있어서,
상기 입출력 패드들 중의 어느 하나는 상기 제2전극층과 도전성 와이어에 의하여 전기적으로 연결되고,
상기 입출력 패드들 중의 나머지 하나는 상기 제1전극층과 도전성 와이어에 의하여 전기적으로 연결되고,
상기 회로보호소자의 상부전극은 도전성 와이어에 의하여 상기 제2전극층과 전기적으로 연결되는, 발광소자 패키지. - 제1항에 있어서,
상기 발광소자는 상기 기판에 형성된 캐비티 내에 안착된, 발광소자 패키지. - 제1항에 있어서,
상기 금속바디부는 알루미늄을 포함하며, 상기 절연층은 산화 알루미늄을 포함하는, 발광소자 패키지. - 상면에 홈을 구비하는 패키지용 기판을 형성하는 단계;
상기 홈의 내부에 회로보호소자를 실장하는 단계; 및
상기 패키지용 기판 상에 발광소자를 안착하는 단계;
를 포함하고,
상기 패키지용 기판을 형성하는 단계는 금속바디부; 상기 금속바디부 상의 적어도 일부를 둘러싸도록 형성되고 서로 이격된 전극층; 상기 금속바디부와 상기 전극층 사이에 개재된 절연층; 및 상기 금속바디부가 노출되는 홈;을 포함하는 패키지용 기판을 형성하는 단계를 포함하는, 발광소자 패키지의 제조방법. - 삭제
- 제13항에 있어서,
상기 패키지용 기판을 형성하는 단계는
상기 금속바디부의 상부표면이 노출되도록, 상기 절연층을 식각하여 상기 홈을 형성하는 단계를 포함하는, 발광소자 패키지의 제조방법. - 제13항에 있어서,
상기 패키지용 기판을 형성하는 단계는
상기 절연층 및 상기 금속바디부의 일부를 식각하여 상기 홈을 형성하는 단계를 포함하는, 발광소자 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020630A KR101443121B1 (ko) | 2013-02-26 | 2013-02-26 | 발광소자 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020630A KR101443121B1 (ko) | 2013-02-26 | 2013-02-26 | 발광소자 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140106278A KR20140106278A (ko) | 2014-09-03 |
| KR101443121B1 true KR101443121B1 (ko) | 2014-09-26 |
Family
ID=51754794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130020630A KR101443121B1 (ko) | 2013-02-26 | 2013-02-26 | 발광소자 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101443121B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101640459B1 (ko) * | 2014-12-12 | 2016-07-18 | 주식회사 루멘스 | 발광 소자 패키지와, 백라이트 유닛 및 조명 장치 |
| KR102365835B1 (ko) * | 2015-02-03 | 2022-02-25 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830605B1 (ko) * | 2005-02-05 | 2008-05-21 | 주식회사 에피밸리 | 광 검출기를 구비한 광소자 |
| JP2011525702A (ja) * | 2008-06-24 | 2011-09-22 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
| KR20120069291A (ko) * | 2010-12-20 | 2012-06-28 | 삼성엘이디 주식회사 | 발광다이오드 패키지 |
-
2013
- 2013-02-26 KR KR1020130020630A patent/KR101443121B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830605B1 (ko) * | 2005-02-05 | 2008-05-21 | 주식회사 에피밸리 | 광 검출기를 구비한 광소자 |
| JP2011525702A (ja) * | 2008-06-24 | 2011-09-22 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
| KR20120069291A (ko) * | 2010-12-20 | 2012-06-28 | 삼성엘이디 주식회사 | 발광다이오드 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140106278A (ko) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950759B2 (en) | LED module | |
| US8648373B2 (en) | Semiconductor light emitting device | |
| TW201637244A (zh) | 發光二極體封裝結構及其製作方法 | |
| US8860069B2 (en) | Light-emitting device package having a molding member with a low profile, and method of manufacturing the same | |
| JP6892261B2 (ja) | Ｌｅｄパッケージ | |
| EP2490259B1 (en) | Light-Emitting Device Package and Method of Manufacturing the Same | |
| JP2007073575A (ja) | 半導体発光装置 | |
| JP2019071412A (ja) | チップパッケージ | |
| KR20150046235A (ko) | 전기 소자 어셈블리 | |
| JP4913099B2 (ja) | 発光装置 | |
| US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
| KR101443121B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| JP5172290B2 (ja) | 半導体装置 | |
| JP2013089717A (ja) | Ｌｅｄモジュール | |
| KR101762597B1 (ko) | 반도체 발광소자용 기판 | |
| KR20180136723A (ko) | 발광 소자 패키지 및 이의 제조 방법 | |
| KR101433248B1 (ko) | 발광장치 및 이를 포함하는 백라이트 유닛 | |
| KR20200093900A (ko) | 발광 소자 패키지 및 이의 제조 방법 | |
| JP6572757B2 (ja) | 発光装置 | |
| JP2009021303A (ja) | 発光装置 | |
| KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
| JP5296266B2 (ja) | 発光装置 | |
| KR20160059451A (ko) | 패키지 구조체 및 그 제조 방법, 및 캐리어 | |
| KR20150142497A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3918748B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 4 |