JP3918748B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3918748B2 JP3918748B2 JP2003070677A JP2003070677A JP3918748B2 JP 3918748 B2 JP3918748 B2 JP 3918748B2 JP 2003070677 A JP2003070677 A JP 2003070677A JP 2003070677 A JP2003070677 A JP 2003070677A JP 3918748 B2 JP3918748 B2 JP 3918748B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- heat sink
- semiconductor element
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子が搭載されたリードフレームがヒートシンクに接合された半導体装置に関し、特にその放熱性を向上した構造に関する。
【0002】
【従来技術】
この種の半導体装置としては、図4に示されるように、熱拡散板19を半田12などにより固着したIGBTなどのパワー半導体素子11が、さらに、第2の半田層12を介して銅製リードフレーム13上に固着されている。
【0003】
そして、このリードフレーム13は、予め樹脂絶縁層18によって銅製ヒートシンク15に固着されており、パワー半導体素子11は、アルミニウムのボンディングワイヤ16により配線層に電気的に接合され、系全体が外装樹脂モールド17により一体成型された構造である(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平10−93015号公報(第4頁右欄10行−33行、図1)。
【0005】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記特許文献では、パワー半導体素子11にて発生した熱は、半田12、熱拡散板19、第2の半田層12、銅製リードフレーム13、樹脂絶縁層18、銅製ヒートシンク15を介して外部に放熱されることとなるが、銅製リードフレーム13と銅製ヒートシンク15との間には、樹脂絶縁層18が全面塗布されているため、パワー半導体素子11にて発生した熱を、銅製ヒートシンク15を介して効率的に外部に放熱できないという問題がある。
【0006】
そこで、本発明の目的は、上記問題点に鑑み、半導体素子が搭載されたリードフレームがヒートシンクに接合された半導体装置において、放熱性を向上することにある。
【0007】
【課題を解決するための手段】
請求項1に記載の半導体装置は、半導体素子と、一面側に前記半導体素子が搭載されたリードフレームと、前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクとを備えた半導体装置において、前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設される領域を囲むような溝部を設けられており、該溝部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触していることを特徴としている。
【0008】
請求項1に記載の発明によれば、ヒートシンクにおけるリードフレームが接合される面に、接合部材が配設される領域を囲むような溝部を設けたことにより、溝部が設けられた領域を除く領域のヒートシンクをリードフレームと直接接触させることができるようになる。
【0009】
従って、半導体素子にて発生した熱を、接合部材を介さずにヒートシンクに伝播させることができるため、効率的に外部に放熱することができるようになる。
【0010】
さらに、請求項1に記載の半導体装置は、前記溝部の内部には、前記溝部の底部から前記リードフレームに向かって延在する突起が設けられていることを特徴としている。
【0011】
請求項1に記載の発明によれば、ヒートシンク7の溝部に接合部材を充填し、ヒートシンクにリードフレームを接合する際に、余分な接合部材を溝部内部における突起の外周部に溜めることができるため、接合部材が溝部からはみだすことを防止することができる。それとともに、突起により接合部材の厚みを確保し、ヒートシンクとリードフレームとの密着力を確保することができる。
請求項2に記載の半導体装置は、半導体素子と、一面側に前記半導体素子が搭載されたリードフレームと、前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクとを備えた半導体装置において、前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設される領域を囲むような溝部を設けられており、該溝部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触したものであって、前記溝部は、前記半導体素子が搭載された領域と対応する領域を除く領域に形成されていることを特徴としている。
請求項2に記載の発明によれば、半導体素子にて発生した熱を、最短経路にてヒートシンクに伝播することができるため、ヒートシンクを介してより効率的に外部に放熱することができるようになる。
【0012】
請求項3に記載の半導体装置は、半導体素子と、一面側に前記半導体素子が搭載されたリードフレームと、前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクとを備えた半導体装置において、前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設されるテーパー部を設けられており、該テーパー部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触しているたことを特徴としている。
【0013】
請求項3に記載の発明によれば、ヒートシンクにおけるリードフレームが接合される面に、接合部材が配設されるテーパー部を設けたことにより、テーパー部が設けられた領域を除く領域のヒートシンクをリードフレームと直接接触させることができるようになる。
【0014】
従って、半導体素子にて発生した熱を、接合部材を介さずにヒートシンクに伝播させることができるため、効率的に外部に放熱することができるようになる。
【0015】
請求項4に記載の半導体装置は、前記テーパー部は、前記半導体素子が搭載された領域と対応する領域を除く領域に形成されていることを特徴としている。
【0016】
請求項4に記載の発明によれば、半導体素子にて発生した熱を、最短経路にてヒートシンクに伝播することができるため、ヒートシンクを介してより効率的に外部に放熱することができるようになる。
【0017】
また、請求項1乃至4に記載の発明は、請求項5に記載のように、前記半導体素子と前記リードフレームとの間には回路基板が介在される構造にも適用でき、請求項6に記載のように、前記半導体素子及び前記リードフレームがモールド樹脂にて封止してなる封止樹脂型半導体装置にも適用することができる。
【0018】
【発明の実施の形態】
以下、この発明を具体化した各実施形態を図面に従って説明する。
【0019】
(第1実施形態)
図1に本発明の第1実施形態に係る樹脂封止型半導体装置10の断面構造を示す。
【0020】
まず、図1に示されるように、回路基板である一枚のアルミナ(Al2O3)基板1上には、IGBTあるいはダイオードチップ等のパワーチップ1aが複数搭載されている。なお、図示しないが、アルミナ基板1上には、パワーチップ1aの他に、ロジックICやメモリICからなる制御回路が搭載されている。
【0021】
このパワーチップ1aは、アルミナ基板1上に形成された電極パッド(図示せず)と、ワイヤボンディングによるワイヤ5aにて電気的に接続されている。なお、このワイヤ5aとしては、例えば、直径が30μm程度の細いワイヤを用いている。
【0022】
そして、パワーチップ1aが搭載されたアルミナ基板1は、銅(Cu)からなるリードフレーム2に、シリコーンゴム等からなる熱硬化性接着剤4aを介して接合されている。
【0023】
また、アルミナ基板1におけるパワーチップ1aが搭載された面には電極パッド(図示せず)が形成されており、この電極パッドとリードピン3とは、ワイヤボンディングによるワイヤ5bにて電気的に接続されている。なお、このワイヤ5bとしては、例えば、直径が300μm程度の太いワイヤを用いている。
【0024】
さらに、リードフレーム2におけるアルミナ基板1が接合された面とは反対側の面は、シリコーンゴム等からなる熱硬化性接着剤4b(本発明で言う、接着部材)を介して、銅または銅合金などからなる放熱部材としてのヒートシンク7に接合されている。
【0025】
そして、リードフレーム2及びアルミナ基板1の全体は、ヒートシンク7の下面を露出した状態で、エポキシ系樹脂等からなる硬質の封止樹脂6によりモールド封止されている。
【0026】
このような構成にしたことにより、パワーチップ1aにて発生した熱は、ヒートシンク7を介して外部に放熱することができるようになる。
【0027】
ここで、本発明では、図1に示されるように、ヒートシンク7におけるリードフレーム2が接合される面には、接合剤4bが塗布される領域を囲むような溝部7aを設けたことを特徴としている。なお、この溝部7aは、ヒートシンク7におけるリードフレーム2が接合される面の外周部に環状に設けられており、例えば、プレス加工等により、リードフレーム2と接合される前に予め形成されている。
【0028】
このような構成にしたことにより、ヒートシンク7とリードフレーム2との接合は、ヒートシンク7に設けられた溝部7a内部に充填された接着剤4bにより確保しつつ、ヒートシンク7における溝部7aが設けられた領域を除く領域は、接着剤4bが介在せず、リードフレーム2と直接接触させることができる。
【0029】
その結果、パワーチップ1aにて発生した熱を、ヒートシンク7を介して効率的に外部に放熱することができるようになる。
【0030】
さらに、本発明では、ヒートシンク7に設けられた溝部7aの内部に、溝部7aの底部からリードフレーム2に向かって延在する突起7bが設けられている。なお、この突起7bは、上記溝部7aと同様に、ヒートシンク7におけるリードフレーム2が接合される面の外周部に環状に設けられており、例えば、プレス加工等により、リードフレーム2と接合される前に予め形成されている。
【0031】
このような構成にしたことにより、ヒートシンク7の溝部7aに接着剤4bを充填し、ヒートシンク7にリードフレーム2を接合する際に、余分な接着剤4bを溝部7a内部における突起7bの外周部に溜めることができるため、接着剤4が溝部7aからはみだすことを防止することができる。それとともに、突起7bにより接着剤4bの厚みを確保し、ヒートシンク7とリードフレーム2との密着力を確保することができる。
【0032】
さらに、本発明では、溝部7aは、ヒートシンク7におけるリードフレーム2が接合される面において、アルミナ基板1におけるパワーチップ1aが搭載された領域と対応する領域を除く領域に形成されている。即ち、パワーチップ1aの直下には、溝部7aが存在しないような構成になっている。
【0033】
このような構成にしたことにより、パワーチップ1aにて発生した熱を、最短経路にてヒートシンク7に伝播することができるため、ヒートシンク7を介してより効率的に外部に放熱することができるようになる。
【0034】
(第2実施形態)
図2に本発明の第2実施形態に係る樹脂封止型半導体装置10の断面構造を示す。
【0035】
本実施形態の半導体装置の構成は、上記第1実施形態とほぼ同様であるため、第1実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【0036】
上記第1実施形態では、ヒートシンク7におけるリードフレーム2が接合される面には、接合剤4bが塗布される領域を囲むような溝部7aを設けたことを特徴としているが、本実施形態では、図2(a)及び図2(b)に示されるように、ヒートシンク7におけるリードフレーム2が接合される面に、テーパー部7cを設けたことを特徴としている。
【0037】
なお、このテーパー部7cは、上記溝部7aや突起7bと同様に、ヒートシンク7におけるリードフレーム2が接合される面の外周部に環状に設けられており、例えば、プレス加工等により、リードフレーム2と接合される前に予め形成されている。
【0038】
このような構成にしたことにより、ヒートシンク7とリードフレーム2との接合は、ヒートシンク7に設けられたテーパー部7cに充填された接着剤4bにより確保しつつ、ヒートシンク7におけるテーパー部7cが設けられた領域を除く領域は、接着剤4bが介在せず、リードフレーム2と直接接触させることができる。
【0039】
その結果、パワーチップ1aにて発生した熱を、ヒートシンク7を介して効率的に外部に放熱することができるようになる。
【0040】
さらに、本発明では、テーパー部7cは、ヒートシンク7におけるリードフレーム2が接合される面において、アルミナ基板1におけるパワーチップ1aが搭載された領域と対応する領域を除く領域に形成されている。即ち、パワーチップ1aの直下には、溝部7aが存在しないような構成になっている。
【0041】
このような構成にしたことにより、パワーチップ1aにて発生した熱を、最短経路にてヒートシンク7に伝播することができるため、ヒートシンク7を介してより効率的に外部に放熱することができるようになる。
【0042】
なお、図2に示されるように、ヒートシンク7に設けられたテーパー部7cは、図2(a)に示すようにヒートシンク7の内周部から外周部に傾斜する形状でもよいし、図2(b)に示すようにヒートシンク7の外周部から内周部に傾斜する形状でもよい。
【0043】
(第3実施形態)
図3(a)に本発明の第3実施形態に係る樹脂封止型半導体装置10の断面構造を示し、図3(b)に本発明の第3実施形態に係るリードフレームの平面図を示す。なお、この図3(b)は、リードフレームの外周部をダイバーカットする前の状態を示す。
【0044】
本実施形態の半導体装置の構成は、上記第1実施形態とほぼ同様であるため、第1実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【0045】
本実施形態では、図3(b)に示されるように、開口部の面積が大きなリードフレーム2(所謂、バツ型リードフレーム)を用い、図3(a)に示されるように、このリードフレーム2の開口部にヒートシンク7を貫通させ、ヒートシンク7とリードフレーム2とを直接接触させたことを特徴としている。
【0046】
その結果、パワーチップ1aにて発生した熱を、ヒートシンク7を介してより効率的に外部に放熱することができるようになる。
【0047】
尚、本発明は、上記各実施形態に限られるものではなく、様々な態様に適用可能である。
【0048】
例えば、上記第1乃至3実施形態では、溝部7a及びテーパー部7cをヒートシンク7におけるリードフレーム2が接合される面に環状に設けているが、これに限られるものではなく、例えば、ヒートシンク7におけるリードフレーム2が接合される面の四隅や二辺に設けてもよい。
【0049】
例えば、上記第1乃至3実施形態では、溝部7a及びテーパー部7cをヒートシンク7におけるリードフレーム2が接合される面の外周部に設けているが、これに限られるものではなく、例えば、ヒートシンク7におけるリードフレーム2が接合される面の内周部に設けてもよい。
【0050】
また、上記第1乃至3実施形態では、溝部7a及びテーパー部7cを個々に設けた構造について説明したが、これに限られるものではなく、溝部7a及びテーパー部7cを混同として設けてもよい。
【0051】
また、上記第1乃至3実施形態では、アルミナ基板1上に複数のパワーチップ1aが搭載された混成集積回路装置について説明したが、これに限られるものではなく、例えば、アルミナ基板1上に1つの半導体素子が搭載された構造であってもよく、リードフレーム2上にアルミナ基板1を介さずにパワーチップ1a等の半導体素子が直接搭載された構造であってもよい。
【0052】
また、上記第1乃至3実施形態では、リードフレーム2及びアルミナ基板1の全体が封止樹脂6によりモールド封止された樹脂封止型半導体装置について説明したが、これに限られるものではなく、封止樹脂によりモールド封止されていない半導体装置でもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る樹脂封止型半導体装置の断面構造を示す図である。
【図2】(a)と(b)は、本発明の第2実施形態に係る樹脂封止型半導体装置の断面構造を示す図である。
【図3】本発明の第3実施形態に係る樹脂封止型半導体装置の断面構造を示す図である。
【図4】従来の半導体装置の断面構造を説明する断面図である。
【符号の説明】
1…アルミナ基板、
1a…パワーチップ、
2…リードフレーム、
3…リードピン、
4a、4b…接着剤、
5a、5b…ワイヤ、
6…封止樹脂、
7…ヒートシンク、
7a…溝部、
7b…突起、
7c…テーパー部、
10…樹脂封止型半導体装置。
Claims (6)
- 半導体素子と、
一面側に前記半導体素子が搭載されたリードフレームと、
前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクと
を備えた半導体装置において、
前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設される領域を囲むような溝部を設けられており、該溝部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触しているものであって、
前記溝部の内部には、前記溝部の底部から前記リードフレームに向かって延在する突起が設けられていることを特徴とする半導体装置。 - 半導体素子と、
一面側に前記半導体素子が搭載されたリードフレームと、
前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクと
を備えた半導体装置において、
前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設される領域を囲むような溝部を設けられており、該溝部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触しているものであって、
前記溝部は、前記半導体素子が搭載された領域と対応する領域を除く領域に形成されていることを特徴とする半導体装置。 - 半導体素子と、
一面側に前記半導体素子が搭載されたリードフレームと、
前記リードフレームにおける前記半導体素子が搭載された面とは反対側の面に接合部材を介して接合される放熱用ヒートシンクと
を備えた半導体装置において、
前記ヒートシンクにおける前記リードフレームが接合される面には、前記接合部材が配設されるテーパー部を設けられており、該テーパー部が設けられた領域を除く領域の前記ヒートシンクは前記リードフレームと直接接触しているたことを特徴とする半導体装置。 - 前記テーパー部は、前記半導体素子が搭載された領域と対応する領域を除く領域に形成されていることを特徴とする請求項3に記載の半導体装置。
- 前記半導体素子と前記リードフレームとの間には回路基板が介在されることを特徴とする請求項1乃至4の何れか1つに記載の半導体装置。
- 請求項1乃至5の何れか1つに記載の半導体装置は、前記半導体素子及び前記リードフレームがモールド樹脂にて封止してなる封止樹脂型半導体装置であることを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070677A JP3918748B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070677A JP3918748B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281699A JP2004281699A (ja) | 2004-10-07 |
JP3918748B2 true JP3918748B2 (ja) | 2007-05-23 |
Family
ID=33287361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003070677A Expired - Fee Related JP3918748B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3918748B2 (ja) |
-
2003
- 2003-03-14 JP JP2003070677A patent/JP3918748B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004281699A (ja) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP5011115B2 (ja) | マルチチップリードフレーム半導体パッケージ | |
JP3073644B2 (ja) | 半導体装置 | |
JP3868777B2 (ja) | 半導体装置 | |
US8564124B2 (en) | Semiconductor package | |
JP7006812B2 (ja) | 半導体装置 | |
JP7247574B2 (ja) | 半導体装置 | |
JP2009188376A (ja) | 半導体装置とその製造方法 | |
JP2019071412A (ja) | チップパッケージ | |
JP2008141140A (ja) | 半導体装置 | |
KR20090050752A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP2006261519A (ja) | 半導体装置及びその製造方法 | |
JP5172290B2 (ja) | 半導体装置 | |
JP2007281201A (ja) | 半導体装置 | |
KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
JPH09199629A (ja) | 半導体装置 | |
JP5601282B2 (ja) | 半導体装置 | |
JP3918748B2 (ja) | 半導体装置 | |
JP2006294729A (ja) | 半導体装置 | |
JP2004273946A (ja) | 半導体装置 | |
JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
JP2000049271A (ja) | 半導体装置 | |
JP4013780B2 (ja) | 半導体装置の実装構造 | |
JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
JP7154202B2 (ja) | 非絶縁型パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |