KR20090050752A - 반도체 패키지 및 그의 제조방법 - Google Patents

반도체 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20090050752A
KR20090050752A KR1020070117362A KR20070117362A KR20090050752A KR 20090050752 A KR20090050752 A KR 20090050752A KR 1020070117362 A KR1020070117362 A KR 1020070117362A KR 20070117362 A KR20070117362 A KR 20070117362A KR 20090050752 A KR20090050752 A KR 20090050752A
Authority
KR
South Korea
Prior art keywords
die pad
heat sink
support plate
die
layer
Prior art date
Application number
KR1020070117362A
Other languages
English (en)
Other versions
KR101561934B1 (ko
Inventor
손준서
임승원
전오섭
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020070117362A priority Critical patent/KR101561934B1/ko
Priority to US12/262,700 priority patent/US20090127681A1/en
Publication of KR20090050752A publication Critical patent/KR20090050752A/ko
Application granted granted Critical
Publication of KR101561934B1 publication Critical patent/KR101561934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지 및 그의 제조방법을 제공한다. 상기 반도체 패키지는 하부면 상에 반도체 칩이 탑재된 다이 패드를 구비한다. 상기 다이 패드의 측면에 인접하여 지지판이 위치한다. 상기 지지판의 상기 다이 패드에 인접하는 측면으로부터 상기 다이 패드를 지지하는 지지턱이 돌출된다. 상기 다이 패드, 상기 반도체 칩, 및 상기 지지판을 봉지하는 패키지 몸체가 제공된다.

Description

반도체 패키지 및 그의 제조방법{Semiconductor package, and method for fabricating the same}
본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 더욱 자세하게는 반도체 칩 및 다이 패드가 패키지 몸체에 의해 봉지된 반도체 패키지 및 그의 제조방법에 관한 것이다.
반도체 패키지는 리드 프레임에 구비된 다이 패드의 전면 상에 반도체 칩을 탑재하고, 상기 반도체 칩 및 상기 다이 패드를 봉지하는 패키지 몸체를 형성함으로써 제조될 수 있다.
반도체 칩이 고집적화된 경우 또는 상기 반도체 칩이 고전력을 제어하는 전력 회로 칩인 경우에 상기 반도체 칩으로부터 다량의 열이 발생할 수 있다. 이러한 열을 패키지 외부로 방출하기 위해서 상기 다이 패드는 히트 싱크층을 구비하고, 상기 히트 싱크층은 패키지 몸체의 외부로 노출될 수 있다.
봉지 과정에서 상기 히트 싱크층과 몰드 다이의 하부면 사이에 봉지재가 유입되어 경화되면, 상기 히트 싱크층 상에 몰드 플래시(mold flash)가 생성될 수 있다. 이 경우에, 상기 히트 싱크층의 열방출 능력은 감소될 수 있다. 따라서, 상기 봉지 공정 중에 상기 다이 패드가 수평 상태를 유지하고 또한 몰드 다이의 하부면에 밀착될 수 있도록 하기 위해, 상기 다이 패드를 가압하는 지지핀을 사용할 수 있다. 그러나, 상기 봉지 공정이 완료된 후 상기 지지핀을 제거하면, 상기 패키지 몸체 내에 상기 다이 패드를 노출시키는 핀홀이 형성될 수 있다. 따라서, 상기 핀홀 내에 노출된 다이 패드를 외부와 절연시키기 위해서, 상기 핀홀 내에 절연수지를 채워 넣는다.
그러나, 상기 핀홀의 종횡비(aspect ratio)는 비교적 커서, 상기 핀홀 내에 절연 수지를 채워 넣을 때 보이드가 생성되기 쉽다. 이 경우에, 상기 다이 패드를 외부의 공기와 절연시키기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 봉지 공정 중에 다이 패드를 가압하는 지지핀을 사용하지 않으면서도 상기 다이 패드가 몰드 다이와 밀착될 수 있는 반도체 패키지 및 그의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 반도체 패키지를 제공한다. 상기 반도체 패키지는 하부면 상에 반도체 칩이 탑재된 다이 패드를 구비한다. 상기 다이 패드의 측면에 인접하여 지지판이 위치한다. 상기 지지판의 상기 다이 패드에 인접하는 측면으로부터 상기 다이 패드를 지지하는 지지턱이 돌출된다. 상기 다이 패드, 상기 반도체 칩, 및 상기 지지판을 봉지하는 패키지 몸체가 제공된다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 반도체 패키지를 제공한다. 상기 반도체 패키지는 히트 싱크층 및 상기 히트 싱크층 상에 형성된 배선층을 구비한다. 상기 배선층은 아랫쪽을 향하도록 배치된다. 상기 배선층 상에 전력 회로 칩이 탑재된다. 상기 다이 패드의 측면에 인접하여 보조 히트 싱크가 위치한다. 상기 지지판의 상기 다이 패드에 인접하는 측면으로부터 상기 다이 패드를 지지하는 지지턱이 돌출된다. 상기 다이 패드, 상기 전력 회로 칩, 및 상기 보조 히트 싱크를 봉지하는 패키지 몸체가 제공된다. 상기 패키지 몸체는 상기 히트 싱크층 및 상기 보조 히트 싱크를 노출시킨다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 반도체 패키지 제조방법을 제공한다. 상기 방법은 하부면 상에 반도체 칩이 탑재된 다이 패드를 구비하는 리드 프레임을 제공하는 것을 포함한다. 리세스부 및 상기 리세스부를 둘러싸는 클램프부를 구비하는 제1 몰드 다이 상에 상기 리드 프레임을 배치한다. 일면으로부터 돌출된 지지턱을 구비하는 지지판을 상기 다이 패드의 측부에 배치한다. 상기 지지턱은 상기 다이 패드를 지지한다. 상기 제1 몰드 다이 상에 제2 몰드 다이를 배치한다. 상기 제1 몰드 다이와 상기 제2 몰드 다이 사이의 캐버티에 봉지재를 유입시켜 상기 다이 패드, 상기 반도체 칩, 및 상기 지지판을 봉지하는 패키지 몸체를 형성한다.
상술한 바와 같이 본 발명에 따르면, 첫째로, 지지턱을 구비하는 지지판을 사용하고 상기 지지턱은 다이 패드를 지지하므로, 상기 다이 패드는 기울어지지 않고 수평을 유지할 수 있다. 그 결과, 봉지과정에서 상기 다이 패드가 몰드 다이와 밀착되어 상기 다이 패드 상에 몰드 플래시가 생성되는 것을 막을 수 있다.
둘째로, 다이 패드에 구비된 히트 싱크층 및 지지판은 패키지 몸체 외부로 노출될 수 있다. 이 경우에, 상기 히트 싱크층 상에 몰드 플래시가 형성되지 않으므로, 상기 히트 싱크층은 열을 효과적으로 외부로 방출할 수 있다. 이에 더하여, 상기 지지턱에 의해 상기 다이 패드와 상기 지지판이 연결되므로, 상기 지지판을 통해서도 열 방출이 이루어 질 수 있다. 따라서, 열방출 효율이 더욱 향상될 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명된 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 사시도들이다. 도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 특히, 도 2a 내지 도 2d 및 도 2f는 도 1a 내지 도 1e의 절단선들 I-I'를 따라 각각 취해진 단면도들이다.
도 1a 및 도 2a를 참조하면, 제1 몰드 다이(61)가 제공된다. 상기 제1 몰드 다이(61)는 그의 중앙부에 리세스부(61a) 및 상기 리세스부(61a)를 둘러싸는 클램 프부(61b)를 구비한다. 상기 클램프부(61b) 상에 서로 마주보는 두 개의 돌기부들(61c)이 배치된다.
상기 제1 몰드 다이(61) 상에 리드 프레임(10)을 제공한다. 상기 리드 프레임(10)은 그의 중앙부에 제1 다이 패드(16), 상기 제1 다이 패드(16)의 주변에 배치된 복수 개의 리드들을 구비한다.
상기 리드들은 상기 제1 다이 패드(16)의 양측에 배치될 수 있다. 이 경우에, 일측에 배치된 리드들은 전력의 입출력을 위한 전력 리드들(13_1)일 수 있고, 타측에 배치된 리드들은 데이터의 입출력을 위한 데이터 리드들(13_2)일 수 있다. 상기 전력 리드들(13_1)에서 돌출된 연결바들(17)는 상기 제1 다이 패드(16)에 연결될 수 있다.
상기 리드들의 각각은 내부 리드(13_1a 또는 13_2a) 및 상기 내부 리드(13_1a 또는 13_2a)로부터 연장된 외부 리드(13_1b 또는 13_2b)를 구비할 수 있다. 구체적으로, 상기 전력 리드들(13_1)의 각각은 내부 전력 리드(13_1a) 및 외부 전력 리드(13_1b)를 구비하고, 상기 데이터 리드들(13_2)의 각각은 내부 데이터 리드(13_2a) 및 외부 데이터 리드(13_2b)를 구비할 수 있다. 상기 외부 전력 리드(13_1b)의 폭은 상기 외부 데이터 리드(13_2b)의 폭에 비해 클 수 있다. 상기 외부 리드들(13_1b, 13_2b)은 댐바(dam bar; 14)에 의해 서로 연결될 수 있다.
상기 제1 다이 패드(16)는 상기 리드들에 비해 높은 레벨에 위치할 수 있다. 상기 제1 다이 패드(16)의 주변에 배치되되, 상기 데이터 리드들(13_2)에 인접한 영역에 제2 다이 패드(12)가 배치될 수 있다.
상기 제1 다이 패드(16)는 히트 싱크층(16_1) 및 상기 히트 싱크층(16_1) 상에 배치된 배선층(16_2)을 구비할 수 있다. 상기 히트 싱크층(16_1)은 금속막, 금속 질화물막, 세라믹막, 수지막, 또는 이들의 적층막일 수 있다. 구체적으로, 상기 금속막은 열전도도가 우수한 알루미늄막, 알루미늄 합금막, 구리막 또는 구리 합금막일 수 있고, 상기 세라믹막은 Al2O3막 또는 BeO막일 수 있고, 상기 금속 질화물막은 AlN막 또는 SiN막일 수 있으며, 상기 수지막은 에폭시계 수지막일 수 있다. 상기 배선층(16_2)은 구리층 또는 구리 합금층일 수 있다. 이 경우에, 상기 배선층(16_2)의 산화를 방지하기 위하여 상기 배선층(16_2) 상에 니켈층(미도시) 및/또는 금층(미도시)을 제공할 수 있다. 이러한 제1 다이 패드(16)는 DBC(Direct Bonded Copper) 기판, IMS(Insulated metal substrate), PCB(Printed Circuit Board) 또는 FPCB(Flexible Printed Circuit Board)일 수 있다. 상기 연결바(17)는 도전성 접착제(미도시)를 통해 상기 배선층(16_2) 상에 접속할 수 있다.
상기 제1 다이 패드(16)의 하부면(16L) 구체적으로, 상기 배선층(16_2) 상에 하나 이상의 제1 반도체 칩(31)을 탑재할 수 있다. 상기 제1 반도체 칩(31)은 전력변환 또는 전력제어를 위한 전력 회로 칩, 구체적으로 다이오드(diode), 바이폴라 트랜지스터(bipolar transistor), 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 또는 파워 모스펫(power MOSFET)일 수 있다.
상기 제1 다이 패드(16)의 하부면 및/또는 상기 제2 다이 패드(12)의 하부면 상에 제2 반도체 칩(32)을 탑재할 수 있다. 상기 제2 반도체 칩(32)은 상기 전력 회로 칩을 제어 및 구동할 수 있는 제어 회로 칩일 수 있다. 이와 같이 리드 프레임(10) 상에 전력 회로 칩과 제어 회로 칩을 모두 탑재하는 경우, 스마트 파워 모듈 또는 인텔리젼트 파워 모듈을 구현할 수 있다.
상기 제1 반도체 칩(31) 내의 본딩 패드(미도시)와 상기 내부 리드 구체적으로, 내부 전력 리드(13_1a)는 제1 와이어(미도시)에 의해 전기적으로 연결될 수 있다. 상기 제1 와이어는 알루미늄 와이어일 수 있다. 상기 제2 반도체 칩(32) 내의 본딩 패드(미도시)와 상기 내부 리드 구체적으로, 내부 데이터 리드(13_2a)는 제2 와이어(미도시)에 의해 전기적으로 연결될 수 있다. 상기 제2 와이어는 금 와이어일 수 있다.
도 1b 및 도 2b를 참조하면, 상기 제1 몰드 다이(61) 상에 상기 반도체 칩들(31, 32)이 탑재된 리드 프레임(10)을 배치시킨다. 구체적으로, 상기 반도체 칩들(31, 32)이 탑재된 상기 제1 다이 패드(16)의 하부면(16L)이 상기 제1 몰드 다이(61)의 리세스부(61a)를 향하도록 배치시킨다. 이 때, 상기 클램프부(61b)상에 상기 외부 리드들(13_1b, 13_2b) 및 상기 댐바(14)들이 위치할 수 있다. 이 때, 상기 돌기부들(61c)은 상기 데이터 리드들(13_2)의 양측에서 상기 데이터 리드들(13_2)보다 돌출될 수 있다.
도 1c 및 도 2c를 참조하면, 지지판(50)을 로딩한다. 상기 지지판(50)은 상기 돌기부들(61c)에 의해 지지될 수 있다. 이를 위해, 상기 지지판(50)은 양측면들로부터 돌출된 날개부들(50c)을 구비할 수 있고, 상기 날개부들(50c)은 상기 돌기부들(61c) 상에 배치될 수 있다. 상기 날개부들(50c)은 상기 지지판(50)의 양측면 의 하측 중앙부에서 돌출될 수 있다. 그러나, 상기 날개부들(50c)이 형성되는 위치는 이에 한정되지 않고, 도 3 또는 도 4에 도시된 바와 같이 다양하게 변형될 수 있다(도 3의 50c′, 도 4의 50c″).
상기 지지판(50)은 상기 제1 다이 패드(16)에 인접한 측면으로부터 돌출된 지지턱(50a)을 구비한다. 상기 지지턱(50a)은 상기 제1 다이 패드(16)의 하부면(16L) 또는 하부 모서리에 물리적으로 접촉하면서 상기 제1 다이 패드(16)를 지지한다. 나아가, 상기 지지턱(50a)은 상기 제1 다이 패드(16)를 상부 방향으로 가압할 수 있다. 그 결과, 상기 제1 다이 패드(16)는 기울어지지 않고 수평을 유지할 수 있다.
상기 지지판(50)은 보조 히트 싱크(accessory heat sink)일 수 있다. 상기 보조 히트 싱크는 세라믹판, 금속판, 금속 질화물판 또는 이들의 적층판일 수 있다. 상기 금속판은 알루미늄판, 알루미늄 합금판, 구리판 또는 구리 합금판일 수 있다. 상기 세라믹판는 Al2O3 또는 BeO을 함유할 수 있고, 상기 금속 질화물판은 AlN 또는 SiN을 함유할 수 있다.
상기 제1 다이 패드(16)가 상기 히트 싱크층(16_1)를 구비하는 경우에, 상기 제1 다이 패드(16)의 상부면(16U) 즉, 상기 히트 싱크층(16_1)의 상부면과 상기 지지판(50)의 상부면(50U)은 실질적으로 동일한 레벨에 위치할 수 있다.
상기 지지턱(50a)은 상기 제1 다이 패드(16)로부터 전기적으로 절연된다. 이를 위해 상기 지지턱(50a)을 포함한 상기 지지판(50)은 절연재 즉, 세라믹판, 금속 질화물판 또는 이들의 적층판일 수 있다. 또는, 상기 지지판(50)이 금속판인 경우에, 상기 지지판(50)은 상기 제1 다이 패드(16)에 구비된 배선층(16_2)에 접촉하지 않고 히트 싱크층(16_1)에만 접촉할 수 있으며, 또한 상기 히트 싱크층(16_1)이 상기 지지판(50)과 접촉하는 부분은 절연재로 이루어질 수 있다.
도 1d 및 도 2d를 참조하면, 상기 제1 몰드 다이(61) 상에 제2 몰드 다이(62)를 배치한다. 상기 제2 몰드 다이(62)는 제2 리세스부(62a) 및 상기 제2 리세스부(62a)를 둘러싸는 제2 클램프부(62b)를 구비한다. 상기 제1 클램프부(61b) 및 상기 제2 클램프부(62b)는 상기 외부 리드들(13_1b, 13_2b) 및 상기 댐바들(14)을 클램핑할 수 있다.
상기 제2 클램프부(62b)는 상기 돌기부들(61c) 및 상기 돌기부들(61c) 상에 배치된 지지판(50) 구체적으로, 날개부들(50c)을 수용하는 홈부들(62c)을 구비할 수 있다.
도 2e를 참조하면, 상기 제1 클램프부(61b) 및 상기 제2 클램프부(62b)가 상기 외부 리드들(13_1b, 13_2b) 및 상기 댐바들(14)을 클램핑할 때, 상기 돌기부들(61c) 및 상기 홈부들(62c)의 바닥부들(62cb)은 상기 날개부들(50c)을 클램핑할 수 있다. 따라서, 상기 지지판(50)은 고정될 수 있고, 나아가 상기 지지판(50)은 상기 제2 리세스부(62a)의 바닥면 상에 밀착될 수 있다. 이와 동시에 상기 지지판(50)에 구비된 상기 지지턱(50a)으로 인해 상기 제1 다이 패드(16) 또한 지지 및 가압될 수 있다. 그 결과, 상기 제1 다이 패드(16)는 상기 제2 리세스부(62a)의 바닥면 상에 밀착될 수 있다.
상기 제1 리세스부(61a) 및 상기 제2 리세스부(62a)로 이루어지는 캐버티(cavity) 내에 에폭시 몰드 컴파운드와 같은 봉지재를 유입시킨다. 그 후, 상기 유입된 봉지재를 경화시킨다. 그 결과, 상기 제1 및 제2 반도체 칩들(31, 32), 상기 다이 패드들(16, 12), 상기 내부 리드들(13_1a, 13_2a)과 아울러서 상기 지지판(50)을 봉지하는 패키지 몸체(package body; 40)가 형성된다. 이러한 봉지과정에서, 상기 제2 리세스부(62a)의 바닥면 상에 상기 지지판(50) 및 상기 제1 다이 패드(16)가 밀착되므로, 상기 제1 다이 패드(16)의 상부면(l6U) 상으로 상기 봉지재가 유입되는 것을 막을 수 있다. 따라서, 상기 제1 다이 패드(16)의 상부면(l6U) 상에 몰드 플래시(flash)가 생성되는 것을 막을 수 있다.
도 1e 및 도 2f를 참조하면, 상기 몰드 다이들(61, 62)을 제거하여 상기 패키지 몸체(40)을 노출시킨다. 상기 패키지 몸체(40)의 한쌍의 양측면으로부터 상기 외부 리드들(13_1b, 13_2b)이 돌출된다. 상기 패키지 몸체(40)의 다른 한쌍의 양측면으로부터 상기 지지판(50)에 구비된 날개부들(50c)이 돌출될 수 있다. 상기 패키지 몸체(40)의 상부면 상에 상기 제1 다이 패드(16)의 상부면(16U) 구체적으로, 상기 히트 싱크층(16_1)의 상부면 및 상기 지지판(50)의 상부면(50U)이 노출될 수 있다. 이 경우에 상기 히트 싱크층(16_1)의 상부면 상에 몰드 플래시가 형성되지 않으므로, 상기 히트 싱크층(16_1)는 상기 제1 반도체 칩(31)에서 발생하는 열을 효과적으로 외부로 방출할 수 있다. 이에 더하여, 상기 제1 반도체 칩(31)에서 발생하는 열은 상기 지지핀(50a)을 통해 상기 지지판(50)으로 전도된 후, 상기 지지판(50)의 외부로 노출된 상부면(50U)을 통해 외부로 방출될 수 있다. 따라서, 열방 출 효율이 더욱 향상될 수 있다.
그 후, 상기 리드 프레임(10)의 댐바(14)를 제거하여 상기 패키지 몸체(40)의 외부에 상기 외부 리드들(13_1b, 13_2b)만을 남기는 트리밍 공정(trimming process)을 진행한다. 이 후, 상기 외부 리드들(13_1b, 13_2b)을 절곡하는 포밍 공정(forming process)을 진행하여 반도체 패키지(SP)를 제조할 수 있다.
도 3는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3을 참조하면, 지지판(50′)의 상부면(50U′)은 다이 패드(16)의 상부면(16U)에 비해 낮은 레벨에 위치할 수 있다. 이 경우에, 봉지 과정에서 상기 지지판(50′)의 상부면(50U′) 상에 봉지재가 유입될 수 있으므로, 상기 상부면(50U′)은 패키지 몸체(40)에 의하여 덮혀질 수 있다. 그러나, 이 경우에도 상기 지지판(50′)은 상기 다이 패드(16)를 지지 및 가압하는 역할을 하므로, 상기 다이 패드(16)의 상부면(16U) 즉, 히트 싱크층(16_1)의 상부면 상에 몰드 플래시가 형성되지 않을 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 사시도들이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 3 및 도 4는 본 발명의 다른 실시예들에 따른 지지판을 나타낸 사시도들이다.
도 5은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.

Claims (18)

  1. 하부면 상에 제1 반도체 칩이 탑재된 제1 다이 패드;
    상기 제1 다이 패드의 측면에 인접하여 위치하는 지지판;
    상기 지지판의 상기 제1 다이 패드에 인접하는 측면으로부터 돌출되어 상기 제1 다이 패드를 지지하는 지지턱; 및
    상기 제1 다이 패드, 상기 제1 반도체 칩, 및 상기 지지판을 봉지하는 패키지 몸체를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 다이 패드는 히트 싱크층 및 상기 히트 싱크층 상에 배치된 배선층을 구비하고, 상기 제1 반도체 칩은 상기 배선층 상에 탑재되고, 상기 히트 싱크층은 상기 패키지 몸체 외부로 노출된 반도체 패키지.
  3. 제2항에 있어서,
    상기 히트 싱크층은 금속막, 금속 질화물막, 세라믹막, 수지막 또는 이들의 적층막인 반도체 패키지.
  4. 제1항에 있어서,
    상기 기판은 PCB(Printed Circuit Board), FPCB(Flexible Printed Circuit Board), IMS(Insulated Metal Substrate) 또는 DBC(Direct Bonded Copper) 기판인 반도체 패키지.
  5. 제1항에 있어서,
    상기 지지판은 보조 히트 싱크이고, 상기 보조 히트 싱크는 상기 패키지 몸체 외부로 노출된 반도체 패키지.
  6. 제5항에 있어서,
    상기 보조 히트 싱크는 세라믹판, 금속판, 금속 질화물판 또는 이들의 적층판인 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1 다이 패드의 양측에 내부 리드들이 배치되고, 상기 지지판은 상기 제1 다이 패드의 일측에 배치된 내부 리드들과 중첩하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 제1 반도체 칩은 전력 회로 칩(power circuit chip)인 반도체 패키지.
  9. 제8항에 있어서,
    상기 제1 다이 패드의 주변에 위치하는 제2 다이 패드; 및
    상기 제2 다이 패드 상에 탑재되고, 상기 전력 회로 칩을 제어하기 위한 제어 회로 칩을 더 포함하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 기판의 일측에 상기 기판에 연결된 전력 내부 리드들 및 상기 기판의 타측에 상기 기판에 연결되지 않은 데이터 내부 리드들이 배치되고, 상기 지지판은 상기 데이터 내부 리드들과 중첩하는 반도체 패키지.
  11. 히트 싱크층 및 상기 히트 싱크층 상에 형성된 배선층을 구비하되, 상기 배선층이 아랫쪽을 향하도록 배치된 다이 패드;
    상기 배선층 상에 탑재된 전력 회로 칩;
    상기 다이 패드의 측면에 인접하여 위치하는 보조 히트 싱크;
    상기 지지판의 상기 제1 다이 패드에 인접하는 측면으로부터 돌출되어 상기 다이 패드를 지지하는 지지턱; 및
    상기 다이 패드, 상기 전력 회로 칩, 및 상기 보조 히트 싱크를 봉지하고, 상기 히트 싱크층 및 상기 보조 히트 싱크를 노출시키는 패키지 몸체를 포함하는 반도체 패키지.
  12. 하부면 상에 제1 반도체 칩이 탑재된 제1 다이 패드를 구비하는 리드 프레임을 제공하는 단계;
    리세스부 및 상기 리세스부를 둘러싸는 클램프부를 구비하는 제1 몰드 다이 상에 상기 리드 프레임을 배치하는 단계;
    일면으로부터 돌출된 지지턱을 구비하는 지지판을 상기 제1 다이 패드의 측부에 배치하되, 상기 지지턱이 상기 제1 다이 패드를 지지하도록 하는 단계;
    상기 제1 몰드 다이 상에 제2 몰드 다이를 배치하는 단계;
    상기 제1 몰드 다이와 상기 제2 몰드 다이 사이의 캐버티에 봉지재를 유입시켜 상기 제1 다이 패드, 상기 제1 반도체 칩, 및 상기 지지판을 봉지하는 패키지 몸체를 형성하는 단계를 포함하는 반도체 패키지 제조방법.
  13. 제12항에 있어서,
    상기 제1 몰드 다이는 상기 클램프부 상에 서로 마주보도록 위치하는 돌기부들을 구비하되, 상기 돌기부들은 상기 지지판을 지지하고,
    상기 제2 몰드 다이는 상기 돌기부들에 대응하는 홈들을 구비하는 반도체 패키지 제조방법.
  14. 제13항에 있어서,
    상기 지지판은 그의 양측면들로부터 돌출된 날개부들을 구비하고, 상기 날개부들은 상기 돌기부들에 의해 지지되는 반도체 패키지 제조방법.
  15. 제12항에 있어서,
    상기 제1 다이 패드는 히트 싱크층 및 상기 히트 싱크층 상에 배치된 배선층을 구비하고, 상기 제1 반도체 칩은 상기 배선층 상에 탑재되고,
    상기 히트 싱크층은 상기 패키지 몸체 외부로 노출된 반도체 패키지 제조방법.
  16. 제12항에 있어서,
    상기 지지판은 보조 히트 싱크이고, 상기 보조 히트 싱크는 상기 패키지 몸체 외부로 노출된 반도체 패키지 제조방법.
  17. 제12항에 있어서,
    상기 제1 반도체 칩은 전력 회로 칩인 반도체 패키지 제조방법.
  18. 제17항에 있어서,
    상기 제1 다이 패드의 주변에 위치하는 제2 다이 패드; 및
    상기 제2 다이 패드 상에 탑재되고, 상기 전력 회로 칩을 제어하기 위한 제어 회로 칩을 더 포함하는 반도체 패키지 제조방법.
KR1020070117362A 2007-11-16 2007-11-16 반도체 패키지 및 그의 제조방법 KR101561934B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070117362A KR101561934B1 (ko) 2007-11-16 2007-11-16 반도체 패키지 및 그의 제조방법
US12/262,700 US20090127681A1 (en) 2007-11-16 2008-10-31 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117362A KR101561934B1 (ko) 2007-11-16 2007-11-16 반도체 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090050752A true KR20090050752A (ko) 2009-05-20
KR101561934B1 KR101561934B1 (ko) 2015-10-21

Family

ID=40641011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117362A KR101561934B1 (ko) 2007-11-16 2007-11-16 반도체 패키지 및 그의 제조방법

Country Status (2)

Country Link
US (1) US20090127681A1 (ko)
KR (1) KR101561934B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US8471373B2 (en) * 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
CN101958301B (zh) * 2010-09-04 2012-04-11 江苏长电科技股份有限公司 双面图形芯片直接置放单颗封装结构及其封装方法
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
CN104048779B (zh) * 2014-05-30 2016-07-06 合肥京东方光电科技有限公司 一种测温样本制作治具和制作设备
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
CN107978530B (zh) * 2017-11-28 2024-03-26 西安中车永电电气有限公司 一种减少ipm模块注塑溢料的方法和dbc基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376756A (en) * 1991-12-20 1994-12-27 Vlsi Technology, Inc. Wire support and guide
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
US20030146499A1 (en) 2001-12-18 2003-08-07 Yasuo Kondo Composite material including copper and cuprous oxide and application thereof
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US7563647B2 (en) * 2005-07-29 2009-07-21 Stats Chippac Ltd. Integrated circuit package system with interconnect support

Also Published As

Publication number Publication date
KR101561934B1 (ko) 2015-10-21
US20090127681A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
US9159656B2 (en) Semiconductor die package and method for making the same
US7687903B2 (en) Power module and method of fabricating the same
US9142473B2 (en) Stacked type power device module
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
US11387159B2 (en) Chip package
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2004335493A (ja) 半導体装置の実装構造
JP2004281804A (ja) 回路基板
CN218004831U (zh) 半导体器件
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4225246B2 (ja) 電子装置の製造方法
CN113889438A (zh) 用于半导体封装件的间隔体框架

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5