KR20180136723A - 발광 소자 패키지 및 이의 제조 방법 - Google Patents

발광 소자 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180136723A
KR20180136723A KR1020170075824A KR20170075824A KR20180136723A KR 20180136723 A KR20180136723 A KR 20180136723A KR 1020170075824 A KR1020170075824 A KR 1020170075824A KR 20170075824 A KR20170075824 A KR 20170075824A KR 20180136723 A KR20180136723 A KR 20180136723A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
groove
device package
upper electrode
Prior art date
Application number
KR1020170075824A
Other languages
English (en)
Other versions
KR102459651B1 (ko
Inventor
강치구
김선우
송종섭
송호영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170075824A priority Critical patent/KR102459651B1/ko
Priority to US15/841,937 priority patent/US10699991B2/en
Publication of KR20180136723A publication Critical patent/KR20180136723A/ko
Application granted granted Critical
Publication of KR102459651B1 publication Critical patent/KR102459651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자 패키지는 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재를 포함하는 실장 기판, 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자, 및 상기 실장 기판 상에서 상기 발광 소자를 커버하는 밀봉 부재를 포함한다.

Description

발광 소자 패키지 및 이의 제조 방법{LIGHT EMITTING DEVICE PACKAGE AND METHOD OF MANUFACTURING LIGHT EMITTING DEVICE PACKAGE}
본 발명은 발광 소자 패키지 및 이의 제조 방법에 관한 것이다. 보다 자세하게, 본 발명은 리드 프레임을 대신하여 금속 기판에 실장된 발광 소자를 포함하는 발광 소자 패키지 및 이를 제조하는 방법에 관한 것이다.
종래의 발광 소자 패키지의 제조 방법에 있어서, 발광 소자를 리드 프레임에 실장한 후 몰딩하여 패키지를 형성할 수 있다. 하지만, 고집적에 따른 회로 보드 상에 실장되는 발광 소자들의 개수가 증가함에 따라 제품의 신뢰성과 안정성을 보증하기 위한 방열 기술이 요구된다.
본 발명의 일 과제는 우수한 방열성 및 내구성을 갖는 발광 소자 패키지를 제공하는 데 있다.
본 발명의 다른 과제는 상술한 발광 소자 패키지를 제조하는 방법을 제공하는 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지는 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재를 포함하는 실장 기판, 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자, 및 상기 실장 기판 상에서 상기 발광 소자를 커버하는 밀봉 부재를 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지는 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들, 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 각각 구비된 제1 및 제2 상부 전극부들, 및 상기 제1 홈을 채우는 절연 지지 부재를 포함하는 실장 기판, 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자, 상기 발광 소자의 일면을 커버하는 투명 필름, 및 상기 실장 기판 상에서 상기 발광 소자 및 상기 투명 필름을 커버하는 밀봉 부재를 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법에 있어서, 서로 마주하는 제1 면 및 제2 면을 갖는 금속 기판을 제공한다. 상기 금속 기판의 상기 제1 면을 식각하여 제1 홈에 의해 서로 분리된 제1 및 제2 하부 전극부들을 형성한다. 상기 제1 홈을 채우는 절연 지지 부재를 형성한다. 상기 금속 기판의 상기 제2 면을 식각하여 상기 제1 홈에 연통된 제2 홈에 의해 서로 분리되고 상기 제1 및 제2 하부 전극부들 상에 제1 및 제2 상부 전극부들을 형성한다. 상기 제1 및 제2 상부 전극부들 상에 발광 소자를 실장한다. 상기 발광 소자를 커버하도록 상기 절연 지지 부재 및 상기 제1 및 제2 상부 전극부들 상에 밀봉 부재를 형성한다.
예시적인 실시예들에 따른 발광 소자 패키지 및 이의 제조 방법에 있어서, 금속 기판을 이용하여 발광 소자를 실장하기 위한 실장 기판을 형성할 수 있다. 상기 실장 기판은 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재를 포함할 수 있다.
상기 절연 지지 부재의 상부면은 상기 제1 및 제2 전극부들의 상면보다 낮게 형성되어, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 상기 제1 및 제2 전극부들의 면적은 솔더 범프와의 접합 면적보다 크게 형성되어 우수한 방열성을 제공할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.
도 4는 도 1의 발광 소자 패키지의 저면도이다.
도 5, 도 7, 도 11 및 도 19는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 평면도들이다.
도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 20, 도 21, 도 22, 도 23 및 도 24는 상기 발광 소자 패키지의 제조 방법의 단계들을 설명하기 위한 단면들이다.
도 25는 도 24의 평면도이다.
도 26은 도 24의 측면도이다.
도 27은 도 24의 저면도이다.
도 28은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 단면도이다.
도 29 및 도 30은 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 단면도들이다.
도 31 내지 도 34는 예시적인 실시예들에 따른 발광 소자 패키지의 실장 기판을 나타내는 평면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 평면도이다. 도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다. 도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다. 도 4는 도 1의 발광 소자 패키지의 저면도이다.
도 1 내지 도 4를 참조하면, 발광 소자 패키지(10)는 서로 절연된 제1 및 제2 전극부들을 갖는 실장 기판, 상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자(200), 발광 소자(200)의 일면을 커버하는 투명 필름(300), 및 상기 실장 기판 상에서 발광 소자(200) 및 투명 필름(300)을 커버하는 밀봉 부재(400)를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 실장 기판은 발광 소자(200)를 실장시키기 위한 패키지 몸체로서 사용될 수 있다. 상기 실장 기판의 일면은 상기 발광 소자, 다이오드 등을 실장하기 위한 실장 영역을 제공하고, 상기 실장 기판의 타면은 외부 회로 기판과의 전기적 접속을 위한 외부 접합 영역을 제공할 수 있다.
상기 실장 기판은 슬릿에 의해 서로 분리된 상기 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재(122)를 포함할 수 있다. 상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 하부 전극부(110a) 상에 제1 상부 전극부(110b)를 포함하고, 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 하부 전극부(112a) 상에 제2 상부 전극부(112b)를 포함할 수 있다.
상기 제1 및 제2 전극부들은 우수한 전기 전도성 및 방열성을 갖는 금속을 포함할 수 있다. 예를 들면, 상기 금속은 구리(Cu), 니켈(Ni), 마그네슘(Mg), 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다. 절연 지지 부재(122)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다.
제1 하부 전극부(110a) 및 제2 하부 전극부(112a) 사이에는 제1 홈(120)이 형성되고, 제1 상부 전극부(110b) 및 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성되고, 제1 홈(120)과 제2 홈(130)은 서로 연통되어 상기 슬릿을 형성할 수 있다. 제1 홈(120)의 폭은 제2 홈(130)의 폭과 같거나 다를 수 있다.
절연 지지 부재(122)는 제1 홈(120)을 채우며 제1 및 제2 하부 전극부들(110a, 112a)의 측면들을 커버하고, 제1 및 제2 상부 전극부들(110b, 112b)을 노출시킬 수 있다. 상기 제1 및 제2 전극부들의 상부면들은 상기 제1 및 제2 전극부들 사이의 절연 지지 부재(122)의 상부면보다 더 높을 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 상부면들은 제2 홈(130)에 의해 노출된 절연 지지 부재(122)의 상부면보다 더 높을 수 있다.
예시적인 실시예들에 있어서, 발광 소자(200)는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 발광 소자(200)의 일면에는 제1 및 제2 전극들(210a, 210b)이 형성될 수 있다. 제1 및 제2 전극들(210a, 210b)이 형성된 면이 상기 실장 기판을 향하도록 발광 소자(200)는 상기 실장 기판 상에 배치될 수 있다. 제1 및 제2 전극들(210a, 210b)은 솔더 범프와 같은 접속 부재들(220)에 의해 상기 실장 기판 상에 실장될 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 발광 소자의 전극들(210a, 210b)과 각각 접합되는 제1 및 제2 접합 영역들(110c, 112c)을 각각 가질 수 있다. 제1 전극(210a)은 접속 부재(220)에 의해 제1 상부 전극부(110b)의 제1 접합 영역(110c)에 접속되고, 제2 전극(210b)은 접속 부재(220)에 의해 제2 상부 전극부(112b)의 제2 접합 영역(110d)에 접속될 수 있다.
발광 소자(200)의 길이 방향이 제1 방향에 평행하게 배치될 수 있다. 복수 개의 제1 전극들(210a)은 제1 상부 전극부(110b)의 복수 개의 제1 접합 영역들(110c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 서로 이격 배치될 수 있다. 복수 개의 제2 전극들(210b)은 제2 상부 전극부(112b)의 복수 개의 제2 접합 영역들(112c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다.
제1 및 제2 상부 전극부들(110b, 112b)의 표면들에는 제1 리세스들(140)이 각각 형성될 수 있다. 제1 상부 전극부(110b)의 제1 리세스(140)는 제1 접합 영역(110c)에 인접하도록 형성될 수 있다. 제2 상부 전극부(112b)의 제1 리세스(140)는 제2 접합 영역(112c)에 인접하도록 형성될 수 있다.
상기 제1 및 제2 전극부들의 상면보다 낮게 형성된 절연 지지 부재(122)에 의해 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 또한, 제1 리세스들(140)이 제1 및 제2 접합 영역들(110c, 112c) 둘레에 형성되어, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다.
예시적인 실시예들에 있어서, 도 3에 도시된 바와 같이, 발광 소자 패키지(10)는 다이오드(250)를 더 포함할 수 있다. 다이오드(250)는 상기 실장 기판 상에서 발광 소자(200)에 인접하게 배치될 수 있다.
예를 들면, 다이오드(250)는 제너 다이오드(zener diode)를 포함할 수 있다. 상기 제너 다이오드는 역방향 전압 인가시 발생되는 역전류가 발광 소자(200)로 흐르는 것을 차단함으로써 상기 발광 소자의 손상을 방지할 수 있다.
다이오드(250)는 와이어 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 이와 다르게, 다이오드(250)는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다.
예시적인 실시예들에 있어서, 다이오드(250)는 제2 상부 전극부(112b) 상에 실장될 수 있다. 다이오드(250)는 제1 상부 전극부(110b)와 전기적으로 연결되는 상부 전극 및 제2 상부 전극부(112b)와 전기적으로 연결되는 하부 전극을 포함할 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 다이오드와의 전기적 연결을 위한 접속 부재들과 각각 접합되는 제3 및 제4 접합 영역들(110d, 112d)을 각각 가질 수 있다. 다이오드(250)의 상기 상부 전극은 본딩 와이어(252)를 통해 제1 상부 전극부(110b)의 제3 접합 영역(110d)에 접속되고, 다이오드(250)의 상기 하부 전극은 도전성 접속 부재를 이용하여 제2 상부 전극부(112b)의 제4 접합 영역(112d)에 접속될 수 있다. 상기 도전성 접속 부재는 도전성 필름을 포함할 수 있다.
예시적인 실시예들에 있어서, 투명 필름(300)은 발광 소자(200)의 타면 상에 부착될 수 있다. 투명 필름(300)은 실리콘 필름을 포함할 수 있다. 또한, 투명 필름(300)의 하부면과 발광 소자(200)의 외측면 사이에 접착 필름(310)이 구비될 수 있다.
밀봉 부재(400)는 상기 실장 기판 상에 발광 소자(200) 및 투명 필름(300)을 커버하도록 형성될 수 있다. 밀봉 부재(400)는 투명 필름(300)의 상부면을 노출시키도록 형성될 수 있다. 밀봉 부재(400)는 상기 실장 기판의 상부면, 투명 필름(300)의 측면들 및 발광 소자(200)의 측면들을 커버할 수 있다. 예를 들면, 밀봉 부재(400)는 이산화 티타늄(TiO2)를 포함할 수 있다. 밀봉 부재(400)는 투명 물질을 포함할 수 있다. 또한, 밀봉 부재(400)는 형광체 물질을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 밀봉 부재(400)의 상면 외곽 모서리(410)는 둔각(θ)을 가질 수 있다. 예를 들면, 밀봉 부재(400)의 상면 외곽 모서리(410)의 둔각(θ)은 95도 내지 150도일 수 있다.
이하에서는, 도 1의 발광 소자 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 5, 도 7, 도 11 및 도 19는 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 평면도들이다. 도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 20, 도 21, 도 22, 도 23 및 도 24는 상기 발광 소자 패키지의 제조 방법의 단계들을 설명하기 위한 단면들이다. 도 6, 도 8, 도 9, 도 10, 도 12, 도 13, 도 14, 도 16, 도 18, 도 20, 도 22, 도 23 및 도 24는 대응하는 상기 평면도들을 I-I' 선으로 각각 절단한 단면도들이다. 도 15, 도 17 및 도 21은 대응하는 상기 평면도들을 II-II' 선으로 절단한 단면도이다. 도 25는 도 24의 평면도이다. 도 26은 도 24의 측면도이다. 도 27은 도 24의 저면도이다.
도 5 및 도 6을 참조하면, 먼저, 금속 기판(100)을 마련한다.
예시적인 실시예들에 있어서, 금속 기판(100)은 발광 소자를 실장시키기 위한 패키지 몸체로서 사용될 수 있다. 금속 기판(100)은 서로 마주하는 제1 면(102) 및 제2 면(104)을 가질 수 있다. 예를 들면, 제1 면(102)은 상기 발광 소자, 다이오드 등을 실장하기 위한 실장 영역을 제공하고, 제2 면(104)은 외부 회로 기판과의 전기적 접속을 위한 외부 접합 영역을 제공할 수 있다.
또한, 금속 기판(100)은 우수한 전기 전도성 및 방열성을 갖는 금속을 포함할 수 있다. 예를 들면, 상기 금속은 구리(Cu), 니켈(Ni), 마그네슘(Mg), 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다.
도 7 및 도 8을 참조하면, 금속 기판(100)의 제2 면(104) 상에 제1 포토레지스트 패턴(PR1)을 형성할 수 있다.
제1 포토레지스트 패턴(PR1)은 서로 이격된 제1 및 제2 라인 패턴들을 가질 수 있다. 상기 제1 및 제2 라인 패턴들은 상기 패키지 몸체로 사용되는 금속 기판(100)의 전체 영역 상에서 고립된 형상들을 각각 가질 수 있다. 상기 제1 및 제2 라인 패턴들 사이에는 제1 개구(S1)가 형성될 수 있다. 제1 개구(S1)는 제1 방향을 따라 연장할 수 있다.
이와 다르게, 제1 개구(S1)는 서로 연결되고 서로 다른 방향들로 연장하는 제1 연장 부분 및 제2 연장 부분을 가질 수 있다. 예를 들면, 상기 제1 연장 부분은 상기 제1 방향으로 연장하고, 상기 제2 연장 부분은 상기 제1 연장 부분의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장할 수 있다.
도 9 및 도 10을 참조하면, 제1 포토레지스트 패턴(PR1)에 의해 노출된 금속 기판(100)의 일부를 식각하여 금속 기판(100)의 제2 면(104)으로부터 소정 깊이를 갖는 제1 홈(120)을 형성할 수 있다. 이어서, 제1 포토레지스트 패턴(PR1)을 금속 기판(100)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 제1 포토레지스트 패턴(PR1)을 식각 마스크로 이용하여 기판(100)의 일부를 식각하여 금속 기판(100)의 제2 면(104)으로부터 소정 깊이를 갖는 제1 홈(120) 및 제1 가장자리 홈들(121)을 형성할 수 있다. 제1 홈(120) 및 제1 가장자리 홈들(121)에 의해 제1 하부 전극부(110a) 및 제2 하부 전극부(112a)가 정의될 수 있다. 금속 기판(100)의 일부는 등방성 식각 공정에 의해 제거될 수 있다.
예를 들면, 상기 식각 공정에 의해 제1 홈(120) 및 제1 가장자리 홈들(121)은 금속 기판(100)의 제2 면(104)으로부터 기판 두께의 절반의 깊이를 갖도록 형성될 수 있다. 이 경우에 있어서, 제1 및 제2 하부 전극부들(110a, 112a)은 기판(100)의 제2 면(104)으로부터 상기 기판 두께의 절반의 두께를 가질 수 있다.
제1 홈(120)은 상기 제1 방향으로 연장할 수 있다. 이와 다르게, 제1 개구(S1)가 서로 다른 방향들로 연장하는 제1 및 제2 연장 개구 부분들을 가질 때, 상기 제1 홈은 상기 제1 방향으로 연장하는 제1 연장 홈부 및 상기 제2 연장 홈부의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장하는 제2 연장 홈부를 가질 수 있다.
도 11 및 도 12를 참조하면, 제1 홈(120) 및 제1 가장자리 홈들(121)을 채우는 절연 지지 부재(122)를 형성할 수 있다.
예시적인 실시예들에 있어서, 금속 기판(100)의 제2 면(104) 상에 절연 물질을 도포한 후, 상기 도포된 절연 물질의 상부를 제거하여 제1 및 제2 하부 전극부들(110a, 112a)의 표면들을 노출하는 절연 지지 부재(122)를 형성할 수 있다.
절연 지지 부재(122)는 제1 하부 전극부(110a)의 측면을 둘러싸도록 형성될 수 있다. 절연 지지 부재(122)는 제2 하부 전극부(110a)의 측면을 둘러싸도록 형성될 수 있다.
절연 지지 부재(122)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다. 절연 지지 부재(122)의 표면은 제1 및 제2 하부 전극부들(110a, 112a)의 노출된 표면들과 동일 평면을 가질 수 있다. 제1 및 제2 하부 전극부들(110a, 112a)은 후술하는 바와 같이, 외부 회로 기판과 전기적으로 연결될 수 있다.
도 13, 도 14 및 도 15를 참조하면, 금속 기판(100)의 제1 면(102)을 가공하기 위하여 금속 기판(100)을 뒤집은 후에, 금속 기판(100)의 제1 면(102) 상에 제2 포토레지스트 패턴(PR2)을 형성할 수 있다.
제2 포토레지스트 패턴(PR1)은 제1 포토레지스트 패턴(PR2)과 유사하게 서로 이격된 제3 및 제4 라인 패턴들을 가질 수 있다. 상기 제3 및 제4 라인 패턴들 사이에는 제2 개구(S2)가 형성될 수 있다. 제2 개구(S2)는 상기 제1 방향을 따라 연장할 수 있다. 제2 개구(S2)는 상기 제1 방향과 연장하는 제3 연장 부분 및 상기 제3 연장 부분의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장하는 제4 연장 부분을 가질 수 있다.
상기 제3 및 제4 라인 패턴들은 상기 실장되는 발광 소자와 전기적 연결을 위한 접속 부재가 배치되는 영역에 인접한 부분을 노출시키기 위한 제3 개구(S3)를 각각 구비할 수 있다. 제2 개구(S2)는 제1 폭을 가질 수 있고, 제3 개구(S3)는 상기 제1 폭보다 작은 제2 폭을 가질 수 있다.
도 16 및 도 17을 참조하면, 제2 포토레지스트 패턴(PR2)에 의해 노출된 금속 기판(100)의 일부를 식각하여 금속 기판(100)의 제1 면(102)으로부터 소정 깊이를 갖는 제2 홈(130)을 형성할 수 있다. 이어서, 제2 포토레지스트 패턴(PR2)을 금속 기판(100)으로부터 제거할 수 있다.
예시적인 실시예들에 있어서, 제2 포토레지스트 패턴(PR2)을 식각 마스크로 이용하여 기판(100)의 일부를 식각하여 금속 기판(100)의 제1 면(102)으로부터 소정 깊이를 갖는 제2 홈(130), 제2 가장자리 홈들(131) 및 제1 리세스(140)를 형성할 수 있다. 제2 홈(130) 및 제2 가장자리 홈들(131)에 의해 제1 상부 전극부(110b) 및 제2 상부 전극부(112b)가 정의될 수 있다. 금속 기판(100)의 일부는 등방성 식각 공정에 의해 제거될 수 있다.
예를 들면, 상기 식각 공정에 의해 제2 홈(130) 및 제2 가장자리 홈들(131)은 금속 기판(100)의 제1 면(102)으로부터 기판 두께의 절반의 깊이를 갖도록 형성될 수 있다. 이 경우에 있어서, 제1 및 제2 상부 전극부들(110b, 112b)은 기판(100)의 제1 면(102)으로부터 상기 기판 두께의 절반의 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 제2 홈(130)은 제1 홈(120)과 연통되어 금속 기판(100)을 관통하는 슬릿을 형성할 수 있다. 제2 가장자리 홈(131)은 제1 가장자리 홈(121)과 연통될 수 있다. 제2 홈(130)은 절연 지지 부재(122)의 적어도 일부를 노출하도록 형성될 수 있다. 제2 가장자리 홈(131)은 절연 지지 부재(122)의 적어도 일부를 노출하도록 형성될 수 있다.
이에 따라, 금속 기판(100)은 2개의 전극부들, 즉, 제1 전극부 및 제2 전극부로 분리될 수 있다. 상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 상부 전극부(110b)를 포함할 수 있다. 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 상부 전극부(112b)를 포함할 수 있다. 상기 제1 및 제2 전극부들은 상기 슬릿에 의해 서로 이격될 수 있다. 상기 제1 및 제2 전극부들은 절연 지지 부재(122)에 의해 전기적으로 서로 절연될 수 있다.
제2 홈(130)은 서로 다른 방향으로 연장하는 제3 및 제4 연장 홈부들(130a, 130b, 도 19 참조)을 가질 수 있다. 제3 연장 홈부(130a)는 상기 제1 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130a)의 일단부로부터 상기 제1 방향과 다른 제3 방향으로 연장할 수 있다.
제1 홈(120) 및/또는 제2 홈(130)이 서로 다른 방향들로 연장하는 연장 홈부들을 가질 때, 상기 슬릿 역시 서로 다른 방향들로 연장하는 연장 슬릿 부분들을 가질 수 있다.
제1 리세스(140)는 기판(100)의 제1 면(102)으로부터 제2 홈(130)보다 작은 깊이를 가질 수 있다. 제1 리세스들(140)은 제1 및 제2 상부 전극부들(110b, 112b)의 표면들에 각각 형성될 수 있다. 제1 리세스들(140)은 상기 발광 소자가 실장되는 제1 실장 영역 내에 형성될 수 있다.
도 18을 참조하면, 제2 포토레지스트 패턴(PR2)을 금속 기판(100)으로부터 제거하여 상기 발광 소자 및 상기 다이오드를 실장할 수 있는 실장 기판을 형성할 수 있다.
상기 실장 기판은 서로 연통된 제1 및 제2 홈들(120, 130), 즉, 상기 슬릿에 의해 분리된 상기 제1 및 제2 전극부들, 및 상기 제1 및 제2 전극부들 각각의 적어도 측면 하부를 둘러싸며 이들을 지지하는 절연 지지 부재(122)를 포함할 수 있다.
상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 상부 전극부(110b)를 포함할 수 있다. 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 상부 전극부(112b)를 포함할 수 있다. 절연 지지 부재(122)는 제1 하부 전극부(110a)의 측면을 둘러싸고 제2 하부 전극부(112a)의 측면을 둘러싸도록 형성될 수 있다. 제1 상부 전극부(110b) 및 제2 상부 전극부(112b)는 절연 지지 부재(122)에 의해 노출될 수 있다. 제1 및 제2 상부 전극부들(110b, 112b) 사이의 제2 홈(130)에 의해 절연 지지 부재(122)는 노출될 수 있다. 상기 제1 및 제2 전극부들의 상부면들은 상기 제1 및 제2 전극부들 사이의 절연 지지 부재(122)의 상부면보다 더 높게 위치할 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 발광 소자의 전극들과 각각 접합되는 제1 및 제2 접합 영역들(110c, 112c)을 각각 가질 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 표면들에는 제1 리세스들(140)이 각각 형성될 수 있다. 제1 상부 전극부(110b)의 제1 리세스(140)는 제1 접합 영역(110c)에 인접하도록 형성될 수 있다. 제2 상부 전극부(112b)의 제1 리세스(140)는 제2 접합 영역(112c)에 인접하도록 형성될 수 있다.
서로 마주하는 제1 및 제2 상부 전극부들(110b, 112b)은 상기 다이오드와의 전기적 연결을 위한 접속 부재들과 각각 접합되는 제3 및 제4 접합 영역들(110d, 112d, 도 21 참조)을 각각 가질 수 있다.
도 19, 도 20 및 도 21을 참조하면, 제1 및 제2 상부 전극부들(110b, 112b)의 표면들 상에 도금층(150)을 형성한 후, 상기 실장 기판 상에 발광 소자(200) 및 다이오드(250)를 실장할 수 있다.
예시적인 실시예들에 있어서, 도금 공정에 의해 제1 및 제2 상부 전극부들(110b, 112b)의 표면들 상에 도금층(150)을 형성할 수 있다. 추후에 형성되는 밀봉 부재와의 접착력을 향상시키기 위하여 도금층(150)을 표면 처리하여 소정의 거칠기를 가질 수 있다.
발광 소자(200)는 외부에서 인가되는 구동 전원에 의해 소정 파장의 광을 발생시키는 광전 소자일 수 있다. 예를 들어, n형 반도체층 및 p형 반도체층과 이들 사이에 배치된 활성층을 갖는 반도체 발광다이오드(LED) 칩을 포함할 수 있다.
발광 소자(200)는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 발광 소자(200)의 일면에는 제1 및 제2 전극들(210a, 210b)이 형성될 수 있다. 제1 및 제2 전극들(210a, 210b)이 형성된 면이 상기 실장 기판을 향하도록 발광 소자(200)는 상기 실장 기판 상에 배치될 수 있다. 제1 및 제2 전극들(210a, 210b)은 솔더 범프와 같은 접속 부재들(220)에 의해 상기 실장 기판 상에 실장될 수 있다. 제1 전극(210a)은 접속 부재(220)에 의해 제1 상부 전극부(110b)의 제1 접합 영역(110c)에 접속되고, 제2 전극(210b)은 접속 부재(220)에 의해 제2 상부 전극부(112b)의 제2 접합 영역(110d)에 접속될 수 있다.
발광 소자(200)의 길이 방향이 상기 제1 방향에 평행하게 배치될 수 있다. 복수 개의 제1 전극들(210a)은 제1 상부 전극부(110b)의 복수 개의 제1 접합 영역들(110c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다. 복수 개의 제2 전극들(210b)은 제2 상부 전극부(112b)의 복수 개의 제2 접합 영역들(112c)에 대응하도록 발광 소자(200)의 일면 상에서 상기 제1 방향으로 배치될 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 하부 전극부들(110a, 112a) 사이에는 절연 지지 부재(122)가 배치되고, 제1 및 제2 상부 전극부들(110b, 112b) 사이에는 절연 지지 부재(122)를 노출시키는 제2 홈(130)이 형성될 수 있다. 제1 및 제2 상부 전극부들(110b, 112b)의 상부면들은 절연 지지 부재(122)의 상부면, 즉, 제2 홈(130)의 저면보다 더 높게 형성될 수 있다.
따라서, 상기 제1 및 제2 전극부들의 상면보다 낮게 형성된 절연 지지 부재(122)에 의해 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다. 또한, 제1 리세스들(140)이 제1 및 제2 접합 영역들(110c, 112c) 둘레에 형성되어, 상기 솔더 범프의 퍼짐을 방지할 수 있다.
다이오드(250)는 발광 소자(200)에 인접하게 상기 실장 기판의 일측에 배치될 수 있다. 예를 들면, 다이오드(250)는 제너 다이오드를 포함할 수 있다. 상기 제너 다이오드는 역방향 전압 인가시 발생되는 역전류가 발광 소자(200)로 흐르는 것을 차단함으로써 상기 발광 소자의 손상을 방지할 수 있다.
다이오드(250)는 제2 상부 전극부(112b) 상에 실장될 수 있다. 다이오드(250)는 제1 상부 전극부(110b)와 전기적으로 연결되는 상부 전극 및 제2 상부 전극부(112b)와 전기적으로 연결되는 하부 전극을 포함할 수 있다. 예를 들면, 상기 상부 전극은 본딩 와이어(252)를 통해 제1 상부 전극부(110b)의 제3 접합 영역(110d)에 접속되고, 상기 하부 전극은 도전성 접속 부재를 이용하여 제2 상부 전극부(112b)의 제4 접합 영역(112d)에 접속될 수 있다. 상기 도전성 접속 부재는 도전성 필름을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 다이오드는 와이어 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다. 하지만, 이에 제한되지 않고, 예를 들면, 상기 다이오드는 플립 칩 본딩 방식에 의해 상기 실장 기판 상에 실장될 수 있다.
도 22 및 도 23을 참조하면, 발광 소자(200)의 타면 상에 투명 필름(300)을 부착한 후, 상기 실장 기판 상에 발광 소자(200) 및 투명 필름(300)을 커버하는 밀봉 부재(400)를 형성할 수 있다.
예시적인 실시예들에 있어서, 발광 소자(200)의 타면 상에 투명 필름(300)을 부착할 수 있다. 투명 필름(300)은 실리콘 필름을 포함할 수 있다. 투명 필름(300)의 하부면과 발광 소자(200)의 외측면 사이에 접착 필름(310)을 형성할 수 있다.
이어서, 상기 실장 기판 상에 발광 소자(200) 및 투명 필름(300)을 커버하도록 밀봉 부재(400)를 디스펜싱할 수 있다. 밀봉 부재(400)는 투명 필름(300)의 상부면을 노출시키도록 형성될 수 있다. 밀봉 부재(400)는 상기 실장 기판의 상부면, 투명 필름(300)의 측면들 및 발광 소자(200)의 측면들을 커버하도록 형성될 수 있다. 예를 들면, 밀봉 부재(400)는 이산화 티타늄(TiO2)를 포함할 수 있다. 밀봉 부재(400)는 투명 물질을 포함할 수 있다. 또한, 밀봉 부재(400)는 형광체 물질을 더 포함할 수 있다.
상기 디스펜싱된 밀봉 부재(400)는 상기 실장 기판의 주변 영역을 따라 형성된 제2 가장자리 홈들(131)에 의해 주변 영역을 따라 움푹 파인 형상을 가질 수 있다.
도 24 내지 도 27을 참조하면, 상기 실장 기판을 다이싱하여 개별적으로 분리된 발광 소자 패키지를 형성할 수 있다.
상기 발광 소자 패키지의 밀봉 부재(400)의 상면 외곽 모서리(410)는 둔각(θ)을 가질 수 있다. 예를 들면, 밀봉 부재(400)의 상면 외곽 모서리(410)의 둔각(θ)은 95도 내지 150도일 수 있다.
도 28은 예시적인 실시예들에 따른 발광 소자 패키지를 나타내는 단면도이다. 상기 발광 소자 패키지는 제2 절연 지지 부재를 제외하고는 도 1 내지 도 4를 참조로 설명한 발광 소자 패키지와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 28을 참조하면, 발광 소자 패키지(11)의 실장 기판은 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재(122), 및 상기 슬릿의 상부를 채우는 제2 절연 지지 부재(132)를 더 포함할 수 있다.
상기 제1 전극부는 제1 하부 전극부(110a) 및 제1 하부 전극부(110a) 상에 제1 상부 전극부(110b)를 포함하고, 상기 제2 전극부는 제2 하부 전극부(112a) 및 제2 하부 전극부(112a) 상에 제2 상부 전극부(112b)를 포함할 수 있다.
제1 하부 전극부(110a) 및 제2 하부 전극부(112a) 사이에는 제1 홈(120)이 형성되고, 제1 상부 전극부(110b) 및 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성되고, 제1 홈(120)과 제2 홈(130)은 서로 연통되어 상기 슬릿을 형성할 수 있다. 제1 홈(120)의 폭은 제2 홈(130)의 폭과 같거나 다를 수 있다.
절연 지지 부재(122)는 제1 홈(120)을 채우며 제1 및 제2 하부 전극부들(110a, 112a)의 측면들을 커버하고, 제1 및 제2 상부 전극부들(110b, 112b)을 노출시킬 수 있다. 제2 절연 지지 부재(132)는 제2 홈(130)을 채우며 제1 및 제2 상부 전극부들(110b, 112b)의 측면들을 커버할 수 있다.
절연 지지 부재(122) 및 제2 절연 지지 부재(132)는 솔더 범프의 퍼짐을 방지할 수 있는 높이를 각각 가질 수 있다.
제2 절연 지지 부재(132)는 제1 및 제2 상부 전극부들(110b, 112b) 사이의 제2 홈(130)을 채우면서, 플립 칩 본딩 공정 중에 상기 솔더 범프의 퍼짐을 방지할 수 있다.
이하에서는, 도 28의 발광 소자 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 29 및 도 30은 예시적인 실시예들에 따른 발광 소자 패키지의 제조 방법을 나타내는 단면도들이다.
도 29 및 도 30을 참조하면, 먼저, 도 5 내지 도 18을 참조로 설명한7을 단계들을 수행하여, 기판(100)의 제1 면(102)을 식각하여 제2 홈(130)에 의해 구분된 제1 및 제2 상부 전극부들(110b, 112b)을 형성할 수 있다.
이어서, 금속 기판(100)의 제1 면(102) 상에 절연 물질을 도포한 후, 상기 도포된 절연 물질의 상부를 제거하여 제1 및 제2 상부 전극부들(110b, 112b)의 표면들을 노출하는 제2 절연 지지 부재(132)를 형성할 수 있다.
제2 절연 지지 부재(132)는 제1 상부 전극부(110b)의 측면을 둘러싸도록 형성될 수 있다. 제2 절연 지지 부재(132)는 제2 상부 전극부(110b)의 측면을 둘러싸도록 형성될 수 있다. 제2 절연 지지 부재(132)는 제2 홈(130) 및 제2 가장자리 홈들(131)을 채울 수 있다.
제2 절연 지지 부재(132)는 에폭시 몰딩 컴파운드(EMC), 실리콘 몰딩 컴파운드(SMC), 실리콘 레진(SR) 등과 같은 절연 물질을 포함할 수 있다. 제2 절연 지지 부재(132)의 표면은 제1 및 제2 상부 전극부들(110b, 112b)의 노출된 표면들과 동일 평면을 가질 수 있다. 이와 다르게, 제2 절연 지지 부재(132)의 표면은 제1 및 제2 상부 전극부들(110b, 112b)의 노출된 표면들보다 낮거나 더 높을 수 있다.
이어서, 제1 및 제2 상부 전극부들(110b, 112b) 상에 발광 소자(200) 및 다이오드(250)를 실장한 후, 발광 소자(200)의 타면 상에 투명 필름(300)을 부착하고, 발광 소자(200) 및 투명 필름(300)을 커버하는 밀봉 부재(400)를 형성할 수 있다.
도 31 내지 도 34는 예시적인 실시예들에 따른 발광 소자 패키지의 실장 기판을 나타내는 평면도들이다.
도 31을 참조하면, 제1 상부 전극부(110b)와 제2 상부 전극부(112b) 사이에는 제2 홈(130)이 형성될 수 있다. 제1 상부 전극부(110b) 아래의 제1 하부 전극부 및 제2 상부 전극부(112b) 아래의 제2 하부 전극부 사이에는 제1 홈(도시되지 않음)이 형성될 수 있다. 절연 지지 부재(122)는 상기 제1 홈(120)을 채우며 상기 제1 및 제2 하부 전극부들의 측면들을 커버할 수 있다.
제2 홈(130)은 상기 제1 홈과 연통되어 실장 기판을 가로지르는 슬릿을 형성할 수 있다. 제2 홈(130)은 제1 방향을 따라 일직선으로 연장할 수 있다. 따라서, 상기 슬릿 역시 상기 제1 방향을 따라 연장하는 형상을 가질 수 있다.
도 32를 참조하면, 제2 홈(130)은 서로 다른 방향으로 연장하는 제3 및 제4 연장 홈부들(130a, 130b)을 가질 수 있다. 제3 연장 홈부(130a)는 제3 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130b)의 일단부로부터 상기 제3 방향과 다른 제4 방향으로 연장할 수 있다.
따라서, 슬릿은 상기 제3 방향을 따라 연장하는 제1 연장 슬릿 부분 및 상기 제4 방향을 따라 연장하는 제2 연장 슬릿 부분을 가질 수 있다.
상기 슬릿은 꺽인 부분을 가지므로, 발광 소자가 실장될 때 실장 기판에 가해지는 충격에 의해 상기 실장 기판이 파손되는 것을 방지할 수 있게 된다.
도 33 및 도 34를 참조하면, 제2 홈(130)은 서로 다른 방향으로 연장하는 제3, 제4 및 제5 연장 홈부들(130a, 130b, 130c)을 가질 수 있다. 제3 연장 홈부(130a)는 제3 방향으로 연장하고, 제4 연장 홈부(130b)는 제3 연장 홈부(130b)의 일단부로부터 상기 제3 방향과 다른 제4 방향으로 연장하고, 제5 연장 홈부(130c)는 제4 연장 홈부(130c)의 일단부로부터 상기 제4 방향과 다른 제5 방향으로 연장할 수 있다.
따라서, 슬릿은 상기 제3 방향을 따라 연장하는 제1 연장 슬릿 부분, 상기 제4 방향을 따라 연장하는 제2 연장 슬릿 부분 및 상기 제5 방향을 따라 연장하는 제3 연장 슬릿 부분을 가질 수 있다.
상기 슬릿은 꺽인 부분들을 가지므로, 발광 소자가 실장될 때 실장 기판에 가해지는 충격에 의해 상기 실장 기판이 파손되는 것을 방지할 수 있게 된다.
예시적인 실시예들에 따른 발광 소자 패키지는 다양한 조명 장치에 사용될 수 있다. 예를 들면, 상기 발광 소자 패키지들은 모듈 기판 상에 어레이 형태로 배열되어 조명 장치의 발광 모듈을 구성할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11: 발광 소자 패키지 100: 금속 기판
110a: 제1 하부 전극부 110b: 제1 상부 전극부
110c: 제1 접합 영역 110d: 제3 접합 영역
112a: 제2 하부 전극부 112b: 제2 상부 전극부
112c: 제2 접합 영역 112d: 제4 접합 영역
120: 제1 홈 121: 제1 가장자리 홈
122: 절연 지지 부재 130: 제2 홈
131: 제2 가장자리 홈 132: 제2 절연 지지 부재
140: 제1 리세스 150: 도금층
200: 발광 소자 210a: 제1 전극
210b: 제2 전극 220: 접속 부재
250: 다이오드 252: 본딩 와이어
300: 투명 필름 310: 접착 필름
400: 밀봉 부재

Claims (10)

  1. 슬릿에 의해 서로 분리된 제1 및 제2 전극부들, 및 상기 슬릿의 하부를 채우고 상기 제1 및 제2 전극부들 각각의 측면 하부를 커버하는 절연 지지 부재를 포함하는 실장 기판;
    상기 실장 기판의 상기 제1 및 제2 전극부들 상에 실장되는 발광 소자; 및
    상기 실장 기판 상에서 상기 발광 소자를 커버하는 밀봉 부재를 포함하는 발광 소자 패키지.
  2. 제 1 항에 있어서, 상기 제1 전극부는 제1 하부 전극부 및 제1 상부 전극부를 포함하고, 상기 제2 전극부는 제2 하부 전극부 및 제2 상부 전극부를 포함하고, 상기 제1 및 제2 하부 전극부들의 측면들은 상기 절연 지지 부재에 의해 커버되는 발광 소자 패키지.
  3. 제 2 항에 있어서, 상기 절연 지지 부재는 상기 제1 상부 전극부 및 상기 제2 상부 전극부를 노출시키는 발광 소자 패키지.
  4. 제 2 항에 있어서, 상기 제1 하부 전극부 및 상기 제2 하부 전극부 사이에는 제1 홈이 형성되고, 상기 제1 상부 전극부 및 상기 제2 상부 전극부 사이에는 제2 홈이 형성되고, 상기 제1 홈과 상기 제2 홈은 서로 연통되어 상기 슬릿을 형성하는 발광 소자 패키지.
  5. 제 4 항에 있어서, 상기 절연 지지 부재는 상기 제1 홈을 채우는 발광 소자 패키지.
  6. 제 1 항에 있어서, 상기 슬릿은 서로 다른 방향으로 연장하는 제1 및 제2 연장 슬릿 부분들을 갖는 발광 소자 패키지.
  7. 제 1 항에 있어서, 상기 제1 및 제2 전극부들의 상부면들에는 상기 발광 소자와의 전기적 접속을 위한 접속 부재가 접합되는 영역에 인접하게 리세스들이 각각 형성되는 발광 소자 패지지.
  8. 제 1 항에 있어서, 상기 실장 기판은 상기 슬릿의 상부를 채우는 제2 절연 지지 부재를 더 포함하는 발광 소자 패키지.
  9. 제 1 항에 있어서, 상기 발광 소자의 일면을 커버하는 투명 필름을 더 포함하는 발광 소자 패키지.
  10. 제 1 항에 있어서, 상기 밀봉 부재의 상면 외곽 모서리는 둔각을 갖는 발광 소자 패키지.
KR1020170075824A 2017-06-15 2017-06-15 발광 소자 패키지 및 이의 제조 방법 KR102459651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170075824A KR102459651B1 (ko) 2017-06-15 2017-06-15 발광 소자 패키지 및 이의 제조 방법
US15/841,937 US10699991B2 (en) 2017-06-15 2017-12-14 Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170075824A KR102459651B1 (ko) 2017-06-15 2017-06-15 발광 소자 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180136723A true KR20180136723A (ko) 2018-12-26
KR102459651B1 KR102459651B1 (ko) 2022-10-27

Family

ID=64656655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075824A KR102459651B1 (ko) 2017-06-15 2017-06-15 발광 소자 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10699991B2 (ko)
KR (1) KR102459651B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200093900A (ko) * 2019-01-29 2020-08-06 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
US11088308B2 (en) * 2019-02-25 2021-08-10 Tdk Corporation Junction structure
JP7398036B2 (ja) 2021-06-23 2023-12-14 日亜化学工業株式会社 発光モジュール及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525386B1 (en) * 1998-03-10 2003-02-25 Masimo Corporation Non-protruding optoelectronic lens
US20040108602A1 (en) * 2002-12-06 2004-06-10 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
US20130234181A1 (en) * 2012-03-07 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US20140131848A1 (en) * 2012-11-09 2014-05-15 Amkor Technology, Inc. Land structure for semiconductor package and method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3923817B2 (ja) 2002-02-14 2007-06-06 シチズン電子株式会社 発光ダイオードの製造方法
JP4085917B2 (ja) 2003-07-16 2008-05-14 松下電工株式会社 高熱伝導性発光素子用回路部品及び高放熱モジュール
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
KR101114197B1 (ko) 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
CN102856468B (zh) 2011-06-30 2015-02-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
US8969137B2 (en) * 2012-10-07 2015-03-03 Intersil Americas LLC Solder flow-impeding plug on a lead frame
JP6149487B2 (ja) 2012-11-09 2017-06-21 日亜化学工業株式会社 発光装置の製造方法および発光装置
JP2016066632A (ja) 2013-02-07 2016-04-28 パナソニック株式会社 発光装置
JP2014207349A (ja) 2013-04-15 2014-10-30 パナソニック株式会社 発光装置およびその製造方法
KR101476771B1 (ko) 2013-04-24 2014-12-29 주식회사 씨티랩 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
KR20160036862A (ko) 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
JP6484982B2 (ja) 2014-09-30 2019-03-20 日亜化学工業株式会社 発光装置の製造方法
US9406594B2 (en) * 2014-11-21 2016-08-02 Cree, Inc. Leadframe based light emitter components and related methods
TW201628217A (zh) 2015-01-30 2016-08-01 聯京光電股份有限公司 改良之發光二極體封裝結構與方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525386B1 (en) * 1998-03-10 2003-02-25 Masimo Corporation Non-protruding optoelectronic lens
US20040108602A1 (en) * 2002-12-06 2004-06-10 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
US20130234181A1 (en) * 2012-03-07 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US20140131848A1 (en) * 2012-11-09 2014-05-15 Amkor Technology, Inc. Land structure for semiconductor package and method therefor

Also Published As

Publication number Publication date
US10699991B2 (en) 2020-06-30
KR102459651B1 (ko) 2022-10-27
US20180366615A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US6936855B1 (en) Bendable high flux LED array
US7732829B2 (en) Optoelectronic device submount
JP6892261B2 (ja) Ｌｅｄパッケージ
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2010530632A (ja) 金属ベースの光素子パッケージモジュールおよびその製造方法
JP2012151431A (ja) パッケージキャリアおよびその製造方法
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
US7535098B2 (en) Structure of substrate
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2015115432A (ja) 半導体装置
EP2472616A2 (en) Light-emitting device package and method of manufacturing the same
US9543279B2 (en) Method of manufacturing a single light-emitting structure
US11670668B2 (en) Light-emitting device
US11133443B2 (en) Light emitting device package and method of manufacturing light emitting device package
JP7283938B2 (ja) 半導体発光装置
KR101762597B1 (ko) 반도체 발광소자용 기판
US7605475B2 (en) Semiconductor device
JP5912471B2 (ja) 半導体デバイス
KR101443121B1 (ko) 발광소자 패키지 및 그 제조방법
JP6543391B2 (ja) 半導体装置
JP7189994B2 (ja) 半導体装置およびその製造方法
KR20170037907A (ko) 발광 장치
KR101051489B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR20160059451A (ko) 패키지 구조체 및 그 제조 방법, 및 캐리어
TWI542031B (zh) 光學封裝及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant