JP7283938B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP7283938B2
JP7283938B2 JP2019060989A JP2019060989A JP7283938B2 JP 7283938 B2 JP7283938 B2 JP 7283938B2 JP 2019060989 A JP2019060989 A JP 2019060989A JP 2019060989 A JP2019060989 A JP 2019060989A JP 7283938 B2 JP7283938 B2 JP 7283938B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor light
light emitting
emitting device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019060989A
Other languages
English (en)
Other versions
JP2020161697A (ja
Inventor
智一郎 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019060989A priority Critical patent/JP7283938B2/ja
Priority to US16/807,361 priority patent/US11011686B2/en
Publication of JP2020161697A publication Critical patent/JP2020161697A/ja
Priority to US17/230,379 priority patent/US11532773B2/en
Application granted granted Critical
Publication of JP7283938B2 publication Critical patent/JP7283938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体発光装置に関する。
従来、所望の光を発するＬＥＤチップを搭載したＬＥＤモジュールが知られている（例えば、特許文献１参照）。同文献に開示されたＬＥＤモジュールは、実装される回路基板と平行に光を出射する、所謂サイドビュー形のＬＥＤモジュールである。このようなＬＥＤモジュールは、基板のダイパッドに搭載されたＬＥＤチップと、ＬＥＤチップと基板のパッドとを接続するワイヤと、ＬＥＤチップ及びワイヤを封止する封止樹脂とを備えている。ダイパッドとパッドはそれぞれＬＥＤモジュールを回路基板に実装するための電極に接続されている。
特開２０１２－１６９３２６号公報
近年における電子機器のさらなる小型化の要求により、ＬＥＤパッケージにもさらなる小型化が求められる。しかしながら、小型化によって、基板の電極とＬＥＤチップを封止する封止樹脂とが近くなると、ＬＥＤモジュールを回路基板に実装するはんだが電極と封止樹脂との間から内部に侵入する虞がある。このように侵入したはんだによって、ＬＥＤチップやワイヤがパッドから剥離する等の不具合が生じる。
本開示の目的は、はんだの侵入による不具合の発生を抑制できる半導体発光装置を提供することにある。
本開示の一態様である半導体発光装置は、厚さ方向において互いに反対側を向く主面及び裏面と、厚さ方向と直交する第１方向において互いに反対側を向く第１側面及び第２側面と、前記厚さ方向及び前記第１方向と直交する第２方向において互いに反対側を向く実装面及び上面と、を有し、前記主面は、前記実装面の側の第１辺と、前記第１側面の側の第２辺と、前記第２側面の側の第３辺と、前記上面の側の第４辺とを有する、基板と、前記主面に配置され、前記主面の前記第１辺及び前記第２辺の双方に接する第１基部と、前記第１基部につながるダイパッドとを有する第１主面電極と、前記主面に配置され、前記主面の前記第１辺及び前記第３辺の双方に接する第２基部と、前記第２基部につながるワイヤパッドとを有する第２主面電極と、電極パッドを有し、前記ダイパッドに搭載された半導体発光素子と、前記電極パッドと前記ワイヤパッドとを接続するワイヤと、前記第１基部と前記ダイパッドとの間の部分を覆うとともに、両端部が前記主面と接する第１絶縁膜と、前記第２基部と前記ワイヤパッドとの間の部分を覆うとともに、両端部が前記主面と接する第２絶縁膜と、透光性を有し、前記主面、前記第１主面電極、前記第２主面電極、前記半導体発光素子、前記ワイヤ、前記第１絶縁膜、及び前記第２絶縁膜を覆う封止樹脂と、を備え、前記第１絶縁膜は、前記実装面の側から視て前記第１基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第１側面の側から視て前記第１基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものであり、前記第２絶縁膜は、前記実装面の側から視て前記第２基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第２側面の側から視て前記第２基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものである。
この構成によれば、第１基部とつながる第１貫通電極に付着したはんだ０は、第１基部と第１絶縁膜との間に浸入し難い。したがって、第１主面電極と第１絶縁膜との間から半導体発光装置の内部へのはんだの浸入が抑制されるため、ダイパッドから半導体発光素子が離れる不具合の発生を抑制できる。第１絶縁膜と同様に、第２主面電極と第２絶縁膜との間から半導体発光装置の内部へのはんだの浸入が抑制されるため、ワイヤパッドからワイヤが離れる不具合の発生が抑制される。
本開示の一形態によれば、はんだの侵入による不具合の発生を抑制できる半導体発光装置を提供できる。
第一実施形態の半導体発光装置の正面右上から視た斜視図。 第一実施形態の半導体発光装置の裏面左上から視た斜視図。 第一実施形態の半導体発光装置の正面図。 第一実施形態の半導体発光装置の裏面図。 第一実施形態の半導体発光装置の上面図。 第一実施形態の半導体発光装置の底面図。 第一実施形態の半導体発光装置の右側面図。 第一実施形態の半導体発光装置の左側面図。 図１の９－９線断面図。 第一実施形態の半導体発光装置の実装状態を示す斜視図。 第一実施形態の半導体発光装置の実装状態を示す右側面図。 第一実施形態の半導体発光装置の変更例を示す裏面図。 図１２の変更例の半導体発光装置の右側面図。 第一実施形態の半導体発光装置の変更例を示す裏面図。 図１４の変更例の半導体発光装置の右側面図。 第二実施形態の半導体発光装置を正面右上から視た斜視図。 第二実施形態の半導体発光装置の正面図。 第二実施形態の半導体発光装置の裏面図。 第二実施形態の半導体発光装置の上面図。 第二実施形態の半導体発光装置の底面図。 第二実施形態の半導体発光装置の右側面図。 第二実施形態の半導体発光装置の左側面図。 第二実施形態の半導体発光装置の実装状態を示す斜視図。 第二実施形態の半導体発光装置の実装状態を示す右側面図。 第三実施形態の半導体発光装置の正面右上から視た斜視図。 第三実施形態の半導体発光装置の正面図。 第四実施形態の半導体発光装置の正面右上から視た斜視図。 第四実施形態の半導体発光装置の正面図。 第四実施形態の半導体発光装置の断面図。 第五実施形態の半導体発光装置の正面右上から視た斜視図。 第五実施形態の半導体発光装置の正面図。 第六実施形態の半導体発光装置の正面右上から視た斜視図。 第六実施形態の半導体発光装置の裏面左上から視た斜視図。 第六実施形態の半導体発光装置の正面図。 第六実施形態の半導体発光装置の裏面図。 第六実施形態の半導体発光装置の上面図。 第六実施形態の半導体発光装置の底面図。 第六実施形態の半導体発光装置の右側面図。 第六実施形態の半導体発光装置の左側面図。 図３４の４０－４０線断面図。 第六実施形態の変更例の半導体発光装置の裏面図。
以下、半導体発光装置の実施形態について図面を参照して説明する。
以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
本明細書において、「部材Ａが部材Ｂと接続された状態」とは、部材Ａと部材Ｂとが物理的に直接的に接続される場合、並びに、部材Ａ及び部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。
本明細書における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
（第一実施形態）
以下、第一実施形態の半導体発光装置を図１から図１１に従って説明する。
図１から図９に示すように、半導体発光装置Ａ１０は、基板１０、主面電極２０、裏面電極３０、貫通電極４０、主面絶縁膜５０、裏面絶縁膜６０、半導体発光素子７０、ワイヤ８１、封止樹脂９０を備える。なお、図１、図５～図８においては、理解の便宜上、封止樹脂を二点鎖線で示している。また、図３においては、理解の便宜上、封止樹脂を省略し、主面絶縁膜を二点鎖線で示している。
この半導体発光装置Ａ１０は、図１０、図１１に示す回路基板Ｐ１０に実装される。半導体発光装置Ａ１０は、実装された回路基板Ｐ１０の上面Ｐ１１と平行な方向（図１１の左方向）を光軸とするサイドビュー形の半導体発光装置である。
図１、図２及び図３に示すように、半導体発光装置Ａ１０の基板の厚さ方向Ｚから視て、半導体発光装置Ａ１０の形状は矩形状である。
ここで、説明の便宜上、半導体発光装置Ａ１０の基板１０の厚さ方向Ｚに対して直交する半導体発光装置Ａ１０の長辺方向を第１方向Ｘとし、厚さ方向Ｚ及び第１方向Ｘの双方に対して直交する半導体発光装置Ａ１０の短辺方向を第２方向Ｙとする。
基板１０は、半導体発光素子７０を搭載し、かつ半導体発光装置Ａ１０を回路基板Ｐ１０に実装するための部材である。基板１０は、電気絶縁性を有する材料から構成される。当該材料として、例えばガラスエポキシ樹脂が挙げられる。
基板１０は、第１方向Ｘに長い矩形状である。
基板１０は、主面１１、裏面１２、底面１３、上面１４、第１側面１５及び第２側面１６を有する。主面１１及び裏面１２は、厚さ方向Ｚに互いに反対側を向く。底面１３及び上面１４は、第２方向Ｙに互いに反対側を向く。第１側面１５及び第２側面１６は、第１方向Ｘに互いに反対側を向く。
図３に示すように、主面１１は、第１辺１１１、第２辺１１２、第３辺１１３、及び第４辺１１４を有する。第１辺１１１及び第４辺１１４は、第１方向Ｘに沿って延出し、かつ第２方向Ｙにおいて互いに離れた辺である。第２辺１１２及び第３辺１１３は、第２方向Ｙに沿って延出し、かつ第１方向Ｘにおいて互い離れた辺である。第１方向Ｘにおいて、第３辺１１３は第２辺とは反対側に位置する。第４辺１１４の一端は第２辺１１２に交差し、第４辺１１４の他端は第３辺１１３に交差する。
図３及び図４に示すように、基板１０は、第１貫通溝１７１及び第２貫通溝１７２を有している。
図３に示すように、第１貫通溝１７１は、第１側面１５及び底面１３から窪む部分である。第１貫通溝１７１は、主面１１の第１辺１１１と第２辺１１２とにつながる。図８に示すように、第１貫通溝１７１は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第１貫通溝１７１の厚さ方向Ｚに垂直な断面は、四半円形状である。第１貫通溝１７１には、第１貫通電極４１が配置されている。
図３に示すように、第２貫通溝１７２は、第２側面１６及び底面１３から窪む部分である。第２貫通溝１７２は、主面１１の第１辺１１１と第３辺１１３とにつながる。図７に示すように、第２貫通溝１７２は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第２貫通溝１７２の厚さ方向Ｚに垂直な断面は、四半円形状である。第２貫通溝１７２には、第２貫通電極４２が配置されている。
図１、図３に示すように、主面電極２０は、基板１０の主面１１に配置されている。
主面電極２０は、主面電極２０に搭載される半導体発光素子７０を図１０、図１１に示す回路基板Ｐ１０に電気的に接続するための導電部材である。
主面電極２０は、第１主面電極２１と第２主面電極２２とを有する。
第１主面電極２１は、第１基部２１１、ダイパッド２１２、接続部２１３を有している。第１基部２１１は、基板１０の主面１１において、基板１０の底面１３の側の第１辺１１１と、基板１０の第１側面１５の側の第２辺１１２の双方に接する部分である。本実施形態において、第１基部２１１は、中心角が９０°の環状（四半環状）をなしている。第１基部２１１の内縁は、主面１１の第１辺１１１と第２辺１１２とにつながる第１貫通溝１７１に交差している。
ダイパッド２１２は、四角形状である。ダイパッド２１２には半導体発光素子７０が搭載される。ダイパッド２１２は、接続部２１３を介して第１基部２１１と接続されている。接続部２１３は、第１基部２１１から基板１０の短手方向、つまり第２方向Ｙに沿って延びている。接続部２１３は、基板１０の主面１１の第４辺１１４と接する。図５に示すように、接続部２１３の端面２１３ａは、基板１０の上面１４の側において、封止樹脂９０から露出している。
第２主面電極２２は、第２基部２２１、ワイヤパッド２２２、接続部２２３を有している。第２基部２２１は、基板１０の主面１１において、基板１０の底面１３の側の第１辺１１１と、基板１０の第２側面１６の側の第３辺１１３の双方に接する部分である。本実施形態において、第２基部２２１は、中心角が９０°の環状（四半環状）をなしている。第２基部２２１の内縁は、主面１１の第１辺１１１と第３辺１１３とにつながる第２貫通溝１７２に交差している。
ワイヤパッド２２２は、四角形状である。ワイヤパッド２２２には半導体発光素子７０の電極と繋がるワイヤ８１が接続される。本実施形態において、ワイヤパッド２２２は、基板１０の主面１１の第４辺１１４と接する。図５に示すように、ワイヤパッド２２２の端面２２２ａは、基板１０の上面１４の側において、封止樹脂９０から露出している。ワイヤパッド２２２は、接続部２２３を介して第２基部２２１と接続されている。接続部２２３は、第２基部２２１から基板１０の短手方向、つまり第２方向Ｙに沿って延びている。接続部２２３における第１方向Ｘの幅は、ワイヤパッド２２２における第１方向Ｘの幅よりも狭い。
図２、図４に示すように、裏面電極３０は、基板１０の裏面１２に配置されている。裏面電極３０は、第１裏面電極３１と第２裏面電極３２を有する。第１裏面電極３１と第２裏面電極３２は、第１方向Ｘにおいて離れて配置されている。第１裏面電極３１は、基板１０の裏面１２において、基板１０の第１側面１５の側に配置され、第２裏面電極３２は、基板１０の裏面１２において、基板１０の第２側面１６の側に配置されている。
図４に示すように、第１裏面電極３１は、基板１０の裏面１２において、第１辺１２１と第２辺１２２とに接する。第１裏面電極３１の縁の一部は、第１貫通溝１７１に交差している。第２裏面電極３２は、基板１０の裏面１２において、第１辺１２１と第３辺１２３とに接する。第２裏面電極３２の縁の一部は、第２貫通溝１７２に交差している。第１裏面電極３１及び第２裏面電極３２は、基板１０の裏面１２において基板１０の上面１４の側の第４辺１２４まで
図３および図４に示すように、第１貫通電極４１は、第１貫通溝１７１の内壁に沿って配置されている。図８に示すように、第１貫通電極４１は、基板１０の主面１１まで延び、主面１１の第１主面電極２１と接する。また、第１貫通電極４１は、基板１０の裏面１２まで延び、裏面１２の第１裏面電極３１と接する。したがって、第１貫通電極４１は、第１主面電極２１と第１裏面電極３１とを電気的に接続する。
図３および図４に示すように、第２貫通電極４２は、第２貫通溝１７２の内壁に沿って配置されている。図７に示すように、第２貫通電極４２は、基板１０の主面１１まで延び、主面１１の第２主面電極２２と接する。また、第２貫通電極４２は、基板１０の裏面１２まで延び、裏面１２の第２裏面電極３２と接する。したがって、第２貫通電極４２は、第２主面電極２２と第２裏面電極３２とを電気的に接続する。
図３に示すように、主面絶縁膜５０は、基板１０の主面１１において、主面電極２０の一部を覆う部材である。
主面絶縁膜５０は、第１主面電極２１の一部を覆う第１絶縁膜５１と、第２主面電極２２の一部を覆う第２絶縁膜５２とを有する。主面絶縁膜５０は、絶縁性を有する樹脂材料からなる。主面絶縁膜５０は、レジスト層であり、ソルダーレジスト層と称される。主面絶縁膜５０は、例えばフィルム状のレジストを圧着して貼り付け、硬化することで、基板１０の主面１１に形成される。なお、主面絶縁膜５０は、液体レジストを用いて形成してもよい。
第１絶縁膜５１は、第１主面電極２１の第１基部２１１の表面全体と、接続部２１３の表面の一部を覆う。さらに、第１絶縁膜５１は、基板１０の主面１１の第２辺１１２と接するとともに、基板１０の主面１１の第１辺１１１と接する。従って、第１絶縁膜５１は、基板１０の主面１１の第１辺１１１と第２辺１１２とに接する第１基部２１１を有する第１主面電極２１に対して、第１主面電極２１を跨いで両端部５１１，５１２が基板１０の主面１１と接する。
また、本実施形態の第１絶縁膜５１は、図８に示すように、第１貫通溝１７１に入り込む樹脂部分５１３を有している。この樹脂部分５１３は、第１主面電極２１の第１基部２１１と第１貫通電極４１とが接続する部分を覆う。
図３に示すように、第２絶縁膜５２は、第２主面電極２２の第２基部２２１の表面全体と、接続部２２３の表面の一部を覆う。さらに、第２絶縁膜５２は、基板１０の主面１１の第３辺１１３と接するとともに、基板１０の主面１１の第１辺１１１と接する。従って、第２絶縁膜５２は、基板１０の主面１１の第１辺１１１と第３辺１１３とに接する第２基部２２１を有する第２主面電極２２に対して、第２主面電極２２を跨いで両端部５２１，５２２が基板１０の主面１１と接する。
また、本実施形態の第２絶縁膜５２は、図７に示すように、第２貫通溝１７２に入り込む樹脂部分５２３を有している。この樹脂部分５２３は、第２主面電極２２の第２基部２２１と第２貫通電極４２とが接続する部分を覆う。
裏面絶縁膜６０は、基板１０の裏面１２に配置されている。裏面絶縁膜６０は、絶縁性を有する樹脂材料からなる。裏面絶縁膜６０は、レジスト層である。裏面絶縁膜６０は、半導体発光装置Ａ１０の接続方向を判断する目印として機能する。裏面絶縁膜６０は、第１方向Ｘにおける裏面１２の中央付近であり、第１裏面電極３１と第２裏面電極３２との間に配置されている。裏面絶縁膜６０は、厚さ方向Ｚから視て、第２裏面電極３２の側が第１方向Ｘに突出する凸状をなす。このような形状の裏面絶縁膜６０は、半導体発光装置Ａ１０の接続方向を判断する目印として機能する。裏面絶縁膜６０は、基板１０の裏面１２に貼付したフィルム状のレジストを硬化して形成される。なお、裏面絶縁膜６０は、液体レジストを用いて形成してもよい。
半導体発光素子７０は、例えば発光ダイオード（ＬＥＤ）素子である。なお、半導体発光素子７０は、ＬＤ、等の発光素子が用いられてもよい。図３に示すように、半導体発光素子７０は、略直方体形状である。半導体発光素子７０は、厚さ方向Ｚにおいて互いに反対側を向く主面７１及び裏面７２を有する。主面７１は基板１０の主面１１と同じ方向を向く面であり、裏面７２は、ダイパッド２１２と対向する面である。半導体発光素子７０は、主面７１の電極パッド７１１と裏面７２の電極とを有している。
図９に示すように、半導体発光素子７０は、接合部材８５により、ダイパッド２１２に搭載されている。接合部材８５は、たとえば銀（Ａｇ）を含むエポキシ樹脂を取材とした合成樹脂（いわゆるＡｇペースト）から構成され、導電性を有する。半導体発光素子７０の裏面７２の電極パッドは、接合部材８５を介してダイパッド２１２と電気的に接続される。半導体発光素子７０の主面７１の電極パッド７１１にはワイヤ８１の一端が接続され、ワイヤ８１の他端はワイヤパッド２２２に接続されている。
図１に示すように、封止樹脂９０は、基板１０の主面１１、半導体発光素子７０、主面電極、主面絶縁膜５０、及びワイヤ８１を覆っている。封止樹脂９０は、厚さ方向Ｚから視て、第１方向Ｘに長い矩形状を成している。封止樹脂９０は、厚さ方向Ｚを向く主面９１、第１方向Ｘに互いに反対側を向く第１側面９５及び第２側面９６、第２方向Ｙに互いに反対側を向く底面９３及び上面９４を有している。本実施形態において、封止樹脂９０の主面９１は、基板１０の主面１１と同じ方向を向く。封止樹脂９０の底面９３は、基板１０の底面１３と面一である。封止樹脂９０の第１側面９５は、基板１０の第１側面１５と面一であり、封止樹脂９０の第２側面９６は、基板１０の第２側面１６と面一である。そして、封止樹脂９０の上面９４は、基板１０の上面１４と面一である。
封止樹脂９０は、透光性を有する樹脂材料からなる。このような樹脂材料として、透明あるいは半透明の、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリビニル系樹脂、等が挙げられる。なお、封止樹脂９０は、半導体発光素子７０からの光を拡散する拡散材、半導体発光素子７０からの光によって励起されることにより異なる波長の光を発する蛍光体を含むものであってもよい。
例えば、封止樹脂９０は、基板１０の個片化によって成形される。基板１０は、複数の主面電極を形成した母基板を個片化して形成される。その母基板の主面に枠を固定し、その枠内に上記の樹脂材料を注入する。樹脂材料の硬化後に、母基板とともに樹脂材料を個片化することにより、基板１０及び封止樹脂９０が得られる。
図９に示すように、主面電極２０は、基板１０の主面１１に接する第１金属層２０１と、第１金属層２０１を部分的に被覆する第２金属層２０２とを有する。第１金属層２０１の構成材料は、例えば銅（Ｃｕ）であり、第２金属層２０２の構成材料は、例えばニッケル（Ｎｉ）、パラジウム（Ｐｄ）である。なお、第１金属層２０１の表面は、例えばエッチング等により粗化してもよい。粗化によって、第１金属層２０１の表面に対して、第２金属層２０２や上述の第１絶縁膜５１、第２絶縁膜５２が密着し易くなる。
裏面電極３０は、基板１０の裏面１２に接する第１金属層３０１と、第１金属層３０１を被覆する第２金属層３０２とを有する。第１金属層３０１及び第２金属層３０２の構成材料は、主面電極２０の第１金属層２０１及び第２金属層２０２と同様である。
ここで、半導体発光装置Ａ１０の製造工程の概略を説明する。
先ず、複数の基板１０を形成可能である基材材料を用意する。基材材料としては、両面に銅箔が設けられた両面積層基板を用いることができる。基材材料の両面の銅箔をエッチング等によりパターニングして、主面電極２０の第１金属層２０１と裏面電極３０の第１金属層３０１を形成する。基材材料に例えばドリルにより貫通孔を形成する。この貫通孔は、上記の第１貫通溝１７１及び第２貫通溝１７２となるものである。このとき、貫通孔は、主面電極２０と裏面電極３０となる銅箔を貫通する。例えば電解めっきにより、貫通孔の内面に貫通電極４０を形成する。そして、主面電極２０を覆う主面絶縁膜５０と、裏面電極３０の間の裏面絶縁膜６０とを形成する。
次に、例えば電解めっきによって、主面電極２０の第１金属層２０１の表面の第２金属層２０２と、裏面電極３０の第１金属層３０１の表面の第２金属層３０２とを形成する。第２金属層２０２は、主面絶縁膜５０に覆われていない第１金属層２０１の表面に形成される。次に、各主面電極２０に半導体発光素子７０を搭載し、ワイヤ８１を接続する。その基材材料の主面に封止樹脂９０を形成する。
次に、ダイシングブレード等を用いて、上記の貫通孔を分割するように基材材料、封止樹脂等を切断して個片化する。個片化した半導体発光装置Ａ１０を得る。個片化した半導体発光装置Ａ１０に例えばバレルメッキによって、露出する端面に第２金属層２０２を形成する。このため、図９に示すように、主面電極２０において、第２金属層２０２は、基板１０の第１側面１５及び第２側面１６と封止樹脂９０の第１側面９５及び第２側面９６より突出する。同様に、裏面電極３０において、第２金属層３０２は基板１０の第１側面１５及び第２側面１６よりも突出する。なお、図示しないが、図３に示す主面電極２０の接続部２２３及びワイヤパッド２２２についても、基板１０の上面１４よりも突出する第２金属層が形成される。
（作用）
図１０、図１１に示すように、半導体発光装置Ａ１０は、回路基板Ｐ１０に実装される。回路基板Ｐ１０は、上面に実装のためのランドＰ１２を有している。半導体発光装置Ａ１０は、はんだＰ２０によりランドＰ１２に接続される。このとき、図３及び図４に示すように、半導体発光素子７０の基板１０において窪む第１貫通溝１７１及び第２貫通溝１７２に配置された第１貫通電極４１及び第２貫通電極４２に、図１０、図１１に示すはんだＰ２０が入り込みそのはんだＰ２０によって回路基板Ｐ１０のランドＰ１２に対して、半導体発光装置Ａ１０が実装される。
半導体発光装置Ａ１０は、基板１０の主面１１に配置された主面電極２０を覆う主面絶縁膜５０を有している。この主面絶縁膜５０は、図１、図３に示すように、第１主面電極２１、第２主面電極２２において、第１基部２１１、第２基部２２１を覆う第１絶縁膜５１、第２絶縁膜５２を有している。
第１絶縁膜５１は、第１主面電極２１において、第１基部２１１とダイパッド２１２との間を覆うとともに、両端が基板１０の主面１１と接する部分を有している。したがって、第１基部２１１とつながる第１貫通電極４１に付着したはんだＰ２０（図１０、図１１参照）は、第１基部２１１と第１絶縁膜５１との間に浸入し難い。したがって、第１主面電極２１と第１絶縁膜５１との間から半導体発光装置Ａ１０の内部へのはんだＰ２０の浸入が抑制されるため、ダイパッド２１２から半導体発光素子７０が離れる不具合の発生が抑制される。
第２絶縁膜５２は、第２主面電極２２において、第２基部２２１とワイヤパッド２２２との間を覆うとともに、両端が基板１０の主面１１と接する部分を有している。したがって、第１絶縁膜５１と同様に、第２主面電極２２と第２絶縁膜５２との間から半導体発光装置Ａ１０の内部へのはんだＰ２０の浸入が抑制されるため、ワイヤパッド２２２からワイヤ８１が離れる不具合の発生が抑制される。
また、半導体発光装置Ａ１０は、基板１０の裏面１２に裏面電極３０を備える。図１１に示すように、この裏面電極３０に対してはんだＰ２０がフィレットＰ２１を形成するため、そのフィレットＰ２１により、回路基板Ｐ１０に対する半導体発光装置Ａ１０の実装を確認できる。また、フィレットＰ２１により回路基板Ｐ１０に対する実装強度をより高めることができる。
封止樹脂９０は、基板１０の主面１１、主面電極２０、主面絶縁膜５０、半導体発光素子７０、ワイヤ８１を覆う。封止樹脂９０は、主面絶縁膜５０との付着性がよい。したがって、主面絶縁膜５０を設けないものと比べ、封止樹脂９０の剥離が抑制される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体発光装置Ａ１０は、基板１０の主面１１に配置された主面電極２０を覆う主面絶縁膜５０を有している。この主面絶縁膜５０は、第１主面電極２１、第２主面電極２２において、第１基部２１１、第２基部２２１を覆う第１絶縁膜５１、第２絶縁膜５２を有している。第１絶縁膜５１は、第１主面電極２１において、第１基部２１１とダイパッド２１２との間を覆うとともに、両端が基板１０の主面１１と接する部分を有している。したがって、第１基部２１１とつながる第１貫通電極４１に付着したはんだＰ２０は、第１基部２１１と第１絶縁膜５１との間に浸入し難い。したがって、第１主面電極２１と第１絶縁膜５１との間から半導体発光装置Ａ１０の内部へのはんだＰ２０の浸入が抑制されるため、ダイパッド２１２から半導体発光素子７０が離れる不具合の発生を抑制できる。
（２）第２絶縁膜５２は、第２主面電極２２において、第２基部２２１とワイヤパッド２２２との間を覆うとともに、両端が基板１０の主面１１と接する部分を有している。したがって、第１絶縁膜５１と同様に、第２主面電極２２と第２絶縁膜５２との間から半導体発光装置Ａ１０の内部へのはんだＰ２０の浸入が抑制されるため、ワイヤパッド２２２からワイヤ８１が離れる不具合の発生が抑制される。
（３）封止樹脂９０は、基板１０の主面１１、主面電極２０、主面絶縁膜５０、半導体発光素子７０、ワイヤ８１を覆う。封止樹脂９０は、主面絶縁膜５０との付着性がよい。したがって、主面絶縁膜５０を設けないものと比べ、封止樹脂９０の剥離が抑制される。
（第一実施形態の変更例）
図１２、図１３に示すように、半導体発光装置Ａ１１において、裏面電極３０を構成する第１裏面電極３１及び第２裏面電極３２の第２方向Ｙの高さが、基板１０の第２方向Ｙの高さの約３／４である。このような半導体発光装置Ａ１１としても、図１０、図１１に示す回路基板Ｐ１０に対して十分な強度で実装できる。
図１４、図１５に示すように、半導体発光装置Ａ１２は、第１裏面電極３１及び第２裏面電極３２の第２方向Ｙの高さが、基板１０の第２方向Ｙの高さの約１／２である。このような半導体発光装置Ａ１２としても、図１０、図１１に示す回路基板Ｐ１０に対して十分な強度で実装できる。
図１２から図１５に示すように、第１裏面電極３１、第２裏面電極３２の高さが小さくなると、それに付着するはんだＰ２０（図１０、図１１参照）の量が少なくなり、フィレットＰ２１を小さくできる。このように小さなフィレットＰ２１でも、回路基板Ｐ１０に対する半導体発光装置Ａ１１，Ａ１２の実装を確認できる。また、フィレットＰ２１を小さくすることにより、より小さな面積のランドＰ１２（図１１参照）により、半導体発光装置Ａ１１，Ａ１２を実装できる。
（第二実施形態）
以下、第二実施形態の半導体発光装置を図１６から図２４に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。
図１６、図１９においては、理解の便宜上、封止樹脂を二点鎖線で示している。また、図１７においては、理解の便宜上、封止樹脂を省略し、主面絶縁膜を二点鎖線で示している。
本実施形態の半導体発光装置Ａ２０は、主面電極２０及び主面絶縁膜５０の形状が、上述の第一実施形態と異なっている。
図１７に示すように、主面電極２０は、第１主面電極２１と第２主面電極２２とを備えている。
第１主面電極２１は、第１基部２１１、ダイパッド２１２、接続部２１３を有している。本実施形態の第１基部２１１は、中心角が９０°の扇状（四半円状）をなしている。つまり、本実施形態の第１基部２１１は、第１貫通溝１７１に突出する角部２１１ａを有している。
第２主面電極２２は、第２基部２２１、ワイヤパッド２２２、接続部２２３を有している。本実施形態の第２基部２２１は、中心角が９０°の扇状（四半円状）をなしている。つまり、本実施形態の第２基部２２１は、第２貫通溝１７２に突出する角部２２１ａを有している。
主面絶縁膜５０は、第１絶縁膜５１と第２絶縁膜５２とを有する。
第１絶縁膜５１は、第１基部２１１の表面と接続部２１３の表面とを覆う。また、第１絶縁膜５１は、基板１０の主面１１において、第１辺１１１と第２辺１１２とに接するように、主面１１と接する。そして、本実施形態の第１絶縁膜５１は、第１基部２１１の角部２１１ａを覆い、第１貫通溝１７１には入り込んでいない。したがって、本実施形態では、第１貫通電極４１の内側面全体が露出している。
第２絶縁膜５２は、第２基部２２１の表面と接続部２２３の表面とを覆う。また、第２絶縁膜５２は、基板１０の主面１１において、第１辺１１１と第３辺１１３とに接するように、主面１１と接する。そして、本実施形態の第２絶縁膜５２は、第２基部２２１の角部２２１ａを覆い、第２貫通溝１７２には入り込んでいない。したがって、本実施形態では、第２貫通電極４２の内側面全体が露出している。
図２３、図２４は、本実施形態の半導体発光装置Ａ２０の実装状態を示す。この半導体発光装置Ａ２０では、基板１０の第２側面１６において、基板１０の厚さ方向Ｚにおいて、基板１０を貫通する第２貫通電極４２の壁面全体にはんだＰ２０が付着する。そして、第２貫通電極４２と接続された第２主面電極２２の第２基部２２１と、同第２貫通電極４２に接続された第２裏面電極３２とに、はんだＰ２０が付着する。図は省略されているが、基板１０の第１側面１５の側でも同様である。したがって、基板１０の主面１１の側のはんだＰ２０の付着量が多くなり、半導体発光装置Ａ２０を安定して固定することができる。そして、半導体発光装置Ａ２０を固定する治具等を用いることなく、光軸を回路基板Ｐ１０と平行となるように、その回路基板Ｐ１０に半導体発光装置Ａ２０を実装できる。
この実施形態の半導体発光装置Ａ２０についても、上記実施形態と同様に、はんだの侵入による不具合の発生を抑制できる。
（第三実施形態）
以下、第三実施形態の半導体発光装置を図２５、図２６に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。
図２５においては、理解の便宜上、封止樹脂を二点鎖線で示している。図２６においては、理解の便宜上、封止樹脂を省略している。
本実施形態の半導体発光装置Ａ３０は、主面絶縁膜５０の形状が、上述の第二実施形態と異なっている。
図２５及び図２６に示すように、主面絶縁膜５０は、第１絶縁膜５１と第２絶縁膜５２とを有する。
第１絶縁膜５１は、第１基部２１１の表面と接続部２１３の表面とを覆う。また、第１絶縁膜５１は、基板１０の主面１１において、第１辺１１１及び第２辺１１２と接しておらず、主面１１と接する。第２絶縁膜５２は、接続部２２３のみの表面を覆う。また、第２絶縁膜５２は、基板１０の主面１１において、第１辺１１１と第３辺１１３とに接しておらず、主面１１と接する。
この実施形態では、不具合の発生を抑制するとともに、主面絶縁膜５０を形成する樹脂の使用量を低減できる。
（第四実施形態）
以下、第四実施形態の半導体発光装置を図２７から図２９に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。
図２７においては、理解の便宜上、封止樹脂を二点鎖線で示している。また、図２８においては、理解の便宜上、封止樹脂を省略し、主面絶縁膜を二点鎖線で示している。
図２７、図２８に示すように、本実施形態の半導体発光装置Ａ４０は、半導体発光素子７０、主面電極２０、主面絶縁膜５０、ワイヤ８１，８２が、上述の第三実施形態と異なる。
主面電極２０は、第１主面電極２１と第２主面電極２２とを有する。
本実施形態の第１主面電極２１は、第１基部２１１、ダイパッド２１２、ワイヤパッド２１４、接続部２１３を有している。ワイヤパッド２１４は、接続部２１３よりも基板１０の上面１４の側に設けられている。本実施形態において、ワイヤパッド２２２は、主面１１の第４辺１１４に接している。
本実施形態の半導体発光素子７０は、主面に２つの電極パッド７１１，７１２を有している。ワイヤ８２の一端は電極パッド７１２に接続され、ワイヤ８２の他端は第１主面電極２１のワイヤパッド２１４に接続されている。ワイヤ８１の一端は電極パッド７１１に接続され、ワイヤ８１の他端は第２主面電極２２のワイヤパッド２２２に接続されている。
図２９に示すように、半導体発光素子７０は、接合部材８５により、ダイパッド２１２に搭載されている。この実施形態において、接合部材８５として、放熱性を主として選択された材料を用いることもできる。
主面絶縁膜５０は、第１絶縁膜５１と第２絶縁膜５２とを有している。
本実施形態の第１絶縁膜５１は、ダイパッド２１２及びワイヤパッド２２２と第１基部２１１の間を覆い、第１主面電極２１を横切って両端部５１１，５１２が基板１０の主面１１と接している。
この実施形態の半導体発光装置Ａ４０についても、上記実施形態と同様に、はんだの侵入による不具合の発生を抑制できる。
（第五実施形態）
以下、第五実施形態の半導体発光装置を図３０、図３１に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。
図３０においては、理解の便宜上、封止樹脂を二点鎖線で示している。また、図３１においては、理解の便宜上、封止樹脂を省略している。
本実施形態の半導体発光装置Ａ５０は、主面電極２０の形状が、上述の第一実施形態と異なる。
図３０及び図３１に示すように、本実施形態の主面電極２０は、第１主面電極２１と第２主面電極２２とを有する。第１主面電極２１及び第２主面電極２２は、基板１０の主面１１の第４辺１１４（図３１における上辺）に接していない。詳述すると、第１主面電極２１の接続部２１３は、第１基部２１１から基板１０の短手方向、つまり第２方向Ｙに沿って延びている。本実施形態において、第２方向Ｙにおける接続部２１３の上端はダイパッド２１２の上端と同じに位置しており、基板１０の主面１１の第４辺１１４と接していない。
第２主面電極２２のワイヤパッド２２２において、第２方向Ｙにおけるワイヤパッド２２２の上端は、ダイパッド２１２の上端よりもやや上であり、基板１０の主面１１の第４辺１１４と接していない。
この実施形態の半導体発光装置Ａ５０についても、上記実施形態と同様に、はんだの侵入による不具合の発生を抑制できる。
（第六実施形態）
以下、第六実施形態の半導体発光装置を図３２から図４０に従って説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。
図３２から図３９に示すように、半導体発光装置Ａ６０は、基板１０、主面電極２０、裏面電極３０、貫通電極４０、主面絶縁膜５０、裏面絶縁膜６０、半導体発光素子７０、ワイヤ８１、封止樹脂９０を備える。なお、図３２、図３６～図３９においては、理解の便宜上、封止樹脂を二点鎖線で示している。また、図３４においては、理解の便宜上、封止樹脂を省略し、主面絶縁膜を二点鎖線で示している。
図３２、図３４に示すように、半導体発光装置Ａ６０の基板１０の厚さ方向Ｚから視て、半導体発光装置Ａ６０の形状は矩形状である。
図３４及び図３５に示すように、基板１０は、第１貫通溝１７１、第２貫通溝１７２、第３貫通溝１７３、及び第４貫通溝１７４を有している。
図３４に示すように、第１貫通溝１７１は、第１側面１５及び底面１３から窪む部分である。第１貫通溝１７１は、主面１１の第１辺１１１と第２辺１１２とにつながる。図３６に示すように、第１貫通溝１７１は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第１貫通溝１７１の厚さ方向Ｚに垂直な断面は、四半円形状である。第１貫通溝１７１には、第１貫通電極４１が配置されている。
図３４に示すように、第２貫通溝１７２は、第２側面１６及び底面１３から窪む部分である。第２貫通溝１７２は、主面１１の第１辺１１１と第３辺１１３とにつながる。図３６に示すように、第２貫通溝１７２は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第２貫通溝１７２の厚さ方向Ｚに垂直な断面は、四半円形状である。第２貫通溝１７２には、第２貫通電極４２が配置されている。
図３４に示すように、第３貫通溝１７３は、第１側面１５及び上面１４から窪む部分である。第３貫通溝１７３は、主面１１の第４辺１１４と第２辺１１２とにつながる。図３７に示すように、第３貫通溝１７３は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第３貫通溝１７３の厚さ方向Ｚに垂直な断面は、四半円形状である。第３貫通溝１７３には、第３貫通電極４３が配置されている。
図３４に示すように、第４貫通溝１７４は、第２側面１６及び上面１４から窪む部分である。第４貫通溝１７４は、主面１１の第４辺１１４と第３辺１１３とにつながる。図３７に示すように、第４貫通溝１７４は、基板１０の厚さ方向Ｚにおいて、主面１１及び裏面１２に達する。第４貫通溝１７４の厚さ方向Ｚに垂直な断面は、四半円形状である。第４貫通溝１７４には、第４貫通電極４４が配置されている。
図３４に示すように、主面電極２０は、第１主面電極２１と第２主面電極２２とを有する。
第１主面電極２１は、第１基部２１１、ダイパッド２１２を有している。
第１基部２１１は、基板１０の主面１１において、基板１０の底面１３の側の第１辺１１１と、基板１０の第１側面１５の側の第２辺１１２と、基板１０の上面１４の側の第４辺１１４とに接する部分である。本実施形態において、第１基部２１１は、中心角が９０°の円形状（四半円形状）である２つの切り欠き部を有している。各切り欠き部の内縁は、主面１１の第１辺１１１と第２辺１１２とにつながる第１貫通溝１７１と、主面１１の第２辺１１２と第４辺１１４とにつながる第３貫通溝１７３とにそれぞれ交差している。なお、本実施形態の第１基部２１１は、基板１０の主面１１の第１辺１１１、第２辺１１２、第４辺１１４に接するコ字状の部分である。
第２主面電極２２は、第２基部２２１、ワイヤパッド２２２を有している。
第２基部２２１は、基板１０の主面１１において、基板１０の底面１３の側の第１辺１１１と、基板１０の第２側面１６の側の第３辺１１３と、基板１０の上面１４の側の第４辺１１４とに接する部分である。本実施形態において、第２基部２２１は、中心角が９０°の円形状（四半円形状）である２つの切り欠き部を有している。各切り欠き部の内縁は、主面１１の第１辺１１１と第３辺１１３とにつながる第２貫通溝１７２と、主面１１の第３辺１１３と第４辺１１４とにつながる第４貫通溝１７４とにそれぞれ交差している。なお、本実施形態の第２基部２２１は、基板１０の主面１１の第１辺１１１、第３辺１１３、第４辺１１４に接するコ字状の部分である。
ワイヤパッド２２２は、第２基部２２１において、第１辺１１１に接する部分と第４辺１１４に接する部分との間に配置されている。
半導体発光素子７０は、例えば発光ダイオード（ＬＥＤ）素子である。なお、半導体発光素子７０は、ＬＤ、等の発光素子が用いられてもよい。図３４に示すように、半導体発光素子７０は、厚さ方向Ｚから視て正方形状である。
図３３、図３５に示すように、裏面電極３０は、第１裏面電極３１と第２裏面電極３２を有する。図３５に示すように、第１裏面電極３１は、基板１０の裏面１２において、第１辺１２１と第２辺１２２と第４辺１２４とに接する。第１裏面電極３１の縁の一部は、第１貫通溝１７１、第３貫通溝１７３に交差している。第２裏面電極３２は、基板１０の裏面１２において、第１辺１２１と第３辺１２３と第４辺１２４に接する。第２裏面電極３２の縁の一部は、第２貫通溝１７２、第４貫通溝１７４に交差している。
図３４および図３５に示すように、第１貫通電極４１は、第１貫通溝１７１の内壁に沿って配置されている。第２貫通電極４２は、第２貫通溝１７２の内壁に沿って配置されている。第３貫通電極４３は、第３貫通溝１７３の内壁に沿って配置されている。第４貫通電極４４は、第４貫通溝１７４の内壁に沿って配置されている。
図３７に示すように、第１貫通電極４１は、基板１０の主面１１まで延び、主面１１の第１主面電極２１と接する。また、第１貫通電極４１は、基板１０の裏面１２まで延び、裏面１２の第１裏面電極３１と接する。第２貫通電極４２は、基板１０の主面１１まで延び、主面１１の第２主面電極２２と接する。また、第２貫通電極４２は、基板１０の裏面１２まで延び、裏面１２の第２裏面電極３２と接する。
図３６に示すように、第３貫通電極４３は、基板１０の主面１１まで延び、主面１１の第１主面電極２１と接する。また、第３貫通電極４３は、基板１０の裏面１２まで延び、裏面１２の第１裏面電極３１と接する。第４貫通電極４４は、基板１０の主面１１まで延び、主面１１の第２主面電極２２と接する。また、第４貫通電極４４は、基板１０の裏面１２まで延び、裏面１２の第２裏面電極３２と接する。
図３４に示すように、主面絶縁膜５０は、第１主面電極２１の一部を覆う第１絶縁膜５１と、第２主面電極２２の一部を覆う第２絶縁膜５２とを有する。
第１絶縁膜５１は、第１主面電極２１の第１基部２１１の表面全体を覆うとともに、第１主面電極２１を跨いで第１辺１１１と第４辺１１４とに接する。また、本実施形態の第１絶縁膜５１は、図３９に示すように、第１貫通溝１７１に入り込む樹脂部分５１３と、第３貫通溝１７３に入り込む樹脂部分５１４とを有している。
第２絶縁膜５２は、第２主面電極２２の第２基部２２１の表面全体を覆うとともに、第２主面電極２２を跨いで第１辺１１１と第４辺１１４とに接する。また、本実施形態の第２絶縁膜５２は、図３８に示すように、第２貫通溝１７２に入り込む樹脂部分５２３と、第４貫通溝１７４に入り込む樹脂部分５２４とを有している。
本実施形態の半導体発光装置Ａ６０は、第１絶縁膜５１と第２絶縁膜５２とにより、第１主面電極２１と第２主面電極２２とが覆われている。したがって、上記の各実施形態と同様に、実装に用いられるはんだＰ２０の半導体発光装置Ａ６０の内部への侵入が抑制され、不具合の発生が抑制される。
また、本実施形態の半導体発光装置Ａ６０は、図３４に示す底面１３を回路基板Ｐ１０と対向して実装する、つまり、第１貫通電極４１と第２貫通電極４２を利用して回路基板Ｐ１０に実装することができる。また、本実施形態の半導体発光装置Ａ６０は、図３４に示す上面１４を回路基板Ｐ１０と対向して実装する、つまり、第３貫通電極４３と第４貫通電極４４とを利用して回路基板Ｐ１０に実装することもできる。このため、回路基板において、実装する半導体発光装置Ａ６０が出射する光の方向に対して、パッドの配置の自由度が高くなる、つまり回路基板の設計の自由度が高くなる。
（第六実施形態の変更例）
図４１に示すように、半導体発光装置Ａ６１は、第１貫通電極４１、第２貫通電極４２、第３貫通電極４３、第４貫通電極４４にそれぞれ対応する第１裏面電極３１、第２裏面電極３２、第３裏面電極３３、第４裏面電極３４を有する。このように、第１裏面電極３１から第４裏面電極３４の高さを低くすることにより、はんだＰ２０により回路基板Ｐ１０に実装した際にはんだＰ２０が形成するフィレットＰ２１が小さくなり、半導体発光装置Ａ６１を抑えることなく、半導体発光装置Ａ６１の姿勢を安定して回路基板Ｐ１０に実装できる。
（その他の変更例）
・上記各実施形態及び変更例に対し、複数の半導体発光素子を搭載した半導体発光装置としてもよい。
・上記各実施形態及び変更例に対し、裏面電極が省略されてもよい。
・上記各実施形態及び変更例に対し、裏面絶縁膜が省略されてもよい。
・上記各実施形態並びに各変更例は適宜組み合わせられてもよい。
・本開示に係る半導体発光装置は、上述の実施形態及び各変更例に限定されるものではない。本開示に係る半導体発光装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ１１，Ａ１２，Ａ２０，Ａ３０，Ａ４０，Ａ５０，Ａ６０，Ａ６１…半導体発光装置
１０…基板
１１…主面
１２…裏面
１３…底面
１４…上面
１５…第１側面
１６…第２側面
１７１…第１貫通溝
１７２…第２貫通溝
２０…主面電極
２１…第１主面電極
２１１…第１基部
２１２…ダイパッド
２１３…接続部
２２…第２主面電極
２２１…第２基部
２２２…ワイヤパッド
２２３…接続部
３０…裏面電極
３１…第１裏面電極
３２…第２裏面電極
３３…第３裏面電極
３４…第４裏面電極
４０…貫通電極
４１…第１貫通電極
４２…第２貫通電極
４３…第３貫通電極
４４…第４貫通電極
５０…主面絶縁膜
５１…第１絶縁膜
５１１，５１２…端部
５２…第２絶縁膜
５２１，５２２…端部
６０…裏面絶縁膜
６１…第１裏面絶縁膜
６２…第２裏面絶縁膜
６３…第３裏面絶縁膜
６４…第４裏面絶縁膜
７０…半導体発光素子
７１…主面
７１１，７１２…電極パッド
７２４２…裏面
８１，８２…ワイヤ
９０…封止樹脂
Ｘ…第１方向
Ｙ…第２方向
Ｚ…厚さ方向

Claims (21)

  1. 厚さ方向において互いに反対側を向く主面及び裏面と、厚さ方向と直交する第１方向において互いに反対側を向く第１側面及び第２側面と、前記厚さ方向及び前記第１方向と直交する第２方向において互いに反対側を向く実装面及び上面と、を有し、前記主面は、前記実装面の側の第１辺と、前記第１側面の側の第２辺と、前記第２側面の側の第３辺と、前記上面の側の第４辺とを有する、基板と、
    前記主面に配置され、前記主面の前記第１辺及び前記第２辺の双方に接する第１基部と、前記第１基部につながるダイパッドとを有する第１主面電極と、
    前記主面に配置され、前記主面の前記第１辺及び前記第３辺の双方に接する第２基部と、前記第２基部につながるワイヤパッドとを有する第２主面電極と、
    電極パッドを有し、前記ダイパッドに搭載された半導体発光素子と、
    前記電極パッドと前記ワイヤパッドとを接続するワイヤと、
    前記第１基部と前記ダイパッドとの間の部分を覆うとともに、両端部が前記主面と接する第１絶縁膜と、
    前記第２基部と前記ワイヤパッドとの間の部分を覆うとともに、両端部が前記主面と接する第２絶縁膜と、
    透光性を有し、前記主面、前記第１主面電極、前記第２主面電極、前記半導体発光素子、前記ワイヤ、前記第１絶縁膜、及び前記第２絶縁膜を覆う封止樹脂と、
    を備え、
    前記第１絶縁膜は、前記実装面の側から視て前記第１基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第１側面の側から視て前記第１基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものであり、
    前記第２絶縁膜は、前記実装面の側から視て前記第２基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第２側面の側から視て前記第２基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものであり、
    前記第１基部は、前記主面の前記第１辺、前記第２辺、及び前記第４辺に接し、
    前記第２基部は、前記主面の前記第１辺、前記第３辺、及び前記第４辺に接する、
    半導体発光装置。
  2. 前記基板は、前記第１側面と前記実装面とから窪む第１貫通溝と、前記第２側面と前記実装面とから窪む第２貫通溝とを有し、
    前記半導体発光装置はさらに、
    前記第１貫通溝に配置され、前記第１主面電極と接続された第１貫通電極と、
    前記第２貫通溝に配置され、前記第２主面電極と接続された第２貫通電極と、
    を備えた、
    請求項１に記載の半導体発光装置。
  3. 前記第１絶縁膜は、前記実装面の側から視て、前記第１方向において前記第１基部を前記第１側面の側から覆う部分から連続的に前記第１貫通溝内に延びて、前記第１貫通電極の前記基板の前記主面の側を覆う部分を有し、
    前記第２絶縁膜は、前記実装面の側から視て、前記第１方向において前記第２基部を前記第２側面の側から覆う部分から連続的に前記第２貫通溝内に延びて、前記第２貫通電極の前記基板の前記主面の側を覆う部分を有する、
    請求項２に記載の半導体発光装置。
  4. 前記基板の前記裏面に配置され、前記第１貫通電極と接続された第１裏面電極と、
    前記基板の前記裏面に配置され、前記第２貫通電極と接続された第２裏面電極と、
    を備えた、請求項２又は請求項３に記載の半導体発光装置。
  5. 前記裏面は、前記実装面の側の第１辺と、前記第１側面の側の第２辺と、前記第２側面の側の第３辺と、前記実装面とは反対側を向く前記基板の上面の側の第４辺とを有し、
    前記第１裏面電極は、前記第１辺及び前記第２辺の双方に接し、
    前記第２裏面電極は、前記第１辺及び前記第３辺の双方に接する、
    請求項４に記載の半導体発光装置。
  6. 前記基板は、前記第１側面と前記上面とから窪む第３貫通溝と、前記第２側面と前記上面とから窪む第４貫通溝とを有し、
    前記半導体発光装置はさらに、
    前記第３貫通溝に配置され、前記第１基部と接続された第３貫通電極と、
    前記第４貫通溝に配置され、前記第２基部と接続された第４貫通電極と、
    を備えた、
    請求項２又は請求項３に記載の半導体発光装置。
  7. 前記基板の前記裏面に配置され、前記第１貫通電極及び前記第３貫通電極と接続された第１裏面電極と、
    前記基板の前記裏面に配置され、前記第２貫通電極及び前記第４貫通電極と接続された第２裏面電極と、
    を備えた、請求項６に記載の半導体発光装置。
  8. 前記基板の前記裏面に配置され、前記第１貫通電極と接続された第１裏面電極と、
    前記基板の前記裏面に配置され、前記第２貫通電極と接続された第２裏面電極と、
    前記基板の前記裏面に配置され、前記第３貫通電極と接続された第３裏面電極と、
    前記基板の前記裏面に配置され、前記第４貫通電極と接続された第４裏面電極と、
    を備えた、請求項６に記載の半導体発光装置。
  9. 厚さ方向において互いに反対側を向く主面及び裏面と、厚さ方向と直交する第１方向において互いに反対側を向く第１側面及び第２側面と、前記厚さ方向及び前記第１方向と直交する第２方向において互いに反対側を向く実装面及び上面と、を有し、前記主面は、前記実装面の側の第１辺と、前記第１側面の側の第２辺と、前記第２側面の側の第３辺と、前記上面の側の第４辺とを有する、基板と、
    前記主面に配置され、前記主面の前記第１辺及び前記第２辺の双方に接する第１基部と、前記第１基部につながるダイパッドとを有する第１主面電極と、
    前記主面に配置され、前記主面の前記第１辺及び前記第３辺の双方に接する第２基部と、前記第２基部につながるワイヤパッドとを有する第２主面電極と、
    電極パッドを有し、前記ダイパッドに搭載された半導体発光素子と、
    前記電極パッドと前記ワイヤパッドとを接続するワイヤと、
    前記第１基部と前記ダイパッドとの間の部分を覆うとともに、両端部が前記主面と接する第１絶縁膜と、
    前記第２基部と前記ワイヤパッドとの間の部分を覆うとともに、両端部が前記主面と接する第２絶縁膜と、
    透光性を有し、前記主面、前記第１主面電極、前記第２主面電極、前記半導体発光素子、前記ワイヤ、前記第１絶縁膜、及び前記第２絶縁膜を覆う封止樹脂と、
    を備え、
    前記第１絶縁膜は、前記実装面の側から視て前記第１基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第１側面の側から視て前記第１基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものであり、
    前記第２絶縁膜は、前記実装面の側から視て前記第２基部を前記第１方向の両側から覆うとともに前記厚さ方向から覆い、かつ、前記第２側面の側から視て前記第２基部を前記第２方向の両側から覆うとともに前記厚さ方向から覆うものであり、
    前記第１主面電極は、前記第１基部と前記ダイパッドとの間の第１接続部を有し、
    前記第２主面電極は、前記第２基部と前記ワイヤパッドとの間の第２接続部を有し、
    前記第１接続部は、前記基板の前記第４辺に接し、端面は前記封止樹脂から露出しており、
    前記ワイヤパッドは、前記基板の前記第４辺に接し、端面は前記封止樹脂から露出している、
    半導体発光装置。
  10. 前記基板は、前記第１側面と前記実装面とから窪む第１貫通溝と、前記第２側面と前記実装面とから窪む第２貫通溝とを有し、
    前記半導体発光装置はさらに、
    前記第１貫通溝に配置され、前記第１主面電極と接続された第１貫通電極と、
    前記第２貫通溝に配置され、前記第２主面電極と接続された第２貫通電極と、
    を備えた、
    請求項９に記載の半導体発光装置。
  11. 前記第１絶縁膜は、前記実装面の側から視て、前記第１方向において前記第１基部を前記第１側面の側から覆う部分から連続的に前記第１貫通溝内に延びて、前記第１貫通電極の前記基板の前記主面の側を覆う部分を有し、
    前記第２絶縁膜は、前記実装面の側から視て、前記第１方向において前記第２基部を前記第２側面の側から覆う部分から連続的に前記第２貫通溝内に延びて、前記第２貫通電極の前記基板の前記主面の側を覆う部分を有する、
    請求項１０に記載の半導体発光装置。
  12. 前記基板の前記裏面に配置され、前記第１貫通電極と接続された第１裏面電極と、
    前記基板の前記裏面に配置され、前記第２貫通電極と接続された第２裏面電極と、
    を備えた、請求項１０又は１１に記載の半導体発光装置。
  13. 前記裏面は、前記実装面の側の第１辺と、前記第１側面の側の第２辺と、前記第２側面の側の第３辺と、前記実装面とは反対側を向く前記基板の上面の側の第４辺とを有し、
    前記第１裏面電極は、前記第１辺及び前記第２辺の双方に接し、
    前記第２裏面電極は、前記第１辺及び前記第３辺の双方に接する、
    請求項１２に記載の半導体発光装置。
  14. 前記第１裏面電極及び前記第２裏面電極は、前記第４辺に接する、
    請求項１３に記載の半導体発光装置。
  15. 前記第１裏面電極及び前記第２裏面電極の前記第１辺から前記第４辺に向かう高さは、前記裏面において、前記第１辺から前記第４辺までの高さの３／４である、
    請求項１３に記載の半導体発光装置。
  16. 前記第１裏面電極及び前記第２裏面電極の前記第１辺から前記第４辺に向かう高さは、前記裏面において、前記第１辺から前記第４辺までの高さの１／２である、
    請求項１３に記載の半導体発光装置。
  17. 前記第１基部及び前記第２基部は、前記厚さ方向から視て四半環状である、
    請求項９から請求項１６のいずれか一項に記載の半導体発光装置。
  18. 前記第１主面電極は、前記第１絶縁膜から露出する表面を覆う金属膜を有し、
    前記第２主面電極は、前記第２絶縁膜から露出する表面を覆う金属膜を有する、
    請求項１から請求項１７のいずれか一項に記載の半導体発光装置。
  19. 前記封止樹脂は、底面と第１側面及び第２側面を有し、
    前記封止樹脂の底面、第１側面、第２側面はそれぞれ前記基板の底面、第１側面、第２側面と面一である、
    請求項１から請求項１８のいずれか一項に記載の半導体発光装置。
  20. 前記半導体発光素子は、前記電極パッドが配置された側の面とは反対側の裏面に第２電極パッドを有し、
    前記半導体発光装置はさらに、前記第２電極パッドと前記ダイパッドとを接合する導電性の接合部材を有する、
    請求項１から請求項１９のいずれか一項に記載の半導体発光装置。
  21. 前記半導体発光素子は、前記電極パッドと並んで第２電極パッドを有し、
    前記半導体発光装置はさらに、前記第２電極パッドと前記第１主面電極とを接続する第２ワイヤを有する、
    請求項１から請求項１９のいずれか一項に記載の半導体発光装置。
JP2019060989A 2019-03-27 2019-03-27 半導体発光装置 Active JP7283938B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019060989A JP7283938B2 (ja) 2019-03-27 2019-03-27 半導体発光装置
US16/807,361 US11011686B2 (en) 2019-03-27 2020-03-03 Semiconductor light emitting device
US17/230,379 US11532773B2 (en) 2019-03-27 2021-04-14 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019060989A JP7283938B2 (ja) 2019-03-27 2019-03-27 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2020161697A JP2020161697A (ja) 2020-10-01
JP7283938B2 true JP7283938B2 (ja) 2023-05-30

Family

ID=72604914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019060989A Active JP7283938B2 (ja) 2019-03-27 2019-03-27 半導体発光装置

Country Status (2)

Country Link
US (2) US11011686B2 (ja)
JP (1) JP7283938B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176351A1 (ja) * 2022-03-17 2023-09-21 ローム株式会社 半導体発光装置および半導体発光装置の実装構造体
JP2023160445A (ja) * 2022-04-22 2023-11-02 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196000A (ja) 1998-12-25 2000-07-14 Rohm Co Ltd チップ電子部品及びその製造方法
JP2000323754A (ja) 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2005039177A (ja) 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
JP2012212794A (ja) 2011-03-31 2012-11-01 Stanley Electric Co Ltd 表面実装用側面受発光型光半導体装置およびそれを用いたモジュール
JP2013069731A (ja) 2011-09-21 2013-04-18 Citizen Electronics Co Ltd 発光装置
CN103887407A (zh) 2014-03-19 2014-06-25 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
US20140264403A1 (en) 2013-03-13 2014-09-18 Lite-On Technology Corporation Light-emitting module and method of manufacturing a single light-emitting structure thereof
US20150294959A1 (en) 2014-04-10 2015-10-15 Lite-On Opto Technology (Changzhou) Co., Ltd. Led package structure
JP2015225917A (ja) 2014-05-27 2015-12-14 ローム株式会社 Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
JP2018049953A (ja) 2016-09-21 2018-03-29 豊田合成株式会社 光源および発光装置の実装方法
JP2018107207A (ja) 2016-12-22 2018-07-05 ローム株式会社 Ｌｅｄパッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311914B2 (ja) * 1995-12-27 2002-08-05 株式会社シチズン電子 チップ型発光ダイオード
JP3672280B2 (ja) * 1996-10-29 2005-07-20 株式会社シチズン電子 スルーホール電極付き電子部品の製造方法
JP5748496B2 (ja) 2011-02-10 2015-07-15 ローム株式会社 Ｌｅｄモジュール

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196000A (ja) 1998-12-25 2000-07-14 Rohm Co Ltd チップ電子部品及びその製造方法
JP2000323754A (ja) 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2005039177A (ja) 2003-06-24 2005-02-10 Stanley Electric Co Ltd 表面実装型半導体電子部品および製造方法
JP2012212794A (ja) 2011-03-31 2012-11-01 Stanley Electric Co Ltd 表面実装用側面受発光型光半導体装置およびそれを用いたモジュール
JP2013069731A (ja) 2011-09-21 2013-04-18 Citizen Electronics Co Ltd 発光装置
US20140264403A1 (en) 2013-03-13 2014-09-18 Lite-On Technology Corporation Light-emitting module and method of manufacturing a single light-emitting structure thereof
CN103887407A (zh) 2014-03-19 2014-06-25 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
US20150294959A1 (en) 2014-04-10 2015-10-15 Lite-On Opto Technology (Changzhou) Co., Ltd. Led package structure
JP2015225917A (ja) 2014-05-27 2015-12-14 ローム株式会社 Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
JP2018049953A (ja) 2016-09-21 2018-03-29 豊田合成株式会社 光源および発光装置の実装方法
JP2018107207A (ja) 2016-12-22 2018-07-05 ローム株式会社 Ｌｅｄパッケージ

Also Published As

Publication number Publication date
JP2020161697A (ja) 2020-10-01
US11011686B2 (en) 2021-05-18
US11532773B2 (en) 2022-12-20
US20200313050A1 (en) 2020-10-01
US20210234077A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
JP5340583B2 (ja) 半導体発光装置
JP6892261B2 (ja) Ｌｅｄパッケージ
JP5495495B2 (ja) 表面実装型発光ダイオード
US20100059783A1 (en) Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2012124191A (ja) 発光装置及びその製造方法
JP7283938B2 (ja) 半導体発光装置
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
JP2010093066A (ja) 発光装置
JP2015115432A (ja) 半導体装置
JP2018010949A (ja) 半導体発光装置および半導体発光装置の製造方法
JP2006156462A (ja) 表面実装型発光ダイオード
JP5745784B2 (ja) 発光ダイオード
KR100575216B1 (ko) 발광소자용 패캐지 베이스
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
JP2012104542A (ja) Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
CN109935556B (zh) 发光二极管封装结构、散热基板及散热基板的制造方法
JP7022510B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5912471B2 (ja) 半導体デバイス
JP2006156643A (ja) 表面実装型発光ダイオード
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
JP2000036621A (ja) 側面型電子部品の電極構造
JP2014146846A (ja) チップ型発光素子
JP7332412B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20190515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230518

R150 Certificate of patent or registration of utility model

Ref document number: 7283938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150