JP3672280B2 - スルーホール電極付き電子部品の製造方法 - Google Patents
スルーホール電極付き電子部品の製造方法 Download PDFInfo
- Publication number
- JP3672280B2 JP3672280B2 JP30238396A JP30238396A JP3672280B2 JP 3672280 B2 JP3672280 B2 JP 3672280B2 JP 30238396 A JP30238396 A JP 30238396A JP 30238396 A JP30238396 A JP 30238396A JP 3672280 B2 JP3672280 B2 JP 3672280B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- straight line
- hole
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子素子を樹脂モールドした電子部品に関する。更に詳しくは、基板表面実装に適したその電子部品の製造方法に関する。
【０００２】
【従来の技術】
基板の上面に電子素子を実装し、電子素子を含めて基板の上面側を封止樹脂でモールドした電子部品は周知である。また多数の電子部品を回路基板に同時にハンダ付けで実装する用法が普及したため、その実装法に用いる、いわゆるＳＭＤ（表面実装デバイス）用部品のニーズが高い。ＳＭＤ用部品の多くは直方体のブロックに近い形（チップ状）をしており、その底面あるいは低部に近い側面に電極端子があって、回路基板上の配線パターンに部品を載せ、そのパターンと接触または近接した電極端子とを溶融ハンダで接続することが容易な構成になっている。そのための従来例の電子部品の構造を以下に説明する。
【０００３】
図３は従来例（１）のＳＭＤ用電子部品の斜視図である。１は基板で例えばガラス入りエポキシ製のプリント回路用基板が用いられる。２は上面電極で基板１の上面に銅箔等を貼り、所定のパターンにエッチングされて形成される。３は電子素子で例えばＬＥＤ発光素子や受光素子であり、上面電極２のひとつにダイボンディングされている。４はボンディングワイヤで、電子素子３と他の上面電極２とを接続している。５は下面電極で、やはり銅箔等より成り、各上面電極２に対応して設けられている。６はスルーホールで、その内側面に形成された導電膜により、各上面電極２と対応し、端子となる下面電極５とを接続する。スルーホール６が半円形であるのは、基板１が集合基板（図示せず）からスルーホール中心を通る垂直面で切断分離された結果である。電子素子３およびボンディングワイヤ４は例えば透明なエポキシ樹脂等より成る封止樹脂７でモールドされ環境から保護される。未硬化の封止樹脂がスルーホール６に流れ込み、あるいは更に下面電極５に回り込むと完成した電子部品と他の回路基板とのハンダ付けに支障を来すので、流れ込みが起らないよう封止樹脂７の端面はスルーホール６から図示のように電子部品の内側に向けて遠ざけてある。
【０００４】
従来例（１）において、封止樹脂７のモールド形状は、電子素子３やボンディングワイヤ４等の内容物を完全に保護するためにかなりの大きさが必要であり、しかも上述のようにスルーホール６から十分に離れていなければならない。従って特に基板１の、スルーホールを有する端面同志の間隔が長くなり、電子部品が大型化する欠点を有する。
【０００５】
図４は従来例（２）のＳＭＤ用電子部品の斜視図である。基板１上の各電極や導電膜、および電子素子等は基本的に従来例（１）と同様であるので内部構造は図示を省略してある。従来例（１）との主な相違点は樹脂モールドの態様である。基板１上には「日」の字形をした樹脂製枠８が載置接着され、その枠内空間に封止樹脂７〔従来例（１）に用いる封止樹脂と同一材質とは限らない〕が注入され、空間内にある電子素子等を封止する。樹脂製枠８の縁がスルーホール６を覆っているので、未硬化の封止樹脂がスルーホール６に流入する恐れがなく、全体として従来例（１）よりは小型化が可能になる。
【０００６】
従来例（２）においては、樹脂製枠８が封止樹脂９の流れを規制し、またスルーホール６を塞ぐことができるので、従来例（１）よりはやや小型化できるが、部品点数の増加によって当然コストアップになる他、枠の接着位置ずれ等を考慮して寸法設計せねばならないため十分小型化できず、また樹脂製枠８と、基板１あるいは封止樹脂９の間の熱膨張係数の差のため熱ストレスに対する信頼性が劣るなどの問題点があった。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、従来よりも更なる小型化を達成すると共に、優れたコスト達成力と信頼性とを兼ね備えた、基板表面実装用に特に適した電子部品の新規な製造方法を提供することである。より具体的には、スルーホールの直上をカバーする封止樹脂のスルーホール内への侵入を阻止する製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明のスルーホール電極付き電子部品の製造方法は以下の特徴を備える。
（１）電子素子との接続を行うための多数個の整列的にかつ集合的に配した上面電極と、該上面電極と対応する位置に設けた多数個の下面電極と、前記上面電極の各々と前記下面電極の各々とを接続するための平行する直線の列状に配置された多数のスルーホールとを設けた集合基板の上面側に、前記直線の列状に配置された多数のスルーホールを前記各直線の列毎に一括して覆い、しかも前記各直線の両側方向に前記上面電極の各々が露出部を残すような幅を有する短冊形のドライフィルムを平行に貼ることによって覆う工程と、多数の前記電子素子を前記上面電極の露出部に個々に接続する工程と、前記集合基板の上面全面において前記電子素子、前記短冊形のドライフィルムの上面および前記上面電極の露出部を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むこと。
【０００９】
（２）下面に電極用箔が貼られた集合基板に平行する直線の列状に配置された多数のスルーホールを打抜き加工する工程と、前記集合基板の上面に無孔の電極用箔を貼って前記スルーホールを塞ぐ工程と、前記電極用箔を加工して集合状態の電極を形成する工程と、多数の電子素子を前記上面側の電極の個々に接続する工程と、前記集合基板の上面全面において前記多数の電子素子を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記スルーホールが整列する直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むこと。
【００１０】
【発明の実施の形態】
図１は本発明の一つの実施の形態の構造を示す斜視図である。基板１、上面電極２、それに接続される電子素子３、ボンディングワイヤ４、スルーホール６は従来例において既に説明した対応部材とほぼ同等である。従来例同様に下面電極５も存在するが、煩雑化を避けるために図示を省略する。９はドライフィルムであって、少なくともスルーホール６を覆うように基板１あるいは上面電極２の上面に部分的に接着される。ドライフィルムは本来はプリント配線板のソルダマスクあるいは永久絶縁用として利用されるレジスト材であって、厚さ５０〜１００μｍ程度の例えばアクリル樹脂製のフィルムであり、基板上面や電極面に密着するようにラミネートされる。また必要に応じて露光・現像し不要部分をエッチングし除去することができる。封止樹脂７はドライフィルム９を貼付済の基板１の上にモールドされる。図１においてはモールド後の内部構造を実線で明瞭に見せるため、封止樹脂７の輪郭は２点鎖線（想像線）で描いてある。
【００１１】
封止樹脂７はスルーホール６の直上をもカバーしているが、ドライフィルム９が阻止するので封止樹脂がスルーホール内に侵入することはない。換言すれば、スルーホール６を平面図を描いたとき最小寸法とした封止樹脂７の更に内部に含め、電子素子３等の内容物にもより接近させることができる。従ってスルーホール間の距離でほぼ規定される電子部品の外形寸法の一つを、従来例よりもかなり小さく抑えることができる。
【００１２】
図２は本発明の電子部品の製造法を説明するための集合基板の斜視図である。１１は集合基板で、その上に電子部品多数個分の各構成部材が集合状態のまま組み立てられる。先ず両面に銅箔を貼った集合基板１１は、銅箔をエッチングされて集合状態の上面電極２１および集合状態の下面電極（形状は図３に示した下面電極５の形状とその機能とにより十分類推可能であるから、図面の煩雑を避けて図示しない）が形成される。次に多数のスルーホール６の内面に同時に導電皮膜が無電解メッキ等の手法で形成される。次いで集合状態の上面電極２１の列毎に短冊状のドライフィルム９が貼着される。（全面に貼ったドライフィルムから、電子素子３の接続等に必要な部分をエッチング等により除去する。またフィルムは基板面に銅箔の有無で凹凸があってもそれに従って隙間なく密着させられる。）以上の工程でドライフィルム付集合基板が完成する。
【００１３】
この集合基板上の多数の集合状態の上面電極２１の各々に対して、ＬＥＤ等の電子素子３のダイボンディングがなされキュア熱処理がされ、更にワイヤボンディングがなされる。その後集合基板１１全体を金型にセットし、上面全面にエポキシ樹脂を所定の厚さに注入し、熱処理を行って硬化させ、封止を完了させる。このような工程を経た集合基板１１を、封止樹脂ごとカットライン１０に沿って縦・横方向に垂直にダイシングまたはスライシングを行い、個々の完成されたチップ状の電子部品に分離し、加工が終了する。
【００１４】
以上本発明の実施の形態およびその加工法の一例を説明したが、本発明の趣旨はこれに限定されない。例えば電子部品の構造設計、基板の材質・形状、スルーホールの位置・形状・加工法、上・下面電極の形態、電子素子の種類、ボンディングあるいは接続の方法、封止樹脂の材質・処理・モールド方法等には本質的な制限はない。例えば電子素子は従来例の説明で言及したような光学的素子の他、任意の種類の半導体素子やＬ、Ｃ、Ｒ等の受動素子であってよい。集合基板上での構成要素の配列も任意である。スルーホールを塞いで封止樹脂の侵入を防止するために用いる部材にも基本的に制限はなく、それを用いた塞ぎ方等も自由である。例えばフィルムレジストを用いずとも、スルーホール内に樹脂材を充填し硬化させてもよい。あるいは基板に下面電極用箔を貼った状態でスルーホールを打抜き加工し、次いで無孔の上面電極用の箔を貼ることにより上面電極自体で穴を覆うこともできる（上下逆も可）。また工程の順序についても、例えば封止樹脂のモールドは集合基板の未分割状態で行う他、短冊状態で行っても、個々の部品単位に分割後に行ってもよい。カットの方法等電子部品の完成に至るまでの種々の加工についても同様である。また本発明が実施された電子部品の用途も、実装方法も自由であって、例えばＳＭＤ用に限定されないことももちろんである。
【００１５】
【発明の効果】
本発明の電子部品においては、基板のスルーホールを覆い封止樹脂の侵入を防ぐ部材を予め設けたことにより、スルーホールの位置を封止樹脂の下面まで移動することができ、ＳＭＤ用電子部品の形状寸法を大幅に小型化できた。ドライフィルムやその他でスルーホールを覆うことによるコスト上昇は小型化のメリットに比し僅少に過ぎない。また樹脂製枠等を用いないで樹脂封止が可能であることも小型化と信頼性の維持、コストアップの防止に貢献するところが大きい。
【図面の簡単な説明】
【図１】本発明の電子部品の一つの実施の形態の構造を示す斜視図である。
【図２】本発明の電子部品の製造法を説明するための集合基板の斜視図である。
【図３】第１の従来例の電子部品の斜視図である。
【図４】第２の従来例の電子部品の斜視図である。
【符号の説明】
１ 基板
２ 上面電極
３ 電子素子
５ 下面電極
６ スルーホール
７ 封止樹脂
９ ドライフィルム
１０ カットライン
１１ 集合基板
２１ 集合状態の上面電極
【発明の属する技術分野】
本発明は電子素子を樹脂モールドした電子部品に関する。更に詳しくは、基板表面実装に適したその電子部品の製造方法に関する。
【０００２】
【従来の技術】
基板の上面に電子素子を実装し、電子素子を含めて基板の上面側を封止樹脂でモールドした電子部品は周知である。また多数の電子部品を回路基板に同時にハンダ付けで実装する用法が普及したため、その実装法に用いる、いわゆるＳＭＤ（表面実装デバイス）用部品のニーズが高い。ＳＭＤ用部品の多くは直方体のブロックに近い形（チップ状）をしており、その底面あるいは低部に近い側面に電極端子があって、回路基板上の配線パターンに部品を載せ、そのパターンと接触または近接した電極端子とを溶融ハンダで接続することが容易な構成になっている。そのための従来例の電子部品の構造を以下に説明する。
【０００３】
図３は従来例（１）のＳＭＤ用電子部品の斜視図である。１は基板で例えばガラス入りエポキシ製のプリント回路用基板が用いられる。２は上面電極で基板１の上面に銅箔等を貼り、所定のパターンにエッチングされて形成される。３は電子素子で例えばＬＥＤ発光素子や受光素子であり、上面電極２のひとつにダイボンディングされている。４はボンディングワイヤで、電子素子３と他の上面電極２とを接続している。５は下面電極で、やはり銅箔等より成り、各上面電極２に対応して設けられている。６はスルーホールで、その内側面に形成された導電膜により、各上面電極２と対応し、端子となる下面電極５とを接続する。スルーホール６が半円形であるのは、基板１が集合基板（図示せず）からスルーホール中心を通る垂直面で切断分離された結果である。電子素子３およびボンディングワイヤ４は例えば透明なエポキシ樹脂等より成る封止樹脂７でモールドされ環境から保護される。未硬化の封止樹脂がスルーホール６に流れ込み、あるいは更に下面電極５に回り込むと完成した電子部品と他の回路基板とのハンダ付けに支障を来すので、流れ込みが起らないよう封止樹脂７の端面はスルーホール６から図示のように電子部品の内側に向けて遠ざけてある。
【０００４】
従来例（１）において、封止樹脂７のモールド形状は、電子素子３やボンディングワイヤ４等の内容物を完全に保護するためにかなりの大きさが必要であり、しかも上述のようにスルーホール６から十分に離れていなければならない。従って特に基板１の、スルーホールを有する端面同志の間隔が長くなり、電子部品が大型化する欠点を有する。
【０００５】
図４は従来例（２）のＳＭＤ用電子部品の斜視図である。基板１上の各電極や導電膜、および電子素子等は基本的に従来例（１）と同様であるので内部構造は図示を省略してある。従来例（１）との主な相違点は樹脂モールドの態様である。基板１上には「日」の字形をした樹脂製枠８が載置接着され、その枠内空間に封止樹脂７〔従来例（１）に用いる封止樹脂と同一材質とは限らない〕が注入され、空間内にある電子素子等を封止する。樹脂製枠８の縁がスルーホール６を覆っているので、未硬化の封止樹脂がスルーホール６に流入する恐れがなく、全体として従来例（１）よりは小型化が可能になる。
【０００６】
従来例（２）においては、樹脂製枠８が封止樹脂９の流れを規制し、またスルーホール６を塞ぐことができるので、従来例（１）よりはやや小型化できるが、部品点数の増加によって当然コストアップになる他、枠の接着位置ずれ等を考慮して寸法設計せねばならないため十分小型化できず、また樹脂製枠８と、基板１あるいは封止樹脂９の間の熱膨張係数の差のため熱ストレスに対する信頼性が劣るなどの問題点があった。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、従来よりも更なる小型化を達成すると共に、優れたコスト達成力と信頼性とを兼ね備えた、基板表面実装用に特に適した電子部品の新規な製造方法を提供することである。より具体的には、スルーホールの直上をカバーする封止樹脂のスルーホール内への侵入を阻止する製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明のスルーホール電極付き電子部品の製造方法は以下の特徴を備える。
（１）電子素子との接続を行うための多数個の整列的にかつ集合的に配した上面電極と、該上面電極と対応する位置に設けた多数個の下面電極と、前記上面電極の各々と前記下面電極の各々とを接続するための平行する直線の列状に配置された多数のスルーホールとを設けた集合基板の上面側に、前記直線の列状に配置された多数のスルーホールを前記各直線の列毎に一括して覆い、しかも前記各直線の両側方向に前記上面電極の各々が露出部を残すような幅を有する短冊形のドライフィルムを平行に貼ることによって覆う工程と、多数の前記電子素子を前記上面電極の露出部に個々に接続する工程と、前記集合基板の上面全面において前記電子素子、前記短冊形のドライフィルムの上面および前記上面電極の露出部を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むこと。
【０００９】
（２）下面に電極用箔が貼られた集合基板に平行する直線の列状に配置された多数のスルーホールを打抜き加工する工程と、前記集合基板の上面に無孔の電極用箔を貼って前記スルーホールを塞ぐ工程と、前記電極用箔を加工して集合状態の電極を形成する工程と、多数の電子素子を前記上面側の電極の個々に接続する工程と、前記集合基板の上面全面において前記多数の電子素子を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記スルーホールが整列する直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むこと。
【００１０】
【発明の実施の形態】
図１は本発明の一つの実施の形態の構造を示す斜視図である。基板１、上面電極２、それに接続される電子素子３、ボンディングワイヤ４、スルーホール６は従来例において既に説明した対応部材とほぼ同等である。従来例同様に下面電極５も存在するが、煩雑化を避けるために図示を省略する。９はドライフィルムであって、少なくともスルーホール６を覆うように基板１あるいは上面電極２の上面に部分的に接着される。ドライフィルムは本来はプリント配線板のソルダマスクあるいは永久絶縁用として利用されるレジスト材であって、厚さ５０〜１００μｍ程度の例えばアクリル樹脂製のフィルムであり、基板上面や電極面に密着するようにラミネートされる。また必要に応じて露光・現像し不要部分をエッチングし除去することができる。封止樹脂７はドライフィルム９を貼付済の基板１の上にモールドされる。図１においてはモールド後の内部構造を実線で明瞭に見せるため、封止樹脂７の輪郭は２点鎖線（想像線）で描いてある。
【００１１】
封止樹脂７はスルーホール６の直上をもカバーしているが、ドライフィルム９が阻止するので封止樹脂がスルーホール内に侵入することはない。換言すれば、スルーホール６を平面図を描いたとき最小寸法とした封止樹脂７の更に内部に含め、電子素子３等の内容物にもより接近させることができる。従ってスルーホール間の距離でほぼ規定される電子部品の外形寸法の一つを、従来例よりもかなり小さく抑えることができる。
【００１２】
図２は本発明の電子部品の製造法を説明するための集合基板の斜視図である。１１は集合基板で、その上に電子部品多数個分の各構成部材が集合状態のまま組み立てられる。先ず両面に銅箔を貼った集合基板１１は、銅箔をエッチングされて集合状態の上面電極２１および集合状態の下面電極（形状は図３に示した下面電極５の形状とその機能とにより十分類推可能であるから、図面の煩雑を避けて図示しない）が形成される。次に多数のスルーホール６の内面に同時に導電皮膜が無電解メッキ等の手法で形成される。次いで集合状態の上面電極２１の列毎に短冊状のドライフィルム９が貼着される。（全面に貼ったドライフィルムから、電子素子３の接続等に必要な部分をエッチング等により除去する。またフィルムは基板面に銅箔の有無で凹凸があってもそれに従って隙間なく密着させられる。）以上の工程でドライフィルム付集合基板が完成する。
【００１３】
この集合基板上の多数の集合状態の上面電極２１の各々に対して、ＬＥＤ等の電子素子３のダイボンディングがなされキュア熱処理がされ、更にワイヤボンディングがなされる。その後集合基板１１全体を金型にセットし、上面全面にエポキシ樹脂を所定の厚さに注入し、熱処理を行って硬化させ、封止を完了させる。このような工程を経た集合基板１１を、封止樹脂ごとカットライン１０に沿って縦・横方向に垂直にダイシングまたはスライシングを行い、個々の完成されたチップ状の電子部品に分離し、加工が終了する。
【００１４】
以上本発明の実施の形態およびその加工法の一例を説明したが、本発明の趣旨はこれに限定されない。例えば電子部品の構造設計、基板の材質・形状、スルーホールの位置・形状・加工法、上・下面電極の形態、電子素子の種類、ボンディングあるいは接続の方法、封止樹脂の材質・処理・モールド方法等には本質的な制限はない。例えば電子素子は従来例の説明で言及したような光学的素子の他、任意の種類の半導体素子やＬ、Ｃ、Ｒ等の受動素子であってよい。集合基板上での構成要素の配列も任意である。スルーホールを塞いで封止樹脂の侵入を防止するために用いる部材にも基本的に制限はなく、それを用いた塞ぎ方等も自由である。例えばフィルムレジストを用いずとも、スルーホール内に樹脂材を充填し硬化させてもよい。あるいは基板に下面電極用箔を貼った状態でスルーホールを打抜き加工し、次いで無孔の上面電極用の箔を貼ることにより上面電極自体で穴を覆うこともできる（上下逆も可）。また工程の順序についても、例えば封止樹脂のモールドは集合基板の未分割状態で行う他、短冊状態で行っても、個々の部品単位に分割後に行ってもよい。カットの方法等電子部品の完成に至るまでの種々の加工についても同様である。また本発明が実施された電子部品の用途も、実装方法も自由であって、例えばＳＭＤ用に限定されないことももちろんである。
【００１５】
【発明の効果】
本発明の電子部品においては、基板のスルーホールを覆い封止樹脂の侵入を防ぐ部材を予め設けたことにより、スルーホールの位置を封止樹脂の下面まで移動することができ、ＳＭＤ用電子部品の形状寸法を大幅に小型化できた。ドライフィルムやその他でスルーホールを覆うことによるコスト上昇は小型化のメリットに比し僅少に過ぎない。また樹脂製枠等を用いないで樹脂封止が可能であることも小型化と信頼性の維持、コストアップの防止に貢献するところが大きい。
【図面の簡単な説明】
【図１】本発明の電子部品の一つの実施の形態の構造を示す斜視図である。
【図２】本発明の電子部品の製造法を説明するための集合基板の斜視図である。
【図３】第１の従来例の電子部品の斜視図である。
【図４】第２の従来例の電子部品の斜視図である。
【符号の説明】
１ 基板
２ 上面電極
３ 電子素子
５ 下面電極
６ スルーホール
７ 封止樹脂
９ ドライフィルム
１０ カットライン
１１ 集合基板
２１ 集合状態の上面電極
Claims (2)
- 電子素子との接続を行うための多数個の整列的にかつ集合的に配した上面電極と、該上面電極と対応する位置に設けた多数個の下面電極と、前記上面電極の各々と前記下面電極の各々とを接続するための平行する直線の列状に配置された多数のスルーホールとを設けた集合基板の上面側に、前記直線の列状に配置された多数のスルーホールを前記各直線の列毎に一括して覆い、しかも前記各直線の両側方向に前記上面電極の各々が露出部を残すような幅を有する短冊形のドライフィルムを平行に貼ることによって覆う工程と、多数の前記電子素子を前記上面電極の露出部に個々に接続する工程と、前記集合基板の上面全面において前記電子素子、前記短冊形のドライフィルムの上面および前記上面電極の露出部を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むことを特徴とするスルーホール電極付き電子部品の製造方法。
- 下面に電極用箔が貼られた集合基板に平行する直線の列状に配置された多数のスルーホールを打抜き加工する工程と、前記集合基板の上面に無孔の電極用箔を貼って前記スルーホールを塞ぐ工程と、前記電極用箔を加工して集合状態の電極を形成する工程と、多数の電子素子を前記上面側の電極の個々に接続する工程と、前記集合基板の上面全面において前記多数の電子素子を所定の厚さに注入した樹脂によってモールドする工程と、前記集合基板を前記スルーホールが整列する直線に平行で前記スルーホールのほぼ中心を通るカットラインおよび前記直線に直交するカットラインによって切断分離する工程を含むことを特徴とするスルーホール電極付き電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30238396A JP3672280B2 (ja) | 1996-10-29 | 1996-10-29 | スルーホール電極付き電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30238396A JP3672280B2 (ja) | 1996-10-29 | 1996-10-29 | スルーホール電極付き電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135492A JPH10135492A (ja) | 1998-05-22 |
| JP3672280B2 true JP3672280B2 (ja) | 2005-07-20 |
Family
ID=17908255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30238396A Expired - Lifetime JP3672280B2 (ja) | 1996-10-29 | 1996-10-29 | スルーホール電極付き電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672280B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001326390A (ja) * | 2000-05-18 | 2001-11-22 | Rohm Co Ltd | 裏面発光チップ型発光素子およびそれに用いる絶縁性基板 |
| JP4029843B2 (ja) | 2004-01-19 | 2008-01-09 | 豊田合成株式会社 | 発光装置 |
| EP2596948B1 (en) * | 2003-03-10 | 2020-02-26 | Toyoda Gosei Co., Ltd. | Method of making a semiconductor device |
| JP4637160B2 (ja) * | 2003-03-10 | 2011-02-23 | 豊田合成株式会社 | 固体素子デバイスの製造方法 |
| JP4008943B2 (ja) * | 2003-03-10 | 2007-11-14 | 豊田合成株式会社 | 固体素子デバイスの製造方法 |
| JP4516320B2 (ja) * | 2004-01-08 | 2010-08-04 | シチズン電子株式会社 | Ｌｅｄ基板 |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US7675145B2 (en) | 2006-03-28 | 2010-03-09 | Cree Hong Kong Limited | Apparatus, system and method for use in mounting electronic elements |
| US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| JP2008277325A (ja) | 2007-04-25 | 2008-11-13 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
| JP5114773B2 (ja) * | 2007-08-10 | 2013-01-09 | スタンレー電気株式会社 | 表面実装型発光装置 |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US8866169B2 (en) | 2007-10-31 | 2014-10-21 | Cree, Inc. | LED package with increased feature sizes |
| JP4567073B2 (ja) * | 2008-05-20 | 2010-10-20 | 株式会社エレメント電子 | 回路基板の製造方法 |
| KR101170871B1 (ko) * | 2008-08-08 | 2012-08-02 | 삼성전기주식회사 | 전자부품 실장용 전극 패드 및 전자부품의 실장 구조 |
| US8368112B2 (en) | 2009-01-14 | 2013-02-05 | Cree Huizhou Opto Limited | Aligned multiple emitter package |
| JP2013069731A (ja) | 2011-09-21 | 2013-04-18 | Citizen Electronics Co Ltd | 発光装置 |
| JP2014216329A (ja) * | 2013-04-22 | 2014-11-17 | Ｅ＆Ｅ Ｊａｐａｎ株式会社 | チップｌｅｄの製造方法 |
| JP2014216642A (ja) * | 2013-08-20 | 2014-11-17 | Ｅ＆Ｅ Ｊａｐａｎ株式会社 | チップｌｅｄ |
| US9601670B2 (en) | 2014-07-11 | 2017-03-21 | Cree, Inc. | Method to form primary optic with variable shapes and/or geometries without a substrate |
| US10008340B2 (en) * | 2014-07-17 | 2018-06-26 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component, board having the same, and power smoother including the same |
| US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
| JP7022510B2 (ja) * | 2017-02-17 | 2022-02-18 | ローム株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
| US10559723B2 (en) * | 2017-08-25 | 2020-02-11 | Rohm Co., Ltd. | Optical device |
| JP7283938B2 (ja) * | 2019-03-27 | 2023-05-30 | ローム株式会社 | 半導体発光装置 |
-
1996
- 1996-10-29 JP JP30238396A patent/JP3672280B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135492A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3672280B2 (ja) | スルーホール電極付き電子部品の製造方法 | |
| US6383835B1 (en) | IC package having a conductive material at least partially filling a recess | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| JPH10261753A (ja) | 樹脂封止型半導体装置 | |
| US20020053742A1 (en) | IC package and its assembly method | |
| KR20150092876A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JPH1174420A (ja) | 表面実装型チップ部品及びその製造方法 | |
| JPH1032287A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US6281045B1 (en) | Semiconductor apparatus, manufacturing method thereof and electronic apparatus | |
| KR19990036493A (ko) | 수지밀봉형 반도체장치 및 그 제조방법 | |
| JP2003152123A (ja) | 半導体装置 | |
| JPH0473297B2 (ja) | ||
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JP3851541B2 (ja) | チップ部品およびその製造方法 | |
| JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
| JP3813327B2 (ja) | 半導体装置の製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH06216492A (ja) | 電子装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |