JP2773707B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2773707B2 JP2773707B2 JP7274329A JP27432995A JP2773707B2 JP 2773707 B2 JP2773707 B2 JP 2773707B2 JP 7274329 A JP7274329 A JP 7274329A JP 27432995 A JP27432995 A JP 27432995A JP 2773707 B2 JP2773707 B2 JP 2773707B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit device
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路装置の
製造方法に関し、特に表面実装型混成集積回路装置の製
造方法に関する。
製造方法に関し、特に表面実装型混成集積回路装置の製
造方法に関する。
【０００２】
【従来の技術】従来の表面実装型混成集積回路装置は、
図４に示すように、混成集積回路基板１の回路パターン
上にディスクリート部品１１を搭載し、半田により溶融
接合した後、リード端子１２を半田ディップ法により基
板１に取付け、その後、Ｌ字状に折り曲げ加工して製造
されていた。また、ベアチップを搭載する場合には、図
５に示すように、基板１の裏面にベアチップ４を搭載
し、金線５により回路基板１とワイヤボンディング接合
し、樹脂の流れ止めのために設けられた樹脂枠２の内側
に封止樹脂３を充填し、樹脂キュアの後表面にディスク
リート部品１１を半田実装し、リード端子１２を取付け
後、Ｌ字状に折り曲げ加工して製造されていた。また、
図６はケース１３内に部品実装された回路基板を入れ、
封止樹脂３を充填したものである。
図４に示すように、混成集積回路基板１の回路パターン
上にディスクリート部品１１を搭載し、半田により溶融
接合した後、リード端子１２を半田ディップ法により基
板１に取付け、その後、Ｌ字状に折り曲げ加工して製造
されていた。また、ベアチップを搭載する場合には、図
５に示すように、基板１の裏面にベアチップ４を搭載
し、金線５により回路基板１とワイヤボンディング接合
し、樹脂の流れ止めのために設けられた樹脂枠２の内側
に封止樹脂３を充填し、樹脂キュアの後表面にディスク
リート部品１１を半田実装し、リード端子１２を取付け
後、Ｌ字状に折り曲げ加工して製造されていた。また、
図６はケース１３内に部品実装された回路基板を入れ、
封止樹脂３を充填したものである。
【０００３】
【発明が解決しようとする課題】これら従来の混成集積
回路装置においては、表面実装対応のためにリード端子
をＬ字状に折り曲げ加工するので、リード本数が多い場
合、全てのリード端子が実装基板に対して平坦に折り曲
げられるのは非常に難しく、リード実装時に半田付けの
オープン不具合が発生するという問題があった。また、
基板の対向辺にリード端子を取付け、半田ディップによ
り接合するという製造方法をとるため、対向するリード
端子の対向位置精度が±０．３ｍｍ程度と悪く、特に狭
ピッチの基板においては、リード実装時位置ズレのため
に実装不可となる場合も発生するという問題があった。
また、部品を実装した回路基板とリード端子は一体のも
のではなく、混成集積回路装置全体として基板本体とリ
ード端子のズレの量が個々の製品によって違うため、混
成集積回路装置の実装時位置ズレが発生するという問題
点があった。
回路装置においては、表面実装対応のためにリード端子
をＬ字状に折り曲げ加工するので、リード本数が多い場
合、全てのリード端子が実装基板に対して平坦に折り曲
げられるのは非常に難しく、リード実装時に半田付けの
オープン不具合が発生するという問題があった。また、
基板の対向辺にリード端子を取付け、半田ディップによ
り接合するという製造方法をとるため、対向するリード
端子の対向位置精度が±０．３ｍｍ程度と悪く、特に狭
ピッチの基板においては、リード実装時位置ズレのため
に実装不可となる場合も発生するという問題があった。
また、部品を実装した回路基板とリード端子は一体のも
のではなく、混成集積回路装置全体として基板本体とリ
ード端子のズレの量が個々の製品によって違うため、混
成集積回路装置の実装時位置ズレが発生するという問題
点があった。
【０００４】本発明の目的は、基板端とリード端子の位
置精度がよく、リードのピッチ精度もよく、半田による
実装性もよい、混成集積回路装置の製造方法を提供する
ことである。
置精度がよく、リードのピッチ精度もよく、半田による
実装性もよい、混成集積回路装置の製造方法を提供する
ことである。
【０００５】
【課題を解決するための手段】本発明の混成集積回路装
置の製造方法は、複数の混成集積回路装置の基板となる
シート状の基板の裏面に、リード端子となる裏面パター
ンを、前記混成集積回路装置の各基板端の所望の位置か
ら該位置に隣接する切削部分へ延在した後、前記シート
状の基板を前記切削部分で切削し、さらに前記延在され
た裏面パターンを切断して、前記リード端子を前記基板
端に前記裏面パターンから形成する。
置の製造方法は、複数の混成集積回路装置の基板となる
シート状の基板の裏面に、リード端子となる裏面パター
ンを、前記混成集積回路装置の各基板端の所望の位置か
ら該位置に隣接する切削部分へ延在した後、前記シート
状の基板を前記切削部分で切削し、さらに前記延在され
た裏面パターンを切断して、前記リード端子を前記基板
端に前記裏面パターンから形成する。
【０００６】
【０００７】個々の混成集積回路装置に切断される前の
混成集積回路装置は、裏面パターンとレジスタを合わせ
た厚みにより数十ミクロン程度厚い裏面パターンを有し
ており、裏面パターンのセンターの位置からリード寸法
分だけ両側に入った部分をカッターにより切削して切削
部分を取り除くことにより、基板端に位置精度の良いリ
ード端子が折り曲げ加工しないでコプラナリティ良く形
成できる。
混成集積回路装置は、裏面パターンとレジスタを合わせ
た厚みにより数十ミクロン程度厚い裏面パターンを有し
ており、裏面パターンのセンターの位置からリード寸法
分だけ両側に入った部分をカッターにより切削して切削
部分を取り除くことにより、基板端に位置精度の良いリ
ード端子が折り曲げ加工しないでコプラナリティ良く形
成できる。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【０００９】図１は本発明の一実施例の混成集積回路装
置の断面図である。
置の断面図である。
【００１０】ガラエポ基板等の有機基板１に回路パター
ンを形成する。ベアチップ４を搭載する表面と裏面との
配線の接続はスルーホールにて接続されている。内層パ
ターンがある場合も同様にスルーホールにて接続されて
いる。基板１上の表面にベアチップ４を搭載し、金線５
により基板１の配線パターンとワイヤボンディング接続
をする。樹脂の流れ止めのために設けてある樹脂枠２は
あらかじめ基板１に接着剤にて貼り付けられており、こ
の樹脂枠２の内側に樹脂３を充填し封止し、キュアす
る。
ンを形成する。ベアチップ４を搭載する表面と裏面との
配線の接続はスルーホールにて接続されている。内層パ
ターンがある場合も同様にスルーホールにて接続されて
いる。基板１上の表面にベアチップ４を搭載し、金線５
により基板１の配線パターンとワイヤボンディング接続
をする。樹脂の流れ止めのために設けてある樹脂枠２は
あらかじめ基板１に接着剤にて貼り付けられており、こ
の樹脂枠２の内側に樹脂３を充填し封止し、キュアす
る。
【００１１】図２、図３は前記混成集積回路装置が完成
する前段階の図である。図２は個々の集積回路装置に切
断される前のシート状のものであり、裏面パターン７お
よびレジスト８を合わせた厚みにより数十ミクロン程度
厚い裏面パターン６を有しており、この部分が最終的に
リード端子となる。この裏面パターン６のセンターの位
置からリード寸法分だけ両側に入った部分をカッターに
より精密に切削してゆき、切削部分９を取り除く。裏面
パターン６は残しておく。その後、切断線１０の部分を
切断し、図１のような混成集積回路装置が完成する。図
３は切削部分９を取り除いた後の状態のものである。
する前段階の図である。図２は個々の集積回路装置に切
断される前のシート状のものであり、裏面パターン７お
よびレジスト８を合わせた厚みにより数十ミクロン程度
厚い裏面パターン６を有しており、この部分が最終的に
リード端子となる。この裏面パターン６のセンターの位
置からリード寸法分だけ両側に入った部分をカッターに
より精密に切削してゆき、切削部分９を取り除く。裏面
パターン６は残しておく。その後、切断線１０の部分を
切断し、図１のような混成集積回路装置が完成する。図
３は切削部分９を取り除いた後の状態のものである。
【００１２】
【発明の効果】以上説明したように本発明は、基板端で
切削部分に延在した裏面パターンを切削・切断してリー
ド端子を形成するために、基板端に位置精度の良いリー
ド端子を折り曲げ加工しないでコプラナリティ良く形成
できる効果を有する。すなわち、基板端とリード端子の
位置精度は±０．１ｍｍと非常によく、また通常のプリ
ント基板の配線パターンの一部をリード端子とするた
め、リードのピッチ精度もよく、狭ピッチ製品にも充分
対応可能であり、さらに従来のようにリードの折り曲げ
加工をしないため、リード端子のコプラナリティについ
ても±０．１５ｍｍから±０．０２ｍｍに改善され、半
田による実装性も著しくよくなるという効果を有する。
切削部分に延在した裏面パターンを切削・切断してリー
ド端子を形成するために、基板端に位置精度の良いリー
ド端子を折り曲げ加工しないでコプラナリティ良く形成
できる効果を有する。すなわち、基板端とリード端子の
位置精度は±０．１ｍｍと非常によく、また通常のプリ
ント基板の配線パターンの一部をリード端子とするた
め、リードのピッチ精度もよく、狭ピッチ製品にも充分
対応可能であり、さらに従来のようにリードの折り曲げ
加工をしないため、リード端子のコプラナリティについ
ても±０．１５ｍｍから±０．０２ｍｍに改善され、半
田による実装性も著しくよくなるという効果を有する。
【図１】本発明の一実施例の混成集積回路装置の断面図
である。
である。
【図２】本発明の一実施例の混成集積回路装置のシート
状態の断面図である。
状態の断面図である。
【図３】本発明の一実施例の混成集積回路装置の切断前
の平面図である。
の平面図である。
【図４】従来の混成集積回路装置の断面図である。
【図５】従来の混成集積回路装置の断面図である。
【図６】従来の混成集積回路装置の断面図である。
１ 回路基板 ２ 樹脂枠 ３ 封止樹脂 ４ ベアチップ ５ 金線 ６ リード端子となる裏面パターン ７ 裏面パターン ８ レジスト ９ 切削部分 １０ 切断線 １１ ディスクリート部品 １２ リード端子 １３ ケース
Claims (1)
- 【請求項１】 複数の混成集積回路装置の基板となるシ
ート状の基板の裏面に、リード端子となる裏面パターン
を、前記混成集積回路装置の各基板端の所望の位置から
該位置に隣接する切削部分へ廷在して形成した後、前記
シート状の基板を前記切削部分で切削し、さらに前記廷
在された裏面パターンを切断して、前記リード端子を前
記基板端に前記裏面パターンから形成することを特徴と
する混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274329A JP2773707B2 (ja) | 1995-10-23 | 1995-10-23 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274329A JP2773707B2 (ja) | 1995-10-23 | 1995-10-23 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116044A JPH09116044A (ja) | 1997-05-02 |
| JP2773707B2 true JP2773707B2 (ja) | 1998-07-09 |
Family
ID=17540146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7274329A Expired - Fee Related JP2773707B2 (ja) | 1995-10-23 | 1995-10-23 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773707B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2798108B2 (ja) * | 1992-09-24 | 1998-09-17 | 日本電気株式会社 | 混成集積回路装置 |
| JP2659316B2 (ja) * | 1992-10-26 | 1997-09-30 | 国際電気 株式会社 | リードレスチップキャリアの製造方法 |
-
1995
- 1995-10-23 JP JP7274329A patent/JP2773707B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116044A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
| JP3804269B2 (ja) | フレキシブル配線基板の接合構造 | |
| US5250470A (en) | Method for manufacturing a semiconductor device with corrosion resistant leads | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| KR20050111515A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP2931477B2 (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| KR100196119B1 (ko) | 반도체장치 및 그 제조방법 및 전자 장치 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH0517709B2 (ja) | ||
| JPH06204655A (ja) | プリント配線板及びその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP4388168B2 (ja) | 樹脂成形基板 | |
| JPH10199899A (ja) | 半導体装置の製造方法 | |
| JPH04181792A (ja) | 印刷配線板の接続装置 | |
| JPH11135951A (ja) | 多層配線基板 | |
| JPH1012782A (ja) | 混成集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |