JP3360669B2 - 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 - Google Patents
半導体パッケージ素子、３次元半導体装置及びこれらの製造方法Info
- Publication number
- JP3360669B2 JP3360669B2 JP2000002013A JP2000002013A JP3360669B2 JP 3360669 B2 JP3360669 B2 JP 3360669B2 JP 2000002013 A JP2000002013 A JP 2000002013A JP 2000002013 A JP2000002013 A JP 2000002013A JP 3360669 B2 JP3360669 B2 JP 3360669B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- semiconductor
- thermoplastic resin
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Description
【０００１】
【発明の属する技術分野】この発明は、半導体パッケー
ジ素子、３次元半導体装置及びこれらの製造方法に係
り、詳しくは、リードフレーム構造の半導体パッケージ
素子とその製造方法、及びこの半導体パッケージ素子を
積層した３次元半導体装置とその製造方法に関する。
ジ素子、３次元半導体装置及びこれらの製造方法に係
り、詳しくは、リードフレーム構造の半導体パッケージ
素子とその製造方法、及びこの半導体パッケージ素子を
積層した３次元半導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来、リードフレーム構造の半導体パッ
ケージ素子を複数個積層して構成された３次元半導体装
置は、例えば、特許２７６５８２３号に開示されてお
り、図９及び図１０にその概略構造を示している。図９
に示す半導体パッケージ素子は、半導体チップ１と、こ
の半導体チップ１に接続されたリードフレーム３と、封
止樹脂であるパッケージ胴体４とで概略構成されてい
る。この半導体パッケージ素子は、半導体チップ１の上
面にリードフレーム３の内部リード３ａが接着剤５を介
して接着され、半導体チップ１上のパッド６とワイヤ７
で接続された構造、いわゆるＬＯＣ（Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）構造のものである。
ケージ素子を複数個積層して構成された３次元半導体装
置は、例えば、特許２７６５８２３号に開示されてお
り、図９及び図１０にその概略構造を示している。図９
に示す半導体パッケージ素子は、半導体チップ１と、こ
の半導体チップ１に接続されたリードフレーム３と、封
止樹脂であるパッケージ胴体４とで概略構成されてい
る。この半導体パッケージ素子は、半導体チップ１の上
面にリードフレーム３の内部リード３ａが接着剤５を介
して接着され、半導体チップ１上のパッド６とワイヤ７
で接続された構造、いわゆるＬＯＣ（Ｌｅａｄ Ｏｎ
Ｃｈｉｐ）構造のものである。
【０００３】リードフレーム３は、上記内部リード３ａ
と、結合リード３ｂと、半導体パッケージ素子を外部回
路基板に実装するための外部リード３ｃとで構成され
る。上記結合リード３ｄは屈曲形成されており、垂直接
続手段８が結合リード３ｂに取り付けられている。この
結合リード３ｂは、複数の半導体パッケージ素子を３次
元に積層するとき、上下の半導体パッケージ素子を垂直
接続手段８と一緒に電気的及び機械的に結合する役割を
する。この半導体パッケージ素子の全体はパッケージ胴
体４で樹脂封止されている。樹脂封止を行う際、垂直接
続手段８の下部分の樹脂が除かれるような構造の特殊成
型金型を用いて行っている。図９に示す構造では、外部
リード３ｃは切断工程により半導体パッケージ素子から
突出しないように切断除去されているが、実装方法、構
造及び手段によっては、鎖線で示すように種々の形状の
成形端部３ｄとする場合もある。上記半導体パッケージ
素子を多段接続して３次元半導体装置とするときは、ハ
ンダ、導電性ぺ一スト等の導電性の物質を垂直接続手段
８に埋め込み、図１０に示すように、この導電性の物質
と結合リード３ｂの部分とを接合させ、電気的、機械的
な接続を行うようになっている。
と、結合リード３ｂと、半導体パッケージ素子を外部回
路基板に実装するための外部リード３ｃとで構成され
る。上記結合リード３ｄは屈曲形成されており、垂直接
続手段８が結合リード３ｂに取り付けられている。この
結合リード３ｂは、複数の半導体パッケージ素子を３次
元に積層するとき、上下の半導体パッケージ素子を垂直
接続手段８と一緒に電気的及び機械的に結合する役割を
する。この半導体パッケージ素子の全体はパッケージ胴
体４で樹脂封止されている。樹脂封止を行う際、垂直接
続手段８の下部分の樹脂が除かれるような構造の特殊成
型金型を用いて行っている。図９に示す構造では、外部
リード３ｃは切断工程により半導体パッケージ素子から
突出しないように切断除去されているが、実装方法、構
造及び手段によっては、鎖線で示すように種々の形状の
成形端部３ｄとする場合もある。上記半導体パッケージ
素子を多段接続して３次元半導体装置とするときは、ハ
ンダ、導電性ぺ一スト等の導電性の物質を垂直接続手段
８に埋め込み、図１０に示すように、この導電性の物質
と結合リード３ｂの部分とを接合させ、電気的、機械的
な接続を行うようになっている。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
な従来の半導体パッケージ素子では、多段接続手段であ
る垂直接続手段８の位置が半導体チップ１の外周部に位
置するため、半導体パッケージ素子の外形が半導体チッ
プ１よりも垂直接続手段８及びその周辺の胴体４部分だ
け大きくなり、半導体標準モールドパッケージよりもさ
らに大きくなる。また、垂直接続手段８の構造を確保す
るためには特殊な成型金型が必要であり、金型の設計変
更に時間と費用がかかる。
な従来の半導体パッケージ素子では、多段接続手段であ
る垂直接続手段８の位置が半導体チップ１の外周部に位
置するため、半導体パッケージ素子の外形が半導体チッ
プ１よりも垂直接続手段８及びその周辺の胴体４部分だ
け大きくなり、半導体標準モールドパッケージよりもさ
らに大きくなる。また、垂直接続手段８の構造を確保す
るためには特殊な成型金型が必要であり、金型の設計変
更に時間と費用がかかる。
【０００５】さらにまた、成型金型による成型のため、
垂直接続手段８の加工精度には限度があり、狭ピッチ
（１５０μｍ以下）に対応できない。したがって、必然
的にパッケージサイズが大きくなり、結果的に高密度実
装が不可能となる。また、リードフレーム３も結合リー
ド３ｂなどの特殊加工が必要であり高価なものとなる。
また、この構造のリードフレーム３では、厚さ方向の寸
法が約０．１２ｍｍと厚くなるため、パッケージ全体の
厚さも厚くなる。以上のように、従来の半導体パッケー
ジ素子は、必然的にパッケージサイズが大きくなる方向
であり、高密度実装に適さないという問題があった。こ
の発明は、上述の事情に鑑みなされたもので、パッケー
ジサイズが小型化され、高密度実装を可能にすると共
に、モールドのための成形金型を不要とし、低コストで
製造可能な３次元半導体装置、並びに半導体パッケージ
素子及びその製造方法を提供することを目的としてい
る。
垂直接続手段８の加工精度には限度があり、狭ピッチ
（１５０μｍ以下）に対応できない。したがって、必然
的にパッケージサイズが大きくなり、結果的に高密度実
装が不可能となる。また、リードフレーム３も結合リー
ド３ｂなどの特殊加工が必要であり高価なものとなる。
また、この構造のリードフレーム３では、厚さ方向の寸
法が約０．１２ｍｍと厚くなるため、パッケージ全体の
厚さも厚くなる。以上のように、従来の半導体パッケー
ジ素子は、必然的にパッケージサイズが大きくなる方向
であり、高密度実装に適さないという問題があった。こ
の発明は、上述の事情に鑑みなされたもので、パッケー
ジサイズが小型化され、高密度実装を可能にすると共
に、モールドのための成形金型を不要とし、低コストで
製造可能な３次元半導体装置、並びに半導体パッケージ
素子及びその製造方法を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体デバイスと、該半導
体デバイスに接続されたリードフレームと、前記半導体
デバイスを封止する封止樹脂とからなる半導体パッケー
ジ素子に係り、前記封止樹脂は、前記リードフレームの
両面と前記半導体デバイスとに接着された熱可塑性樹脂
で構成されていることを特徴としている。
め、請求項１記載の発明は、半導体デバイスと、該半導
体デバイスに接続されたリードフレームと、前記半導体
デバイスを封止する封止樹脂とからなる半導体パッケー
ジ素子に係り、前記封止樹脂は、前記リードフレームの
両面と前記半導体デバイスとに接着された熱可塑性樹脂
で構成されていることを特徴としている。
【０００７】また、請求項２記載の発明は、請求項１記
載の半導体パッケージ素子に係り、前記リードフレーム
は、回路パターンが形成されている金属箔で構成されて
いて、半導体デバイスの側面に対応する縁部にまで延び
ていることを特徴としている。
載の半導体パッケージ素子に係り、前記リードフレーム
は、回路パターンが形成されている金属箔で構成されて
いて、半導体デバイスの側面に対応する縁部にまで延び
ていることを特徴としている。
【０００８】また、請求項３記載の発明は、請求項１又
は２記載の半導体パッケージ素子に係り、前記リードフ
レームは、枠状の金属シートから形成されたリードフレ
ーム本体部の先端部にインナーリード部が形成されたも
のであり、該インナーリード部の両面に前記熱可塑性樹
脂が接着されていることを特徴としている。
は２記載の半導体パッケージ素子に係り、前記リードフ
レームは、枠状の金属シートから形成されたリードフレ
ーム本体部の先端部にインナーリード部が形成されたも
のであり、該インナーリード部の両面に前記熱可塑性樹
脂が接着されていることを特徴としている。
【０００９】また、請求項４記載の発明は、請求項１、
２又は３記載の半導体パッケージ素子に係り、前記リー
ドフレーム及びその両面の熱可塑性樹脂は、前記半導体
デバイスの両端に沿って折曲げられて内側の熱可塑性樹
脂が前記半導体デバイスに接着され、前記リードフレー
ムの端面が前記半導体デバイスの裏面側で露出されいる
ことを特徴としている。
２又は３記載の半導体パッケージ素子に係り、前記リー
ドフレーム及びその両面の熱可塑性樹脂は、前記半導体
デバイスの両端に沿って折曲げられて内側の熱可塑性樹
脂が前記半導体デバイスに接着され、前記リードフレー
ムの端面が前記半導体デバイスの裏面側で露出されいる
ことを特徴としている。
【００１０】また、請求項５記載の発明は、請求項１乃
至４のいずれか１に記載の半導体パッケージ素子に係
り、前記リードフレームは前記半導体デバイスの裏面に
沿って折曲げられて折曲リード部が形成され、この折曲
リード部が前記半導体デバイスの裏面で露出しているこ
とを特徴としている。
至４のいずれか１に記載の半導体パッケージ素子に係
り、前記リードフレームは前記半導体デバイスの裏面に
沿って折曲げられて折曲リード部が形成され、この折曲
リード部が前記半導体デバイスの裏面で露出しているこ
とを特徴としている。
【００１１】また、請求項６記載の発明は、請求項１乃
至５のいずれか１に記載の半導体パッケージ素子に係
り、前記リードフレームと前記半導体デバイスは導電性
バンプ及びパッドを介して接続されていることを特徴と
している。
至５のいずれか１に記載の半導体パッケージ素子に係
り、前記リードフレームと前記半導体デバイスは導電性
バンプ及びパッドを介して接続されていることを特徴と
している。
【００１２】また、請求項７記載の発明は、請求項１乃
至６のいずれか１に記載の半導体パッケージ素子に係
り、前記熱可塑性樹脂の上面に前記リードフレームの一
部を露出させた開口部が形成されていることを特徴とし
ている。
至６のいずれか１に記載の半導体パッケージ素子に係
り、前記熱可塑性樹脂の上面に前記リードフレームの一
部を露出させた開口部が形成されていることを特徴とし
ている。
【００１３】請求項８記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームに内側熱可塑性
樹脂を接着すると共に、該リードフレームに前記内側熱
可塑性樹脂から突出するバンプを形成する工程と、前記
内側熱可塑性樹脂を半導体デバイスに接着させると共に
前記リードフレームのバンプを該半導体デバイスに接続
する工程と、前記リードフレーム及び内側熱可塑性樹脂
を前記半導体デバイスの両端面に沿って折り曲げて接着
する工程と、前記リードフレームに外側熱可塑性樹脂を
接着する工程とを含むことを特徴としている。
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームに内側熱可塑性
樹脂を接着すると共に、該リードフレームに前記内側熱
可塑性樹脂から突出するバンプを形成する工程と、前記
内側熱可塑性樹脂を半導体デバイスに接着させると共に
前記リードフレームのバンプを該半導体デバイスに接続
する工程と、前記リードフレーム及び内側熱可塑性樹脂
を前記半導体デバイスの両端面に沿って折り曲げて接着
する工程と、前記リードフレームに外側熱可塑性樹脂を
接着する工程とを含むことを特徴としている。
【００１４】請求項９記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームの両面に内側及
び外側熱可塑性樹脂を接着すると共に、前記リードフレ
ームに前記内側熱可塑性樹脂から突出するバンプを形成
してフレキシブルリードフレーム部材を形成する工程
と、前記内側熱可塑性樹脂を半導体デバイスに接着させ
ると共に前記リードフレームのバンプを前記半導体デバ
イスに接続する工程と、前記フレキシブルリードフレー
ム部材を前記半導体デバイスの両端面に沿って折り曲げ
て接着する工程とを含むことを特徴としている。
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームの両面に内側及
び外側熱可塑性樹脂を接着すると共に、前記リードフレ
ームに前記内側熱可塑性樹脂から突出するバンプを形成
してフレキシブルリードフレーム部材を形成する工程
と、前記内側熱可塑性樹脂を半導体デバイスに接着させ
ると共に前記リードフレームのバンプを前記半導体デバ
イスに接続する工程と、前記フレキシブルリードフレー
ム部材を前記半導体デバイスの両端面に沿って折り曲げ
て接着する工程とを含むことを特徴としている。
【００１５】請求項１０記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属箔に熱可塑性
樹脂を接着する工程と、該金属箔にレジストを塗布する
工程と、回路パターンに対応したマスクを用いて露光現
像を行う工程と、金属箔をエッチングしてパターニング
を行い回路パターンを形成してリードフレームを形成す
る工程と、該リードフレームにバンプを形成する工程
と、該リードフレームの前記バンプ側にメッキ層を形成
する工程と、該メッキ層上に内側熱可塑性樹脂を接着す
ると共に前記バンプを露出させる工程と、前記リードフ
レームの前記バンプと反対側に外側熱可塑性樹脂を接着
する工程とによりフレキシブルリードフレーム部材を形
成し、前記内側熱可塑性樹脂を前記半導体デバイスに接
着させると共に前記バンプを前記半導体デバイスに接続
し、前記フレキシブルリードフレーム部材を前記半導体
デバイスの両端面に沿って折り曲げて接着することを特
徴としている。
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属箔に熱可塑性
樹脂を接着する工程と、該金属箔にレジストを塗布する
工程と、回路パターンに対応したマスクを用いて露光現
像を行う工程と、金属箔をエッチングしてパターニング
を行い回路パターンを形成してリードフレームを形成す
る工程と、該リードフレームにバンプを形成する工程
と、該リードフレームの前記バンプ側にメッキ層を形成
する工程と、該メッキ層上に内側熱可塑性樹脂を接着す
ると共に前記バンプを露出させる工程と、前記リードフ
レームの前記バンプと反対側に外側熱可塑性樹脂を接着
する工程とによりフレキシブルリードフレーム部材を形
成し、前記内側熱可塑性樹脂を前記半導体デバイスに接
着させると共に前記バンプを前記半導体デバイスに接続
し、前記フレキシブルリードフレーム部材を前記半導体
デバイスの両端面に沿って折り曲げて接着することを特
徴としている。
【００１６】請求項１１記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属シートからな
るリードフレーム本体部の前記半導体デバイス近傍に位
置する部分に薄肉のインナーリード部を形成する工程
と、前記リードフレーム本体部及びインナーリード部の
両面に熱可塑性樹脂を接着する工程と、該インナーリー
ド部の内面にバンプ形成する工程とによりリードフレー
ム構造体を形成し、該リードフレーム構造体を前記半導
体デバイス上に搬送し、前記バンプを前記半導体デバイ
スのパッドに接続し、前記インナーリード部とリードフ
レーム本体部を切断分離し、該インナーリード部を前記
半導体デバイスに接着することを特徴としている。
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属シートからな
るリードフレーム本体部の前記半導体デバイス近傍に位
置する部分に薄肉のインナーリード部を形成する工程
と、前記リードフレーム本体部及びインナーリード部の
両面に熱可塑性樹脂を接着する工程と、該インナーリー
ド部の内面にバンプ形成する工程とによりリードフレー
ム構造体を形成し、該リードフレーム構造体を前記半導
体デバイス上に搬送し、前記バンプを前記半導体デバイ
スのパッドに接続し、前記インナーリード部とリードフ
レーム本体部を切断分離し、該インナーリード部を前記
半導体デバイスに接着することを特徴としている。
【００１７】また、請求項１２記載の発明は、請求項７
記載の半導体パッケージ素子が複数個積層された３次元
半導体装置に係り、下層の前記半導体パッケージ素子の
開口部に露出されている前記リードフレームと、上層の
前記半導体パッケージ素子の裏面側に露出されている前
記リードフレームとが電気的に接続されていることを特
徴としている。
記載の半導体パッケージ素子が複数個積層された３次元
半導体装置に係り、下層の前記半導体パッケージ素子の
開口部に露出されている前記リードフレームと、上層の
前記半導体パッケージ素子の裏面側に露出されている前
記リードフレームとが電気的に接続されていることを特
徴としている。
【００１８】請求項１３記載の発明は、請求項１２記載
の３次元半導体装置に係り、上層の前記半導体パッケー
ジ素子の裏面側に露出されている部分は前記リードフレ
ームの折曲リード部であることを特徴としている。
の３次元半導体装置に係り、上層の前記半導体パッケー
ジ素子の裏面側に露出されている部分は前記リードフレ
ームの折曲リード部であることを特徴としている。
【００１９】請求項１４記載の発明は、半導体パッケー
ジ素子が複数個積層された３次元半導体装置の製造方法
に係り、請求項７記載の半導体パッケージ素子を複数個
重ね会わせ、リフロー又は熱圧着法により前記各半導体
パッケージ素子を機械的に接合すると共に、前記開口部
に塗布された導電性の接続材を溶融させて電気的接続を
行うことを特徴としている。
ジ素子が複数個積層された３次元半導体装置の製造方法
に係り、請求項７記載の半導体パッケージ素子を複数個
重ね会わせ、リフロー又は熱圧着法により前記各半導体
パッケージ素子を機械的に接合すると共に、前記開口部
に塗布された導電性の接続材を溶融させて電気的接続を
行うことを特徴としている。
【００２０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の第１実施例である
半導体パッケージ素子の構成を示す断面図である。この
例の半導体パッケージ素子Ａ１は、半導体デバイス１０
と、半導体デバイス１０の上方から側方に直角に折曲形
成された金属箔からなるリードフレーム１２と、半導体
デバイス１０とリードフレーム１２とを接続するパッド
１４及びバンプ１５と、リードフレーム１２の内側と半
導体デバイス１０との間に設けられた内側熱可塑性樹脂
１１と、リードフレーム１２の外側に設けられた外側熱
可塑性樹脂１３とで概略構成されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の第１実施例である
半導体パッケージ素子の構成を示す断面図である。この
例の半導体パッケージ素子Ａ１は、半導体デバイス１０
と、半導体デバイス１０の上方から側方に直角に折曲形
成された金属箔からなるリードフレーム１２と、半導体
デバイス１０とリードフレーム１２とを接続するパッド
１４及びバンプ１５と、リードフレーム１２の内側と半
導体デバイス１０との間に設けられた内側熱可塑性樹脂
１１と、リードフレーム１２の外側に設けられた外側熱
可塑性樹脂１３とで概略構成されている。
【００２１】リードフレーム１２は、金属箔に半導体デ
バイス１０に対応した回路パターンが形成された構成の
もので、薄い（好ましくは厚さが５０μｍ以下）の導電
性金属材料、例えば銅箔が使用される。半導体デバイス
１０とリードフレーム１２は、半導体デバイス１０に設
けたパッド１４とリードフレーム１２に設けたバンプ１
５とにより電気的、機械的に接続されている。なお、バ
ンプ１５はリードフレーム１２側に設けてもよい。熱可
塑性樹脂１１、１３の厚さはいずれもリードフレーム１
２と同様に厚さが５０μｍ以下が好ましい。これによ
り、外形形状が半導体アバイス１の外形に近い小型の半
導体パッケージ素子Ａ１が得られる。内外の熱可塑性樹
脂１１、１３とリードフレーム１２、及び内側熱可塑性
樹脂１１と半導体デバイス１０との接着は、約１５０〜
３５０°Ｃの温度のリフロー又は熱圧着法によって行わ
れる。また、パッド１４とバンプ１５とについても、バ
ンプ材質によって異なるが、約１５０〜３５０°Ｃの温
度のリフロー又は熱圧着法によって接合される。
バイス１０に対応した回路パターンが形成された構成の
もので、薄い（好ましくは厚さが５０μｍ以下）の導電
性金属材料、例えば銅箔が使用される。半導体デバイス
１０とリードフレーム１２は、半導体デバイス１０に設
けたパッド１４とリードフレーム１２に設けたバンプ１
５とにより電気的、機械的に接続されている。なお、バ
ンプ１５はリードフレーム１２側に設けてもよい。熱可
塑性樹脂１１、１３の厚さはいずれもリードフレーム１
２と同様に厚さが５０μｍ以下が好ましい。これによ
り、外形形状が半導体アバイス１の外形に近い小型の半
導体パッケージ素子Ａ１が得られる。内外の熱可塑性樹
脂１１、１３とリードフレーム１２、及び内側熱可塑性
樹脂１１と半導体デバイス１０との接着は、約１５０〜
３５０°Ｃの温度のリフロー又は熱圧着法によって行わ
れる。また、パッド１４とバンプ１５とについても、バ
ンプ材質によって異なるが、約１５０〜３５０°Ｃの温
度のリフロー又は熱圧着法によって接合される。
【００２２】図２は、この発明の第２実施例である半導
体パッケージ素子の構成を示す断面図である。この例の
半導体パッケージ素子Ａ２は、第１実施例（図１）の半
導体パッケージ素子Ａ１と略同一構造、すなわち、半導
体デバイス１０と、半導体デバイス１０の上方から側方
に直角に折曲形成された金属箔からなるリードフレーム
１２と、半導体デバイス１０と金属箔３とを接続するパ
ッド１４及びバンプ１５と、金属箔３の内側と半導体デ
バイス１０との間に設けられた内側の熱可塑性樹脂１１
と、金属箔３の外側に設けられた外側の熱可塑性樹脂１
３とで概略構成されている。そして、この第２実施例の
半導体パッケージ素子Ａ２が、第１実施例のものと異な
る点は、内側熱可塑性樹脂１１の外端部に折曲成形部１
１ａを加工成形して半導体デバイス１０の裏面１０ａに
接着し、さらにリードフレーム１２の外端部に折曲リー
ド部１２ａを加工成形して折曲成形部１１ａの裏面に接
着している。この構成により、半導体パッケージ素子Ａ
２を積層して後述する３次元半導体装置を構成する場
合、折曲リード部１２ａにより多段接続部の接続面積が
大きく取れるようになる。
体パッケージ素子の構成を示す断面図である。この例の
半導体パッケージ素子Ａ２は、第１実施例（図１）の半
導体パッケージ素子Ａ１と略同一構造、すなわち、半導
体デバイス１０と、半導体デバイス１０の上方から側方
に直角に折曲形成された金属箔からなるリードフレーム
１２と、半導体デバイス１０と金属箔３とを接続するパ
ッド１４及びバンプ１５と、金属箔３の内側と半導体デ
バイス１０との間に設けられた内側の熱可塑性樹脂１１
と、金属箔３の外側に設けられた外側の熱可塑性樹脂１
３とで概略構成されている。そして、この第２実施例の
半導体パッケージ素子Ａ２が、第１実施例のものと異な
る点は、内側熱可塑性樹脂１１の外端部に折曲成形部１
１ａを加工成形して半導体デバイス１０の裏面１０ａに
接着し、さらにリードフレーム１２の外端部に折曲リー
ド部１２ａを加工成形して折曲成形部１１ａの裏面に接
着している。この構成により、半導体パッケージ素子Ａ
２を積層して後述する３次元半導体装置を構成する場
合、折曲リード部１２ａにより多段接続部の接続面積が
大きく取れるようになる。
【００２３】図３は、この発明の第３実施例である３次
元半導体装置の構成を示す断面図である。図３（ａ）に
示すように、この例では、多段接続するために第１実施
例の半導体パッケージ素子Ａ１と同一構造のものを使用
し、外側熱可塑性樹脂１３の上面の両端部に多段接続用
の開口部１６を形成してリードフレーム１２を露出した
構造とした半導体パッケージ素子Ａ３を構成している。
この開口部１６は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図３（ｂ）に示すように、図３（ａ）に示す半導体
パッケージ素子Ａ３を最下層と２層と３層に使用し、最
上層には図１の第１実施例と同じ構造の半導体パッケー
ジ素子Ａ１を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部１６に塗
布された半田又は導電性ペースト等の接続材１７を用い
て、上側の半導体パッケージ素子のリードフレーム１２
の端面と、下部の半導体パッケージ素子のリードフレー
ム１２の露出部分とを接続することにより行う。
元半導体装置の構成を示す断面図である。図３（ａ）に
示すように、この例では、多段接続するために第１実施
例の半導体パッケージ素子Ａ１と同一構造のものを使用
し、外側熱可塑性樹脂１３の上面の両端部に多段接続用
の開口部１６を形成してリードフレーム１２を露出した
構造とした半導体パッケージ素子Ａ３を構成している。
この開口部１６は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図３（ｂ）に示すように、図３（ａ）に示す半導体
パッケージ素子Ａ３を最下層と２層と３層に使用し、最
上層には図１の第１実施例と同じ構造の半導体パッケー
ジ素子Ａ１を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部１６に塗
布された半田又は導電性ペースト等の接続材１７を用い
て、上側の半導体パッケージ素子のリードフレーム１２
の端面と、下部の半導体パッケージ素子のリードフレー
ム１２の露出部分とを接続することにより行う。
【００２４】この例の３次元半導体装置の製造は、半導
体パッケージ素子を４段（この個数は自由である）重ね
て、リフロー又は熱圧着法（温度が約１５０〜３５０°
Ｃ）等により多段接続する。これにより、約１５０〜３
５０°Ｃで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材１７が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材１７の材質によっ
て最適の温度が決定される。
体パッケージ素子を４段（この個数は自由である）重ね
て、リフロー又は熱圧着法（温度が約１５０〜３５０°
Ｃ）等により多段接続する。これにより、約１５０〜３
５０°Ｃで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材１７が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材１７の材質によっ
て最適の温度が決定される。
【００２５】図４は、この発明の第４実施例である３次
元半導体装置の構成を示す断面図である。図４（ａ）に
示すように、この例では、多段接続するために第２実施
例の半導体パッケージ素子Ａ２と同一構造のものを使用
し、外側熱可塑性樹脂１３の上面の両端部に多段接続用
の開口部１６を形成し、リードフレーム１２を露出した
構造とした半導体パッケージ素子Ａ４を構成している。
この開口部１６は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図４（ｂ）に示すように、図４（ａ）に示す半導体
パッケージ素子Ａ４を最下層と２層と３層に使用し、最
上層には図２の第２実施例と同じ構造の半導体パッケー
ジ素子Ａ２を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部１６に塗
布された半田又は導電性ペースト等の接続材１７を用い
て、上部の半導体パッケージ素子のリードフレーム１２
の折曲リード部１２ａと、下部の半導体パッケージ素子
のリードフレーム１２の露出部分とを接続することによ
り行う。
元半導体装置の構成を示す断面図である。図４（ａ）に
示すように、この例では、多段接続するために第２実施
例の半導体パッケージ素子Ａ２と同一構造のものを使用
し、外側熱可塑性樹脂１３の上面の両端部に多段接続用
の開口部１６を形成し、リードフレーム１２を露出した
構造とした半導体パッケージ素子Ａ４を構成している。
この開口部１６は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図４（ｂ）に示すように、図４（ａ）に示す半導体
パッケージ素子Ａ４を最下層と２層と３層に使用し、最
上層には図２の第２実施例と同じ構造の半導体パッケー
ジ素子Ａ２を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部１６に塗
布された半田又は導電性ペースト等の接続材１７を用い
て、上部の半導体パッケージ素子のリードフレーム１２
の折曲リード部１２ａと、下部の半導体パッケージ素子
のリードフレーム１２の露出部分とを接続することによ
り行う。
【００２６】この例の３次元半導体装置の製造は、半導
体パッケージ素子を４段（この個数は自由である）重ね
て、リフロー又は熱圧着法（温度が約１５０〜３５０°
Ｃ）等により多段接続する。これにより、約１５０〜３
５０°Ｃで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材１７が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材１７の材質によっ
て最適の温度が決定される。折曲リード部１２ａにより
多段接続部の接続面積が大きく取れるようになり、安定
した信頼性の高い多段接続構造の３次元半導体装置が得
られる。
体パッケージ素子を４段（この個数は自由である）重ね
て、リフロー又は熱圧着法（温度が約１５０〜３５０°
Ｃ）等により多段接続する。これにより、約１５０〜３
５０°Ｃで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材１７が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材１７の材質によっ
て最適の温度が決定される。折曲リード部１２ａにより
多段接続部の接続面積が大きく取れるようになり、安定
した信頼性の高い多段接続構造の３次元半導体装置が得
られる。
【００２７】図５は、この発明の第５実施例である半導
体パッケージ素子の製造方法を示す製造工程図である。
図５（ａ）に示す工程では、金属箔からなるリードフレ
ーム１２の内側に、約１５０°Ｃの温度で接着性が出る
内側熱可塑性樹脂１１をリフロー又は熱圧着し、この内
側熱可塑性樹脂１１にバンプ１５を形成するための孔１
９を、エッチング、レーザー法等により形成する。この
孔１９は金属箔３がむき出しになっていても差し支えな
いが、必要に応じて電解、無電解メッキ法によってＮｉ
−Ａｕ、Ｐｄメッキを施してもよい。その後、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、導電性ぺ一ストによりバンプ１５を形成する。な
お、熱可塑性樹脂は、非感光性、感光性のどちらの特性
でもよいが、感光性の方がフォトエッチングの際のプロ
セス数が少なくなるため望ましい材料である。
体パッケージ素子の製造方法を示す製造工程図である。
図５（ａ）に示す工程では、金属箔からなるリードフレ
ーム１２の内側に、約１５０°Ｃの温度で接着性が出る
内側熱可塑性樹脂１１をリフロー又は熱圧着し、この内
側熱可塑性樹脂１１にバンプ１５を形成するための孔１
９を、エッチング、レーザー法等により形成する。この
孔１９は金属箔３がむき出しになっていても差し支えな
いが、必要に応じて電解、無電解メッキ法によってＮｉ
−Ａｕ、Ｐｄメッキを施してもよい。その後、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、導電性ぺ一ストによりバンプ１５を形成する。な
お、熱可塑性樹脂は、非感光性、感光性のどちらの特性
でもよいが、感光性の方がフォトエッチングの際のプロ
セス数が少なくなるため望ましい材料である。
【００２８】図５（ｂ）に示す工程では、リードフレー
ム１２のバンプ１５と半導体デバイス１０のパッド１４
をフリップチップボンダを用いて位置合わせを行いリフ
ロー又は熱圧着を行う。このとき、半導体デバイス１０
と内側熱可塑性樹脂１１とは、約１５０°Ｃの温度で接
着性が出る熱可塑性樹脂特性を利用して、パッド１４と
バンプ１５の部分を除いて全面的に接着させることがで
きる。次に、図５（ｃ）に示すように、リードフレーム
１２及び内側熱可塑性樹脂１１を半導体デバイス１０の
両端面に沿って折り曲げると同時に約１５０°Ｃの熱を
加えることによりリフロー又は熱圧着する。なお、内側
熱可塑性樹脂１１及びリードフレーム１２の端部が半導
体デバイス１０の裏面よりはみ出た場合は、同一面にな
るように切断し、好ましくは研磨１２を行う。この工程
により、半導体デバイス１０のデバイス面（上面）及び
端面１０ｂが熱可塑性樹脂１１で樹脂封止された構造と
なる。
ム１２のバンプ１５と半導体デバイス１０のパッド１４
をフリップチップボンダを用いて位置合わせを行いリフ
ロー又は熱圧着を行う。このとき、半導体デバイス１０
と内側熱可塑性樹脂１１とは、約１５０°Ｃの温度で接
着性が出る熱可塑性樹脂特性を利用して、パッド１４と
バンプ１５の部分を除いて全面的に接着させることがで
きる。次に、図５（ｃ）に示すように、リードフレーム
１２及び内側熱可塑性樹脂１１を半導体デバイス１０の
両端面に沿って折り曲げると同時に約１５０°Ｃの熱を
加えることによりリフロー又は熱圧着する。なお、内側
熱可塑性樹脂１１及びリードフレーム１２の端部が半導
体デバイス１０の裏面よりはみ出た場合は、同一面にな
るように切断し、好ましくは研磨１２を行う。この工程
により、半導体デバイス１０のデバイス面（上面）及び
端面１０ｂが熱可塑性樹脂１１で樹脂封止された構造と
なる。
【００２９】最後に、図５（ｄ）に示すように、外側熱
可塑性樹脂１３をリードフレーム１２に接着する。すな
わち、約１５０°Ｃの温度で接着性が出る特性を利用し
てリードフレーム１２の上面及び側面に外側熱可塑性樹
脂１３を接着する。これにより、リードフレーム１２の
外側も外側熱可塑性樹脂１３で樹脂封止される。この工
程により第１実施例の半導体パッケージ素子Ａ１が製造
される。この例の製造方法では、樹脂封止に金型を用い
ることなく、リフロー又は熱圧着等の方法によって安定
した信頼性の高い、チップサイズに近い小型半導体パッ
ケージ素子を低コストで製造することができる。
可塑性樹脂１３をリードフレーム１２に接着する。すな
わち、約１５０°Ｃの温度で接着性が出る特性を利用し
てリードフレーム１２の上面及び側面に外側熱可塑性樹
脂１３を接着する。これにより、リードフレーム１２の
外側も外側熱可塑性樹脂１３で樹脂封止される。この工
程により第１実施例の半導体パッケージ素子Ａ１が製造
される。この例の製造方法では、樹脂封止に金型を用い
ることなく、リフロー又は熱圧着等の方法によって安定
した信頼性の高い、チップサイズに近い小型半導体パッ
ケージ素子を低コストで製造することができる。
【００３０】上記図５に示す第５実施例の製造方法で
は、外側の熱可塑性樹脂１３を最後に圧着しているが、
最初にリードフレームの両面に熱可塑性樹脂を圧着して
フレキシブルリードフレーム部材として構成することも
できる。すなわち、図６の第６実施例による製造方法に
示すように、金属箔からなるリードフレーム１２に内側
熱可塑性樹脂（約１５０°Ｃの温度で接着性が出る熱可
塑性樹）１１をリフロー又は熱圧着し、この熱可塑性樹
脂１１に孔１９を形成し、この孔１９にバンプ１５を形
成する。ここまでは図５（ａ）と同じ工程である。次
に、リードフレーム１２に外側熱可塑性樹脂１３をリフ
ロー又は熱圧着する。これにより、熱可塑性樹脂１１、
１３が両面に接着封止されたフレキシブルリードフレー
ム部材Ｆが作成される。このフレキシブルリードフレー
ム部材Ｆのバンプ１５と半導体デバイス１０のパッド１
４を位置合わせを行い、フレキシブルリードフレーム部
材Ｆのリフロー又は熱圧着で半導体デバイス１０に接着
し、半導体デバイス１０の裏面と同一面となるようにフ
レキシブルリードフレーム部材Ｆの端部を切断すること
により、図５（ｄ）に示すような半導体パッケージ素子
が製造される。
は、外側の熱可塑性樹脂１３を最後に圧着しているが、
最初にリードフレームの両面に熱可塑性樹脂を圧着して
フレキシブルリードフレーム部材として構成することも
できる。すなわち、図６の第６実施例による製造方法に
示すように、金属箔からなるリードフレーム１２に内側
熱可塑性樹脂（約１５０°Ｃの温度で接着性が出る熱可
塑性樹）１１をリフロー又は熱圧着し、この熱可塑性樹
脂１１に孔１９を形成し、この孔１９にバンプ１５を形
成する。ここまでは図５（ａ）と同じ工程である。次
に、リードフレーム１２に外側熱可塑性樹脂１３をリフ
ロー又は熱圧着する。これにより、熱可塑性樹脂１１、
１３が両面に接着封止されたフレキシブルリードフレー
ム部材Ｆが作成される。このフレキシブルリードフレー
ム部材Ｆのバンプ１５と半導体デバイス１０のパッド１
４を位置合わせを行い、フレキシブルリードフレーム部
材Ｆのリフロー又は熱圧着で半導体デバイス１０に接着
し、半導体デバイス１０の裏面と同一面となるようにフ
レキシブルリードフレーム部材Ｆの端部を切断すること
により、図５（ｄ）に示すような半導体パッケージ素子
が製造される。
【００３１】図７は、この発明の第７実施例である半導
体パッケージ素子の製造方法を示す製造工程図であっ
て、フレキブルリードフレーム部材を適用した半導体パ
ッケージ素子の製造工程を示している。なお、レジスト
塗布、露光現像等は上方から行われるが、説明のため上
下を逆にして図示している。図７（ａ）に示すように、
リードフレーム１２用の金属箔として、厚さ１５〜１８
μｍの薄い銅箔１２Ａを用意する。次に、図７（ｂ）に
示すように、銅箔１２Ａに外側熱可塑性樹脂１３を、約
１５０°Ｃで接着性が出る熱可塑性樹脂特性を利用して
熱圧着する。次に、図７（ｃ）に示すように、銅箔１２
Ａを回路パターンに形成するためのレジスト２４Ａをス
ピンコート法等により塗布する。
体パッケージ素子の製造方法を示す製造工程図であっ
て、フレキブルリードフレーム部材を適用した半導体パ
ッケージ素子の製造工程を示している。なお、レジスト
塗布、露光現像等は上方から行われるが、説明のため上
下を逆にして図示している。図７（ａ）に示すように、
リードフレーム１２用の金属箔として、厚さ１５〜１８
μｍの薄い銅箔１２Ａを用意する。次に、図７（ｂ）に
示すように、銅箔１２Ａに外側熱可塑性樹脂１３を、約
１５０°Ｃで接着性が出る熱可塑性樹脂特性を利用して
熱圧着する。次に、図７（ｃ）に示すように、銅箔１２
Ａを回路パターンに形成するためのレジスト２４Ａをス
ピンコート法等により塗布する。
【００３２】次に、図７（ｄ）に示すように、回路パタ
ーンに対応したマスクを用いて露光現像を行い回路パタ
ーンに対応した現像後レジスト２４を形成し、銅箔１２
Ａのエッチング準備をする。次に、図７（ｅ）に示すよ
うに、銅箔１２Ａを必要なパターンにエッチングして銅
箔パターニングを行い回路パターン２６を形成する。こ
れにより、銅箔１２Ａは半導体デバイス１０に対応した
回路パターン２６が形成されたリードフレーム１２とし
て構成される。次に、図７（ｆ）に示すように、リード
フレーム１２に必要に応じて、電解或いは無電解メッキ
法によりメツキ層１８を形成する。メッキ層１８は、例
えば、Ｎｉ−Ａｕ、Ｐｄ、Ｓｎ／Ｐｂ、Ｓｎ、Ｚｎ等が
使用される。同時に、導電性のバンプ１５を、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、あるいは導電性ぺ一ストによるバンプ形成法等によ
り形成する。なお、バンプ１５はメッキ層１８の形成の
後でもよい。
ーンに対応したマスクを用いて露光現像を行い回路パタ
ーンに対応した現像後レジスト２４を形成し、銅箔１２
Ａのエッチング準備をする。次に、図７（ｅ）に示すよ
うに、銅箔１２Ａを必要なパターンにエッチングして銅
箔パターニングを行い回路パターン２６を形成する。こ
れにより、銅箔１２Ａは半導体デバイス１０に対応した
回路パターン２６が形成されたリードフレーム１２とし
て構成される。次に、図７（ｆ）に示すように、リード
フレーム１２に必要に応じて、電解或いは無電解メッキ
法によりメツキ層１８を形成する。メッキ層１８は、例
えば、Ｎｉ−Ａｕ、Ｐｄ、Ｓｎ／Ｐｂ、Ｓｎ、Ｚｎ等が
使用される。同時に、導電性のバンプ１５を、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、あるいは導電性ぺ一ストによるバンプ形成法等によ
り形成する。なお、バンプ１５はメッキ層１８の形成の
後でもよい。
【００３３】次に、図７（ｇ）に示すように、内側熱可
塑性樹脂１１をリードフレーム１２のパターン化された
面のメッキ層１８上にリフロー又は熱圧着する。このリ
フロー又は熱圧着は、約１５０°Ｃで接着性が出る熱可
塑性樹脂特性を利用して行われる。次にバンプ１５の形
成部分の熱可塑性樹脂１１をエッチングあるいはレーザ
ー法等により加工し、バンプ１５を露出させる。なお、
事前に半導体デバイス１０の電極パッド１４に対応した
位置に孔を形成した熱可塑性樹脂１１を接着させるよう
にしてもよい。次に、図７（ｈ）に示すように、外側熱
可塑性樹脂１３にリードフレーム１２を露出させた孔１
９をエッチング、レーザー法等により形成し、これに多
段接続用のスタックパッド２０を形成する。なお、スタ
ックパッド２０を形成せず、リードフレーム１２が孔１
９からむき出しになっていても差し支えないが、必要に
応じてこの孔の部分のリードフレーム１２に電解、無電
解メッキ法によってＮｉ−Ａｕ、Ｐｄメッキ等を施す。
この工程により、フレキシブルリードフレーム部材Ｆが
構成される。
塑性樹脂１１をリードフレーム１２のパターン化された
面のメッキ層１８上にリフロー又は熱圧着する。このリ
フロー又は熱圧着は、約１５０°Ｃで接着性が出る熱可
塑性樹脂特性を利用して行われる。次にバンプ１５の形
成部分の熱可塑性樹脂１１をエッチングあるいはレーザ
ー法等により加工し、バンプ１５を露出させる。なお、
事前に半導体デバイス１０の電極パッド１４に対応した
位置に孔を形成した熱可塑性樹脂１１を接着させるよう
にしてもよい。次に、図７（ｈ）に示すように、外側熱
可塑性樹脂１３にリードフレーム１２を露出させた孔１
９をエッチング、レーザー法等により形成し、これに多
段接続用のスタックパッド２０を形成する。なお、スタ
ックパッド２０を形成せず、リードフレーム１２が孔１
９からむき出しになっていても差し支えないが、必要に
応じてこの孔の部分のリードフレーム１２に電解、無電
解メッキ法によってＮｉ−Ａｕ、Ｐｄメッキ等を施す。
この工程により、フレキシブルリードフレーム部材Ｆが
構成される。
【００３４】次に、図７（ｉ）に示すように、フレキシ
ブルリードフレーム部材Ｆのバンプ１５と半導体デバイ
ス１０のパッド１４とをチップボンダを用いて位置合わ
せし、熱圧着を行う。このとき、約温度１５０°Ｃで接
着性がでる特性を利用し、バンプ１５の部分を除いて内
側熱可塑性樹脂１１を半導体デバイス１０に全面的に接
着させることができる。次に、図７（ｊ）に示すよう
に、フレキシブルリードフレーム部材Ｆを半導体デバイ
ス１０の両端面に沿って折り曲げると同時にリフロー又
は熱圧着する。これにより、半導体デバイス１０のデバ
イス面及び端面が樹脂封止された構造となり、信頼性の
高い半導体パッケージ素子が得られる。なお、図７
（ｉ）及び（ｊ）に示した２工程は同時処理工程で行う
ことも可能である。
ブルリードフレーム部材Ｆのバンプ１５と半導体デバイ
ス１０のパッド１４とをチップボンダを用いて位置合わ
せし、熱圧着を行う。このとき、約温度１５０°Ｃで接
着性がでる特性を利用し、バンプ１５の部分を除いて内
側熱可塑性樹脂１１を半導体デバイス１０に全面的に接
着させることができる。次に、図７（ｊ）に示すよう
に、フレキシブルリードフレーム部材Ｆを半導体デバイ
ス１０の両端面に沿って折り曲げると同時にリフロー又
は熱圧着する。これにより、半導体デバイス１０のデバ
イス面及び端面が樹脂封止された構造となり、信頼性の
高い半導体パッケージ素子が得られる。なお、図７
（ｉ）及び（ｊ）に示した２工程は同時処理工程で行う
ことも可能である。
【００３５】図８は、この発明の第８実施例である半導
体パッケージ素子の製造方法を示す製造工程図であっ
て、金属シートからなる一般的なリードフレームを使用
した場合の製造方法を示している。図８（ａ）の断面図
及び（ｂ）の平面図に示すように、枠状の金属シートか
らリードフレーム本体部３０を形成し、このリードフレ
ーム本体部３０の先端部をハーフエッチング法等のエッ
チングを施すことにより薄肉のインナーリード部３１を
形成する。このインナーリード３１の厚みｔはリードフ
レーム本体部３０のそれに対し格段に薄く形成されてい
る。例えば、リードフレーム本体部３０の厚さが約１２
０μｍレベルに対して、インナーリード３１の部分の厚
さ（寸法ｔ）は、１５〜１８μｍ程度の薄肉に形成され
ている。
体パッケージ素子の製造方法を示す製造工程図であっ
て、金属シートからなる一般的なリードフレームを使用
した場合の製造方法を示している。図８（ａ）の断面図
及び（ｂ）の平面図に示すように、枠状の金属シートか
らリードフレーム本体部３０を形成し、このリードフレ
ーム本体部３０の先端部をハーフエッチング法等のエッ
チングを施すことにより薄肉のインナーリード部３１を
形成する。このインナーリード３１の厚みｔはリードフ
レーム本体部３０のそれに対し格段に薄く形成されてい
る。例えば、リードフレーム本体部３０の厚さが約１２
０μｍレベルに対して、インナーリード３１の部分の厚
さ（寸法ｔ）は、１５〜１８μｍ程度の薄肉に形成され
ている。
【００３６】次いで、図８（ｃ）に示すように、リード
フレーム本体部３０及びインナーリード部３１の両面
に、熱可塑性樹脂１１、１３（共に厚さ５０μｍ以下）
を接着する。その後、熱可塑性樹脂１１のバンプ形成部
に当たる領域をエッチング、レーザー等の方法によって
バンプ形成用の孔３３を形成する。孔３３はインナーリ
ード部３１がむき出しになっていても差し支えないが、
必要に応じて電解、無電解メッキ法によってＮｉ−Ａ
ｕ、Ｐｄメッキを施す。その後、スタッドバンプ、ハン
ダバンプ、導電性バンプ等のバンプ１５を、スタッドバ
ンプ形成法、ハンダボール法、ハンダ印刷リフロー法、
導電性ぺーストによるバンプ形成法等により形成する。
このように構成されたリードフレーム構造体３４は、半
導体デバイス１０上に搬送され、インナーリード部３１
に設けられたバンプ１５が半導体デバイス１０のパッド
１４に接続される。そして、インナーリード３１とリー
ドフレーム本体部３０とは切断線３５で切断分離され、
インナーリード部３１及びその両面の熱可塑性樹脂１
１、１３の端部が半導体デバイス１０の端面に沿って折
曲げられてリフロー又は熱圧着される。
フレーム本体部３０及びインナーリード部３１の両面
に、熱可塑性樹脂１１、１３（共に厚さ５０μｍ以下）
を接着する。その後、熱可塑性樹脂１１のバンプ形成部
に当たる領域をエッチング、レーザー等の方法によって
バンプ形成用の孔３３を形成する。孔３３はインナーリ
ード部３１がむき出しになっていても差し支えないが、
必要に応じて電解、無電解メッキ法によってＮｉ−Ａ
ｕ、Ｐｄメッキを施す。その後、スタッドバンプ、ハン
ダバンプ、導電性バンプ等のバンプ１５を、スタッドバ
ンプ形成法、ハンダボール法、ハンダ印刷リフロー法、
導電性ぺーストによるバンプ形成法等により形成する。
このように構成されたリードフレーム構造体３４は、半
導体デバイス１０上に搬送され、インナーリード部３１
に設けられたバンプ１５が半導体デバイス１０のパッド
１４に接続される。そして、インナーリード３１とリー
ドフレーム本体部３０とは切断線３５で切断分離され、
インナーリード部３１及びその両面の熱可塑性樹脂１
１、１３の端部が半導体デバイス１０の端面に沿って折
曲げられてリフロー又は熱圧着される。
【００３７】この第８実施例では、リードフレーム本体
部３０と連携した構造をとっているため、現在までに蓄
積されたリードフレームを用いた半導体装置の組立、選
別検査、その他のプロセスと設備が流用可能となり、上
記各実施例と同様のチップサイズ化された半導体パッケ
ージ素子が低コスト化で製造できる。以上、この発明の
実施例を図面により詳述してきたが、具体的な構成はこ
の実施例に限られるものではなく、この発明の要旨を逸
脱しない範囲の設計の変更等があってもこの発明に含ま
れる。例えば、上記実施例の半導体パッケージ素子は、
３次元半導体装置に好適であるが、これに限定するもの
ではなく、単体でも薄型チップサイズで信頼性の高い半
導体装置として利用可能である。なお、単体の半導体装
置として使用する場合は、半導体デバイス１の裏面にも
内側熱可塑性樹脂１１の端面を折曲げて圧着し、半導体
デバイス１の全体を樹脂封止することも可能である。な
お、上記各実施例において、熱可塑性樹脂は、非感光
性、感光性のどちらの特性でも利用可能であるが、感光
性の方がエッチングの際のプロセス数が少なくなるため
望ましい材料である。
部３０と連携した構造をとっているため、現在までに蓄
積されたリードフレームを用いた半導体装置の組立、選
別検査、その他のプロセスと設備が流用可能となり、上
記各実施例と同様のチップサイズ化された半導体パッケ
ージ素子が低コスト化で製造できる。以上、この発明の
実施例を図面により詳述してきたが、具体的な構成はこ
の実施例に限られるものではなく、この発明の要旨を逸
脱しない範囲の設計の変更等があってもこの発明に含ま
れる。例えば、上記実施例の半導体パッケージ素子は、
３次元半導体装置に好適であるが、これに限定するもの
ではなく、単体でも薄型チップサイズで信頼性の高い半
導体装置として利用可能である。なお、単体の半導体装
置として使用する場合は、半導体デバイス１の裏面にも
内側熱可塑性樹脂１１の端面を折曲げて圧着し、半導体
デバイス１の全体を樹脂封止することも可能である。な
お、上記各実施例において、熱可塑性樹脂は、非感光
性、感光性のどちらの特性でも利用可能であるが、感光
性の方がエッチングの際のプロセス数が少なくなるため
望ましい材料である。
【００３８】
【発明の効果】以上説明したように、この発明の半導体
パッケージ素子によれば、リードフレームの両面に接着
された内外の熱可塑性樹脂を半導体デバイスの樹脂封止
として用いる構成にしたので、熱可塑性樹脂が半導体デ
バイスの封止、接着、外装の役目をし、他の接着材料、
外装材料等が不要となり、他種類の材料間による不整合
が生じないため信頼性の高い半導体パッケージ素子及び
３次元半導体装置が得られると共に、熱可塑性樹脂の熱
接着性を利用してリードフレーム及び半導体デバイスと
接着できるので、樹脂モールドのような金型が不要とな
り、低コストで製造できる。また、薄い平坦なリードフ
レームと熱可塑性樹脂により半導体デバイスの外形に近
いチップサイズの小型化された半導体パッケージ素子が
得られる。また、熱可塑性樹脂を使用したことにより、
また、多段接続して３次元半導体装置を構成する場合、
熱可塑性樹脂の特定温度領域で発生する接着特性を利用
して接着できるので簡単なリフロー又は熱圧着操作で容
易にかつ高強度で多段接続できる。
パッケージ素子によれば、リードフレームの両面に接着
された内外の熱可塑性樹脂を半導体デバイスの樹脂封止
として用いる構成にしたので、熱可塑性樹脂が半導体デ
バイスの封止、接着、外装の役目をし、他の接着材料、
外装材料等が不要となり、他種類の材料間による不整合
が生じないため信頼性の高い半導体パッケージ素子及び
３次元半導体装置が得られると共に、熱可塑性樹脂の熱
接着性を利用してリードフレーム及び半導体デバイスと
接着できるので、樹脂モールドのような金型が不要とな
り、低コストで製造できる。また、薄い平坦なリードフ
レームと熱可塑性樹脂により半導体デバイスの外形に近
いチップサイズの小型化された半導体パッケージ素子が
得られる。また、熱可塑性樹脂を使用したことにより、
また、多段接続して３次元半導体装置を構成する場合、
熱可塑性樹脂の特定温度領域で発生する接着特性を利用
して接着できるので簡単なリフロー又は熱圧着操作で容
易にかつ高強度で多段接続できる。
【図１】この発明の第１実施例である半導体パッケージ
素子の縦断側面図である。
素子の縦断側面図である。
【図２】この発明の第２実施例である半導体パッケージ
素子の縦断側面図である。
素子の縦断側面図である。
【図３】この発明の第３実施例である３次元半導体装置
の縦断側面図であって、（ａ）は半導体パッケージ素
子、（ｂ）は３次元半導体装置を示す。
の縦断側面図であって、（ａ）は半導体パッケージ素
子、（ｂ）は３次元半導体装置を示す。
【図４】この発明の第４実施例である３次元半導体装置
の縦断側面図であって、（ａ）は半導体パッケージ素
子、（ｂ）は３次元半導体装置を示す。
の縦断側面図であって、（ａ）は半導体パッケージ素
子、（ｂ）は３次元半導体装置を示す。
【図５】この発明の第５実施例である半導体パッケージ
素子の製造方法を示す工程図である。
素子の製造方法を示す工程図である。
【図６】この発明の第６実施例である半導体パッケージ
素子の製造方法を示す工程図である。
素子の製造方法を示す工程図である。
【図７】この発明の第７実施例である半導体パッケージ
素子の製造方法を示す工程図である。
素子の製造方法を示す工程図である。
【図８】この発明の第８実施例である半導体パッケージ
素子の製造方法を示す工程図である。
素子の製造方法を示す工程図である。
【図９】従来の３次元半導体装置用半導体パッケージ素
子の縦断側面図である。
子の縦断側面図である。
【図１０】従来の３次元半導体装置の縦断側面図であ
る。
る。
１０ 半導体デバイス １１ 内側熱可塑性樹脂 １２ リードフレーム １２ａ 折曲リード部 １３ 外側熱可塑性樹脂 １４ パッド １５ バンプ １６ 開口部 ３０ リードフレーム本体部 ３１ インナーリード部 Ａ１、Ａ２ 半導体パッケージ素子 Ｆ フレキシブルリードフレーム部材 ３４ リードフレーム構造体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−340981（ＪＰ，Ａ) 特開 平８−97312（ＪＰ，Ａ) 特開 平５−198694（ＪＰ，Ａ) 特開 平７−283275（ＪＰ，Ａ) 特開 平９−22976（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/56 H01L 23/12 501
Claims (14)
- 【請求項１】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子であっ
て、前記封止樹脂は、前記リードフレームの両面と前記
半導体デバイスとに接着された熱可塑性樹脂で構成され
ていることを特徴とする半導体パッケージ素子。 - 【請求項２】 前記リードフレームは、回路パターンが
形成されている金属箔で構成されていて、半導体デバイ
スの側面に対応する縁部にまで延びていることを特徴と
する請求項１記載の半導体パッケージ素子。 - 【請求項３】 前記リードフレームは、枠状の金属シー
トから形成されたリードフレーム本体部の先端部にイン
ナーリード部が形成されたものであり、該インナーリー
ド部の両面に前記熱可塑性樹脂が接着されていることを
特徴とする請求項１又は２記載の半導体パッケージ素
子。 - 【請求項４】 前記リードフレーム及びその両面の熱可
塑性樹脂は、前記半導体デバイスの両端に沿って折曲げ
られて内側の熱可塑性樹脂が前記半導体デバイスに接着
され、前記リードフレームの端面が前記半導体デバイス
の裏面側で露出されいることを特徴とする請求項１、２
又は３記載の半導体パッケージ素子。 - 【請求項５】 前記リードフレームは前記半導体デバイ
スの裏面に沿って折曲げられて折曲リード部が形成さ
れ、この折曲リード部が前記半導体デバイスの裏面で露
出していることを特徴とする請求項１乃至４のいずれか
１に記載の半導体パッケージ素子。 - 【請求項６】 前記リードフレームと前記半導体デバイ
スは導電性バンプ及びパッドを介して接続されているこ
とを特徴とする請求項１乃至５のいずれか１に記載の半
導体パッケージ素子。 - 【請求項７】 前記熱可塑性樹脂の上面に前記リードフ
レームの一部を露出させた開口部が形成されていること
を特徴とする請求項１乃至６のいずれか１に記載の半導
体パッケージ素子。 - 【請求項８】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子の製造
方法であって、 回路パターンが形成された金属箔からなるリードフレー
ムに内側熱可塑性樹脂を接着すると共に、該リードフレ
ームに前記内側熱可塑性樹脂から突出するバンプを形成
する工程と、前記内側熱可塑性樹脂を半導体デバイスに
接着させると共に前記リードフレームのバンプを該半導
体デバイスに接続する工程と、前記リードフレーム及び
内側熱可塑性樹脂を前記半導体デバイスの両端面に沿っ
て折り曲げて接着する工程と、前記リードフレームに外
側熱可塑性樹脂を接着する工程とを含むことを特徴とす
る半導体パッケージ素子の製造方法。 - 【請求項９】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子の製造
方法であって、 回路パターンが形成された金属箔からなるリードフレー
ムの両面に内側及び外側熱可塑性樹脂を接着すると共
に、前記リードフレームに前記内側熱可塑性樹脂から突
出するバンプを形成してフレキシブルリードフレーム部
材を形成する工程と、前記内側熱可塑性樹脂を半導体デ
バイスに接着させると共に前記リードフレームのバンプ
を前記半導体デバイスに接続する工程と、前記フレキシ
ブルリードフレーム部材を前記半導体デバイスの両端面
に沿って折り曲げて接着する工程とを含むことを特徴と
する半導体パッケージ素子の製造方法。 - 【請求項１０】 半導体デバイスと、該半導体デバイス
に接続されたリードフレームと、前記半導体デバイスを
封止する封止樹脂とからなる半導体パッケージ素子の製
造方法であって、 金属箔に熱可塑性樹脂を接着する工程と、該金属箔にレ
ジストを塗布する工程と、回路パターンに対応したマス
クを用いて露光現像を行う工程と、金属箔をエッチング
してパターニングを行い回路パターンを形成してリード
フレームを形成する工程と、該リードフレームにバンプ
を形成する工程と、該リードフレームの前記バンプ側に
メッキ層を形成する工程と、該メッキ層上に内側熱可塑
性樹脂を接着すると共に前記バンプを露出させる工程
と、前記リードフレームの前記バンプと反対側に外側熱
可塑性樹脂を接着する工程とによりフレキシブルリード
フレーム部材を形成し、前記内側熱可塑性樹脂を前記半
導体デバイスに接着させると共に前記バンプを前記半導
体デバイスに接続し、前記フレキシブルリードフレーム
部材を前記半導体デバイスの両端面に沿って折り曲げて
接着することを特徴とする半導体パッケージ素子の製造
方法。 - 【請求項１１】 半導体デバイスと、該半導体デバイス
に接続されたリードフレームと、前記半導体デバイスを
封止する封止樹脂とからなる半導体パッケージ素子の製
造方法であって、 金属シートからなるリードフレーム本体部の前記半導体
デバイス近傍に位置する部分に薄肉のインナーリード部
を形成する工程と、前記リードフレーム本体部及びイン
ナーリード部の両面に熱可塑性樹脂を接着する工程と、
該インナーリード部の内面にバンプ形成する工程とによ
りリードフレーム構造体を形成し、該リードフレーム構
造体を前記半導体デバイス上に搬送し、前記バンプを前
記半導体デバイスのパッドに接続し、前記インナーリー
ド部とリードフレーム本体部を切断分離し、該インナー
リード部を前記半導体デバイスに接着することを特徴と
する半導体パッケージ素子の製造方法。 - 【請求項１２】 請求項７記載の半導体パッケージ素子
が複数個積層された３次元半導体装置であって、 下層の前記半導体パッケージ素子の開口部に露出されて
いる前記リードフレームと、上層の前記半導体パッケー
ジ素子の裏面側に露出されている前記リードフレームと
が接着剤を介して電気的に接続されていることを特徴と
する３次元半導体装置。 - 【請求項１３】 上層の前記半導体パッケージ素子の裏
面側に露出されている部分は前記リードフレームの折曲
リード部であることを特徴とする請求項１２記載の３次
元半導体装置。 - 【請求項１４】 半導体パッケージ素子が複数個積層さ
れた３次元半導体装置の製造方法であって、 請求項７記載の半導体パッケージ素子を複数個重ね会わ
せ、リフロー又は熱圧着法により前記各半導体パッケー
ジ素子を機械的に接合すると共に、前記開口部に塗布さ
れた導電性の接続材を溶融させて電気的接続を行うこと
を特徴とする３次元半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002013A JP3360669B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002013A JP3360669B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196504A JP2001196504A (ja) | 2001-07-19 |
| JP3360669B2 true JP3360669B2 (ja) | 2002-12-24 |
Family
ID=18531172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002013A Expired - Fee Related JP3360669B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360669B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085788B2 (ja) | 2002-08-30 | 2008-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法、回路基板、電子機器 |
| JP4225036B2 (ja) | 2002-11-20 | 2009-02-18 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
| JP2007201616A (ja) * | 2006-01-24 | 2007-08-09 | Epson Toyocom Corp | 表面実装型圧電発振器、及びその製造方法 |
| JP2008011471A (ja) * | 2006-06-30 | 2008-01-17 | Kyocera Kinseki Corp | 圧電発振器 |
| KR101065935B1 (ko) | 2007-07-19 | 2011-09-19 | 엔이씨 액세스 테크니카 가부시키가이샤 | 전자 부품 실장 장치 및 그 제조 방법 |
| JP4588060B2 (ja) * | 2007-09-19 | 2010-11-24 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| CN109545808A (zh) * | 2018-11-12 | 2019-03-29 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| CN109473364A (zh) * | 2018-11-12 | 2019-03-15 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
| WO2020098211A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| CN111180474A (zh) * | 2018-11-12 | 2020-05-19 | 通富微电子股份有限公司 | 一种半导体封装器件 |
| CN109390365A (zh) * | 2018-11-12 | 2019-02-26 | 通富微电子股份有限公司 | 一种半导体芯片封装方法 |
-
2000
- 2000-01-07 JP JP2000002013A patent/JP3360669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196504A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100447313B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6701614B2 (en) | Method for making a build-up package of a semiconductor | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2009105334A (ja) | 半導体装置及びその製造方法 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP4447143B2 (ja) | 半導体装置及びその製造方法 | |
| KR101085185B1 (ko) | 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 | |
| WO2007148782A1 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 | |
| CN107039369A (zh) | 封装、包括该封装的封装堆叠结构及其制造方法 | |
| CN107293499A (zh) | 用于倒装芯片封装件的热超声接合的连接 | |
| JP2001332580A (ja) | 半導体装置及びその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPH11317472A (ja) | 半導体装置およびその製造方法 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JP4923760B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JPH06252334A (ja) | 半導体装置 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |