CN111180474A - 一种半导体封装器件 - Google Patents

一种半导体封装器件 Download PDF

Info

Publication number
CN111180474A
CN111180474A CN201811341984.4A CN201811341984A CN111180474A CN 111180474 A CN111180474 A CN 111180474A CN 201811341984 A CN201811341984 A CN 201811341984A CN 111180474 A CN111180474 A CN 111180474A
Authority
CN
China
Prior art keywords
chip
circuit board
metal piece
front surface
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811341984.4A
Other languages
English (en)
Inventor
俞国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201811341984.4A priority Critical patent/CN111180474A/zh
Priority to PCT/CN2019/082310 priority patent/WO2020098213A1/zh
Priority to PCT/CN2019/082308 priority patent/WO2020098211A1/zh
Priority to PCT/CN2019/082312 priority patent/WO2020098214A1/zh
Publication of CN111180474A publication Critical patent/CN111180474A/zh
Priority to US17/308,473 priority patent/US11948911B2/en
Priority to US17/308,648 priority patent/US12074183B2/en
Priority to US17/317,376 priority patent/US11990432B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请公开了一种半导体封装器件,所述封装器件包括:芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘;金属件,位于所述焊盘背对所述芯片一侧;透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区,所述金属件远离所述芯片的第一端表面从所述透明保护层中露出;电路板,位于所述芯片的背面;导电连接件,电性连接所述金属件从所述透明保护层中露出的所述第一端的表面和电路板,以使得所述芯片与所述电路板电连接。通过上述方式,本申请能够提高芯片的感光效果。

Description

一种半导体封装器件
技术领域
本申请涉及半导体技术领域,特别是涉及一种半导体芯片封装器件。
背景技术
具有感光区的芯片是摄像设备十分重要的组成部分,为保护芯片的感光区,常用的封装方法包括:在芯片的感光区的上方增加透明玻璃盖板以保护芯片的感光区。
本申请的发明人在长期研究过程中发现,一方面,由于透明玻璃盖板厚度一般较厚,光线穿透透明玻璃时会发生折射、反射和能量损失等,会使芯片的感光效果变差;另一方面,透明玻璃盖板与芯片之间通过胶连接,使用较长时间后,胶容易脱落,外界灰尘容易进入芯片的感光区,进而影响芯片的感光效果。
发明内容
本申请主要解决的技术问题是提供一种半导体封装器件,能够提高芯片的感光效果。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种半导体封装器件,所述封装器件包括:芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘;金属件,位于所述焊盘背对所述芯片一侧;透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区,所述金属件远离所述芯片的第一端表面从所述透明保护层中露出;电路板,位于所述芯片的背面;导电连接件,电性连接所述金属件从所述透明保护层中露出的所述第一端的表面和电路板,以使得所述芯片与所述电路板电连接。
其中,所述透明保护层由旋涂、点胶或印刷的方式形成。
其中,所述透明保护层为经紫外线照射或者烘烤的方式固化后的材质。
其中,所述导电连接件为导线。
其中,所述导电连接件为具有导电性能的折板,所述折板包括互相连接的第一部和第二部;所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第一部与所述金属件的所述第一端电连接,所述第二部面向所述电路板一侧与所述电路板电连接。
其中,所述导电连接件为具有导电性能的折板,所述折板包括第一部、第二部、第三部;其中,所述第一部通过所述第二部与所述第三部连接,所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第三部向远离芯片方向延伸,且所述第三部与所述电路板的表面平行,所述第一部与所述金属件的所述第一端电连接,所述第三部面向所述电路板一侧与所述电路板电连接。
其中,所述折板为全金属材料;或者,所述折板包括金属材料和位于金属材料周围的绝缘材料。
其中,所述金属件与所述芯片的所述正面之间的高度与所述透明保护层与所述芯片的所述正面之间的高度相等。
其中,所述金属件与所述芯片的所述正面之间的高度小于所述透明保护层与所述芯片的所述正面之间的高度,且所述透明保护层对应所述金属件的位置设置有开口。
其中,所述金属件为金属凸柱或金属凸点。
其中,所述器件还包括焊球,所述焊球位于所述金属件从所述透明保护层中露出的所述第一端的表面,所述焊球与所述导电连接件电性连接。
其中,所述金属件与所述芯片的所述正面之间的高度大于所述透明保护层与所述芯片的所述正面之间的高度。
其中,所述金属件为金属凸柱。
其中,所述器件还包括:胶膜,位于所述芯片的背面和所述电路板之间。
本申请的有益效果是:区别于现有技术的情况,本申请所提供的封装器件中透明保护层是直接覆盖在芯片的感光区,一方面,该方式可以控制透明保护层的厚度,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接在芯片正面形成,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请半导体封装器件一实施方式的结构示意图;
图2为本申请半导体封装器件另一实施方式的结构示意图;
图3为本申请半导体封装器件又一实施方式的结构示意图;
图4为本申请半导体封装器件又一实施方式的结构示意图;
图5为本申请半导体封装器件又一实施方式的结构示意图;
图6为本申请半导体封装器件又一实施方式的结构示意图;
图7为本申请半导体封装器件又一实施方式的结构示意图;
图8为本申请半导体封装器件又一实施方式的结构示意图;
图9为本申请半导体封装器件又一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1为本申请半导体封装器件一实施方式的结构示意图,该半导体封装器件1包括:
芯片10,芯片10包括正面100和背面102,芯片10的正面100设置有感光区104和位于感光区104周围的焊盘106;具体地,芯片10可以是从圆片上切割获得。焊盘106的个数可以为多个,例如,2个、4个等。在本实施例中,焊盘106可以相当于嵌入芯片10的正面100。
金属件12,位于焊盘106背对芯片10一侧;具体地,在一个应用场景中,金属件12可以是金属凸点或者金属凸柱。当金属件12为金属凸点时,其可采用键合工艺形成,金属凸点的材质可以为金等;当金属件12为金属凸柱时,其可采用电镀工艺形成,电镀工艺包括局部电镀、复合电镀、脉冲电镀、电铸、机械镀等方式,金属凸柱的材质可以为镍、铬、铜、锌、镉、合金等具有导电性的金属材料,本申请对此不做限定。
透明保护层14,位于芯片10的正面100且覆盖芯片10的感光区104,金属件12远离芯片10的第一端120表面从透明保护层11中露出;具体地,在一个应用场景中,透明保护层14由旋涂、点胶或印刷的方式形成,采用上述方法形成透明保护层14的厚度可以达到微米级别,相对于传统的设置透明玻璃的方式,透明保护层14的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片10的感光效果。透明保护层14的材质可以是无机透明材质,例如,氮化硅、氮氧化硅等,也可以是有机透明材质,例如,聚硅氧烷等。另外,透明保护层14为经紫外线照射或者烘烤的方式固化后的透明材质。具体采用何种方式,可以根据制备透明保护层14所添加的引发剂决定,若引发剂为光引发剂(例如,2-羟基-2-甲基-1-苯基丙酮、1-羟基环己基苯基甲酮等),则利用紫外线照射的方式;若引发剂为热引发剂(例如,过氧化苯甲酰等),则利用高温烘烤的方式。
电路板16,位于芯片10的背面102。
导电连接件18,电性连接金属件12从透明保护层14中露出的第一端120的表面和电路板16,以使得芯片10与电路板16电连接。
在第一个实施例中,如图1所示,导电连接件18为导线,导线的一端与金属件12的第一端120电连接,导线的另一端与电路板16的预定位置电连接。导线的材质可以为金、铝、铜以及铜-铁系、铜-镍-硅系、铜-铬系、铜-镍-锡系合金中的任一种或多种的组合物,只需该导线具有导电功能且较好的机械强度,抗应力松弛特性即可。在本实施例中,为使得金属件12的第一端120从透明保护层14中露出,金属件12与芯片10的正面100之间的高度d1大于透明保护层14与芯片10的正面100之间的高度d2,金属件12可以是金属凸柱。此外,在本实施例中,为降低芯片10与电路板16晃动的概率,本实施例所提供的器件还包括:胶膜(图未示),位于芯片10的背面102和电路板16之间。
另外,在本实施例中,导线可以直接与金属件12的第一端120电连接,例如,在第一端120表面涂覆一层焊料,然后通过回流方式将导线与第一端120固定连接;同样地,也可在电路板16的预定位置涂覆一层焊料,然后通过回流的方式将导线的另一端与电路板16的预定位置固定连接。
在其他实施例中,还可先在金属件12的第一端120利用植球机植焊球,然后利用导线电性连接焊球,以使得导线的一端与金属件12电连接;同样地,也可在电路板16的预定位置设置焊球,然后通过回流的方式将导线的另一端与电路板16的预定位置处的焊球固定连接。
在第二个实施例中,请参阅图2,图2为本申请半导体封装器件另一实施方式的结构示意图。本实施例与第一个实施例的区别在于,金属件12a与芯片10a的正面100a之间的高度d1a与透明保护层14a与芯片10a的正面100a之间的高度d2a相等,且透明保护层14a不覆盖金属件12a的第一端120a,进而使得金属件12a的第一端120a从透明保护层14a中露出,金属件12a可以是金属凸柱或者金属凸点。在一个应用场景中,为使得金属件12a与芯片10a的正面100a之间的高度d1a与透明保护层14a与芯片10a的正面100a之间的高度d2a相等,可先将透明保护层14a覆盖金属件12a,然后通过研磨透明保护层14a的方式使得金属件12a与芯片10a的正面100a之间的高度d1a,与透明保护层14a与芯片10a的正面100a之间的高度d2a相等。
在第三个实施例中,请参阅图3,图3为本申请半导体封装器件另一实施方式的结构示意。本实施例与第一个实施例的区别在于,金属件12b与芯片10b的正面100b之间的高度d1b小于透明保护层14b与芯片10b的正面100b之间的高度d2b,且透明保护层14b对应金属件12b的位置设置有开口(未示意),以使得金属件12b的第一端120b从开口中露出,金属件12b可以是金属凸点或者金属凸柱。在本实施例中,导线可以直接透过开口与第一端120b连接;或者,请再次参阅图3,本申请所提供的器件还包括焊球11b,焊球11b位于金属件12b从透明保护层14b中露出的第一端120b的表面,例如,在开口内设置焊球11b,导线与焊球11b连接,进而使得导线与第一端120b电连接。
在第四个实施例中,请参阅图4,图4为本申请半导体封装器件另一实施方式的结构示意。本实施例与第一个实施例的区别在于,导电连接件18c为具有导电性能的折板,折板包括互相连接的第一部180c和第二部182c;第一部180c与芯片10c的正面100c平行,且第一部180c沿朝向芯片10c方向延伸;第二部182c与芯片10c的侧壁平行,且第二部182c紧靠芯片10c的侧壁设置;第一部180c与金属件12c的第一端120c电连接,第二部182c面向电路板16c一侧与电路板16c电连接。在本实施例中,折板为全金属材料;或者,折板包括金属材料和位于金属材料周围的绝缘材料,该金属材料相当于金属走线,其周围的绝缘材料相当于框架结构。
在第五个实施例中,请参阅图5,图5为本申请半导体封装器件另一实施方式的结构示意图。本实施例与第四个实施例的区别在于,金属件12d与芯片10d的正面100d之间的高度d1d与透明保护层14d与芯片10d的正面100d之间的高度d2d相等,且透明保护层14d不覆盖金属件12d的第一端120d,进而使得金属件12d的第一端120d从透明保护层14d中露出,金属件12d可以是金属凸柱或者金属凸点。
在第六个实施例中,请参阅图6,图6为本申请半导体封装器件另一实施方式的结构示意图。本实施例与第四个实施例的区别在于,金属件12e与芯片10e的正面100e之间的高度d1e小于透明保护层14e与芯片10e的正面100e之间的高度d2e,且透明保护层14e对应金属件12e的位置设置有开口(未示意),以使得金属件12e的第一端120e从开口中露出,金属件12e可以是金属凸点或者金属凸柱。在本实施例中,本申请所提供的器件还包括焊球11e,焊球11e位于金属件12e从透明保护层14e中露出的第一端120e的表面,且焊球11e的一端凸出与透明保护层14e,导电连接件18e与焊球11e连接,进而使得导电连接件18e与第一端120e电连接。
在第七个实施例中,请参阅图7,图7为本申请半导体封装器件另一实施方式的结构示意。本实施例与第一个实施例的区别在于,导电连接件18f为具有导电性能的折板,折板包括第一部180f、第二部182f、第三部184f;其中,第一部180f通过第二部182f与第三部184f连接,第一部180f与芯片10f的正面100f平行,且第一部180f沿朝向芯片10f方向延伸;第二部182f与芯片10f的侧壁平行,且第二部182f紧靠芯片10f的侧壁设置;第三部184f向远离芯片10f方向延伸,且第三部184f与电路板16f的表面平行,第一部180f与金属件12f的第一端120f电连接,第三部184f面向电路板16f一侧与电路板16f电连接。在本实施例中,折板为全金属材料;或者,折板包括金属材料和位于金属材料周围的绝缘材料。
在第八个实施例中,请参阅图8,图8为本申请半导体封装器件另一实施方式的结构示意图。本实施例与第七个实施例的区别在于,金属件12g与芯片10g的正面100g之间的高度d1g与透明保护层14g与芯片10g的正面100g之间的高度d2g相等,且透明保护层14g不覆盖金属件12g的第一端120g,进而使得金属件12g的第一端120g从透明保护层14g中露出,金属件12g可以是金属凸柱或者金属凸点。
在第九个实施例中,请参阅图9,图9为本申请半导体封装器件另一实施方式的结构示意图。本实施例与第七个实施例的区别在于,金属件12h与芯片10h的正面100h之间的高度d1h小于透明保护层14h与芯片10h的正面100h之间的高度d2h,且透明保护层14h对应金属件12h的位置设置有开口(未示意),以使得金属件12h的第一端120h从开口中露出,金属件12h可以是金属凸点或者金属凸柱。在本实施例中,本申请所提供的器件还包括焊球11h,焊球11h位于金属件12h从透明保护层14h中露出的第一端120h的表面,且焊球11h的一端凸出与透明保护层14h,导电连接件18h与焊球11h连接,进而使得导电连接件18h与第一端120h电连接。
总而言之,区别于现有技术的情况,本申请所提供的封装器件中透明保护层是直接覆盖在芯片的感光区,一方面,该方式可以控制透明保护层的厚度,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接在芯片正面形成,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。此外,当采用折板连接金属件和电路板,折板与电路板接触的一侧具有良好的平整度,从而可以提高芯片与电路板连接的水平度。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (14)

1.一种半导体封装器件,其特征在于,所述封装器件包括:
芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的焊盘;
金属件,位于所述焊盘背对所述芯片一侧;
透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区,所述金属件远离所述芯片的第一端表面从所述透明保护层中露出;
电路板,位于所述芯片的背面;
导电连接件,电性连接所述金属件从所述透明保护层中露出的所述第一端的表面和所述电路板,以使得所述芯片与所述电路板电连接。
2.根据权利要求1所述的器件,其特征在于,所述透明保护层由旋涂、点胶或印刷的方式形成。
3.根据权利要求1所述的器件,其特征在于,所述透明保护层为经紫外线照射或者烘烤的方式固化后的材质。
4.根据权利要求1所述的器件,其特征在于,所述导电连接件为导线。
5.根据权利要求1所述的器件,其特征在于,所述导电连接件为具有导电性能的折板,所述折板包括互相连接的第一部和第二部;所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第一部与所述金属件的所述第一端电连接,所述第二部面向所述电路板一侧与所述电路板电连接。
6.根据权利要求1所述的器件,其特征在于,所述导电连接件为具有导电性能的折板,所述折板包括第一部、第二部、第三部;其中,所述第一部通过所述第二部与所述第三部连接,所述第一部与所述芯片的正面平行,且所述第一部沿朝向所述芯片方向延伸;所述第二部与所述芯片的侧壁平行,且所述第二部紧靠所述芯片的侧壁设置;所述第三部向远离芯片方向延伸,且所述第三部与所述电路板的表面平行,所述第一部与所述金属件的所述第一端电连接,所述第三部面向所述电路板一侧与所述电路板电连接。
7.根据权利要求5或6所述的器件,其特征在于,所述折板为全金属材料;或者,所述折板包括金属材料和位于金属材料周围的绝缘材料。
8.根据权利要求1所述的器件,其特征在于,所述金属件与所述芯片的所述正面之间的高度等于所述透明保护层与所述芯片的所述正面之间的高度。
9.根据权利要求1所述的器件,其特征在于,所述金属件与所述芯片的所述正面之间的高度小于所述透明保护层与所述芯片的所述正面之间的高度,且所述透明保护层对应所述金属件的位置设置有开口。
10.根据权利要求8或9所述的器件,其特征在于,所述金属件为金属凸柱或金属凸点。
11.根据权利要求8或9所述的器件,其特征在于,所述器件还包括焊球,所述焊球位于所述金属件从所述透明保护层中露出的所述第一端的表面,所述焊球与所述导电连接件电性连接。
12.根据权利要求1所述的器件,其特征在于,所述金属件与所述芯片的所述正面之间的高度大于所述透明保护层与所述芯片的所述正面之间的高度。
13.根据权利要求12所述的器件,其特征在于,所述金属件为金属凸柱。
14.根据权利要求1所述的器件,其特征在于,所述器件还包括:胶膜,位于所述芯片的背面和所述电路板之间。
CN201811341984.4A 2018-11-12 2018-11-12 一种半导体封装器件 Pending CN111180474A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201811341984.4A CN111180474A (zh) 2018-11-12 2018-11-12 一种半导体封装器件
PCT/CN2019/082310 WO2020098213A1 (zh) 2018-11-12 2019-04-11 一种半导体芯片封装方法及半导体封装器件
PCT/CN2019/082308 WO2020098211A1 (zh) 2018-11-12 2019-04-11 一种半导体芯片封装方法及半导体封装器件
PCT/CN2019/082312 WO2020098214A1 (zh) 2018-11-12 2019-04-11 一种半导体芯片封装方法及半导体封装器件
US17/308,473 US11948911B2 (en) 2018-11-12 2021-05-05 Semiconductor packaging method and semiconductor package device
US17/308,648 US12074183B2 (en) 2018-11-12 2021-05-05 Semiconductor packaging method and semiconductor package device
US17/317,376 US11990432B2 (en) 2018-11-12 2021-05-11 Semiconductor packaging method and semiconductor package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811341984.4A CN111180474A (zh) 2018-11-12 2018-11-12 一种半导体封装器件

Publications (1)

Publication Number Publication Date
CN111180474A true CN111180474A (zh) 2020-05-19

Family

ID=70649872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811341984.4A Pending CN111180474A (zh) 2018-11-12 2018-11-12 一种半导体封装器件

Country Status (1)

Country Link
CN (1) CN111180474A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863794A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196504A (ja) * 2000-01-07 2001-07-19 Nec Corp 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
US6747261B1 (en) * 2003-01-09 2004-06-08 Kingpak Technology Inc. Image sensor having shortened wires
US20080012084A1 (en) * 2006-07-14 2008-01-17 Samsung Electronics Co., Ltd Image sensor package and method of fabricating the same
CN101325205A (zh) * 2007-06-14 2008-12-17 鸿富锦精密工业(深圳)有限公司 影像感测晶片封装结构
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
JP2015018932A (ja) * 2013-07-11 2015-01-29 日本特殊陶業株式会社 配線基板
CN107039365A (zh) * 2015-11-23 2017-08-11 精材科技股份有限公司 晶片封装体及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196504A (ja) * 2000-01-07 2001-07-19 Nec Corp 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
US6747261B1 (en) * 2003-01-09 2004-06-08 Kingpak Technology Inc. Image sensor having shortened wires
US20080012084A1 (en) * 2006-07-14 2008-01-17 Samsung Electronics Co., Ltd Image sensor package and method of fabricating the same
CN101325205A (zh) * 2007-06-14 2008-12-17 鸿富锦精密工业(深圳)有限公司 影像感测晶片封装结构
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
JP2015018932A (ja) * 2013-07-11 2015-01-29 日本特殊陶業株式会社 配線基板
CN107039365A (zh) * 2015-11-23 2017-08-11 精材科技股份有限公司 晶片封装体及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863794A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件
CN111863794B (zh) * 2020-07-28 2022-10-28 南通通富微电子有限公司 一种半导体封装器件

Similar Documents

Publication Publication Date Title
US5821625A (en) Structure of chip on chip mounting preventing from crosstalk noise
US6515356B1 (en) Semiconductor package and method for fabricating the same
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US7368821B2 (en) BGA semiconductor chip package and mounting structure thereof
US6977439B2 (en) Semiconductor chip stack structure
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
US5149958A (en) Optoelectronic device component package
US6744141B2 (en) Stacked chip-size package type semiconductor device capable of being decreased in size
US6838767B2 (en) Semiconductor device
US7867806B2 (en) Electronic component structure and method of making
US20170012142A1 (en) Printed circuit board assembly forming enhanced fingerprint module
US20030127719A1 (en) Structure and process for packaging multi-chip
US20070178627A1 (en) Flip-chip semiconductor device and method for fabricating the same
US6242283B1 (en) Wafer level packaging process of semiconductor
US9412729B2 (en) Semiconductor package and fabricating method thereof
US10115673B1 (en) Embedded substrate package structure
CN109524311B (zh) 一种半导体芯片封装方法
US20060221586A1 (en) Packaging substrate having adhesive-overflowing prevention structure
JPH07221262A (ja) 半導体モジュール
CN111180474A (zh) 一种半导体封装器件
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
JP2000021935A (ja) 電子部品実装体及びその製造方法
US6734041B2 (en) Semiconductor chip module and method for manufacturing the same
CN105742283B (zh) 倒置堆叠封装件
CN100403504C (zh) 封装基板工艺和芯片封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200519

RJ01 Rejection of invention patent application after publication