CN101814445A - 感光芯片封装工艺及其结构 - Google Patents

感光芯片封装工艺及其结构 Download PDF

Info

Publication number
CN101814445A
CN101814445A CN200910118029A CN200910118029A CN101814445A CN 101814445 A CN101814445 A CN 101814445A CN 200910118029 A CN200910118029 A CN 200910118029A CN 200910118029 A CN200910118029 A CN 200910118029A CN 101814445 A CN101814445 A CN 101814445A
Authority
CN
China
Prior art keywords
chip
weld pad
wafer
layer
photoreceptive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910118029A
Other languages
English (en)
Inventor
翁肇甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910118029A priority Critical patent/CN101814445A/zh
Publication of CN101814445A publication Critical patent/CN101814445A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种感光芯片封装工艺，包括如下步骤：提供一晶圆；在所述主动面上形成一透光层；选择性移除所述透光层，以形成具有多个显露所述焊垫接合区的图形化开口；在所述透光层上形成一导线层，所述导线层的线路通过所述多个图形化开口与所述焊垫接合区内的焊垫电学连接；在所述晶圆的背面形成至少一通孔，并在所述通孔内形成导电材料，其中所述导电材料通过所述导线层的线路与所述焊垫电学连接；以及切割所述晶圆，以形成分立的芯片。

Description

感光芯片封装工艺及其结构
【技术领域】
本发明涉及芯片封装工艺，尤其涉及感光芯片封装工艺及其结构。
【背景技术】
以代工技术而言，由于半导体封装技术已趋于成熟，愈来愈多感光芯片(或图像感测芯片)在晶圆上制作完成之后，送到芯片封装厂进行组装的作业，包括晶圆切割、黏晶、固化、打线、封胶、植球以及上板，最后再进行成品测试或功能性测试，以确认产品的制造良率。由于封装完成后之感光芯片可与其它控制电路、模拟/数字转换器电路(A/D Converter)、和数字信号处理电路整合在一起，因此在现今需求量大幅攀升的图像处理市场上，其成本明显地降低许多，且体积轻薄短小，不占空间，符合便携式电子产品携带方便的要求。
一般而言，感光器件(或图像传感器)分为两大类：其一为电荷耦合器件(CCD)，另一为互补是金属氧化半导体(CMOS)器件。无论是CCD图像传感器或CMOS图像传感器，两者均具有一光电二极管阵列(photodiode array)位于其光敏区域(optical sensitive area)中，而光电二极管阵列可接收外部图像信号(或光信号)，并将图像信号转换为电信号传递至一衬底(substrate)上，以进行后续的图像处理。
参考附图1所示，为现有技术中一种感光芯片封装结构的示意图。此芯片封装结构100主要包括一透明基板110、一芯片120、一透明盖体130、一胶框140、多条导线150以及多个焊球160。其中，芯片120配置于透明基板110的上表面，而芯片120的光敏区域122密封于胶框140与透明盖体130所构成的腔体中，以防止外界的污染。此外，焊球160设置于透明基板110的下表面，并通过多个导线150与芯片120电学连接，用以传递信号。
然而，上述的芯片封装结构100的工艺必须经过基板/盖体切割工艺、晶圆切割工艺、上胶、密封、固化、涂布光刻胶、微影、蚀刻线路以及植球等复杂的工艺过程，且必须以不同的设备在不同的生产流程中进行各种工艺，最后再将成品送到芯片封装厂进行封装作业。还由于基板的制造工艺与芯片的封装工艺分开进行，因此无法简化工艺时间及成本，相对地也会因工艺过于复杂而降低可靠性。
此外，透明盖体130通过胶框140封装到芯片120上，封装过程中会有污染物侵入的危险，因此对作业环境要求很高。另外，透明盖体130一般为玻璃，其厚度会导致芯片封装结构的体积变大。
【发明内容】
本发明所要解决的技术问题是，提供一种感光芯片封装工艺和封装结构，能够简化芯片封装工艺。
为了解决上述问题，本发明提供了一种感光芯片封装工艺，包括如下步骤：提供一晶圆，所述晶圆包括一主动面、一背面及至少一芯片，所述芯片具有一光敏区域以及位于所述光敏区域周围的一焊垫接合区；在所述主动面上形成一透光层，所述透光层覆盖所述光敏区域以及所述焊垫接合区；选择性移除所述透光层，以形成具有多个显露所述焊垫接合区的图形化开口；在所述透光层上形成一导线层，所述导线层的线路通过所述多个图形化开口与所述焊垫接合区内的焊垫电学连接；在所述晶圆的背面形成至少一通孔，并在所述通孔内形成导电材料，其中所述导电材料通过所述导线层的线路与所述焊垫电学连接；以及切割所述晶圆，以形成分立的芯片。
作为可选的技术方案，其中形成所述透光层的方法包括旋转涂覆法。
作为可选的技术方案，其中形成所述至少一通孔之前，进一步包括减薄所述晶圆的步骤。
作为可选的技术方案，其中切割所述晶圆之前，进一步包括形成至少一凸块于所述晶圆的背面上，所述凸块分别与所述通孔中的所述导电材料电学连接。
作为可选的技术方案，其中在所述晶圆的背面形成至少一凸块之前，进一步包括在所述凸块之下形成一球底金属层。
作为可选的技术方案，其中在所述凸块之下形成一球底金属层之前，进一步包括形成一重布线层，所述重布线层电学连接所述球底金属层。
一种感光芯片封装结构，包括：一芯片，具有一光敏区域以及位于所述光敏区域周围的一焊垫接合区；一透光层，覆盖于所述光敏区域以及所述焊垫接合区上，所述透光层具有多个显露所述焊垫接合区的图形化开口；一导线层，形成于所述透光层上，所述导线层的线路通过所述多个图形化开口与所述焊垫接合区内的焊垫电学连接；以及一导电材料，形成于至少一贯通所述芯片的焊垫接合区与其背面的通孔中，其中所述导电材料通过所述导线层的线路与所述焊垫电学连接。
作为可选的技术方案，进一步包括至少一凸块，设置于所述芯片的背面，并分别与所述通孔中的导电材料电学连接。
作为可选的技术方案，进一步包括一球底金属层，设置于所述凸块之下。
作为可选的技术方案，进一步包括一重布线层，所述重布线层电学连接所述球底金属层。
本发明的优点在于，在晶圆上制作所需的透光层及导线层，并采用晶圆阶段的多个设备来制作芯片封装结构，其工艺的时间及成本相对较低，也不会由于工艺过于复杂而降低工艺的可靠性。此外，各芯片通过贯穿其背面的导电材料(或导电柱)传递电流，以缩短路径，进而提高芯片的电学性能。另外，透光层可防止污染物入侵晶圆且其厚度变薄，进而减少芯片封装结构的体积。
【附图说明】
图1是现有技术中一种感光芯片封装结构的示意图；
图2A～图2F是本发明一实施例的感光芯片封装工艺的示意图；
图3A～图3B是本发明一实施例的感光芯片封装工艺的示意图；
图4A～图4H是本发明另一实施例的感光芯片封装工艺的示意图；
图5A～图5C是本发明又一实施例的感光芯片封装工艺的示意图。
【具体实施方式】
下面结合附图对本发明提供的感光芯片封装工艺及其结构的具体实施方式做详细说明。
图2A至图2F所示为本发明一实施例所述的感光芯片封装工艺示意图。包括如下步骤：
第一步骤是提供一晶圆200，而晶圆200包括一主动面202、一背面204及至少一芯片210。芯片210具有一光敏区域212以及位于光敏区域212周围的一焊垫接合区214。
参考图2A，在本实施例的第一步骤中，晶圆200的主动面202(即上表面)区分为多个光敏区域212以及多个焊垫接合区214，而多个芯片210以四方形区块(或格子)排列于晶圆200上。每一芯片210的中央区域配置有一光敏区域212，其内设置有光电二极管阵列(图中未示)，用以接收外部图像信号，并可将图像信号转换为电学信号，以进行后续的图像处理。此外，焊垫接合区214位在每一芯片210的周围区域，其内设置有多个焊垫216，作为每一芯片210的输入/输出端的接口。
第二步骤是形成一透光层220于主动面202上，而透光层220覆盖光敏区域212以及焊垫接合区214，以防止外界的污染。透光层220的材料例如是聚酰亚胺(polyimide)、二氧化硅或其它有机、无机材料。相对于现有技术中的透明盖体而言，透光层220直接形成于晶圆200的主动面202，可防止污染物侵入。此外，透光层220的厚度远小于现有技术中的透明盖体的厚度，可减少芯片封装结构的体积。
参考附图2B，在本实施例的第二步骤中，可选择以感光干膜(photosensitive dry film)或聚酰亚胺贴附于晶圆200的主动面202上，或是以旋转涂覆法将液态的光刻胶材料或有机材料平整地覆盖于晶圆200的主动面202上，或是以溅射的方式将二氧化硅等无机材料沉积于晶圆200的主动面202上。透光层优选不影响光敏区域212的透光性、不伤害光敏区域212以及焊垫216、并与主动面202黏性佳的材料。
第三步骤是选择性移除透光层220，以形成具有多个显露焊垫接合区214的图形化开口222。接着，在透光层220上形成一导线层230。导线层230的线路通过这些图形化开口222与焊垫接合区214内的焊垫216电学连接。导线层230之材质例如是铝、铝合金或其它导电材料。
参考附图2C和附图2D，在本实施例的第三步骤中，对透光层220进行曝光、显影等工艺以形成多个图形化开口222，以使每一芯片210的焊垫接合区214内的焊垫216及一预定穿孔表面206显露于图形化开口222中。此外，形成导线层230的方式是先将铝或铝合金以溅射、蒸镀等物理气相沉积或化学气相沉积技术沉积于透光层220之上，以形成一薄膜，接着再刻蚀部分薄膜，以形成多条相互电学隔离的线路，也就是导线层230的各条线路。如此，每一条线路可通过图形化开口222与其下方的焊垫216电学连接。
第四步骤是在晶圆200的背面204形成至少一通孔208。接着，在通孔208中形成一导电材料240，其中导电材料240通过导线层230的线路与焊垫216电学连接。导电材料240之材料例如是镍或镍金。
请参考图2E和图2F，在本实施例的第四步骤中，以激光对准晶圆200的背面204上预定穿孔的位置，并经由激光刻蚀出多个贯穿晶圆200的背面204的通孔208，从而让导电材料240(或导电柱)可经由化学镀(electroless)镍、镍金、镍钯合金或铜的方式形成于每一通孔208中。采用上述方法，导电材料240以最短的路径通过晶圆200以传递电流，并可通过导线层230的线路与焊垫216电学连接，进而提高各芯片210的电学性能。
在另一实施例中，可先进行薄化晶圆200的厚度之步骤之后，再进行第四步骤的激光通孔工艺。采用上述方法，能够有效地降低通孔208的深宽比。此外，若以等离子体刻蚀的方式进行第四步骤的通孔工艺时，先进行薄化晶圆200的步骤能有效地减少工艺的时间与成本。
由以上的说明可知，本发明利用上述步骤在一晶圆200上制作多个感光芯片封装结构，相对于现有技术中制作芯片封装结构必须经过基板/盖体切割工艺、上胶、密封、固化、涂布光刻胶等复杂工艺而言，本发明在晶圆阶段进行芯片封装结构，其工艺的时间及成本相对较低，也不至于工艺过于复杂而降低工艺的可靠性。
当制作多个感光芯片封装结构于一晶圆200上时，可进行切割晶圆200的步骤，以形成分立的多个感光芯片封装结构。另外，在下列实施例中，进一步揭露在进行切割晶圆200的步骤之前，直接进行植球的步骤，或先进行球底金属层/重布线层的制作之后，再进行植球的步骤。
图3A～图3B所示为本发明一实施例的感光芯片封装工艺的示意图，其后续工艺包括：首先，利用植球设备或丝网印刷的方式将多个凸块290(或焊球)设置于晶圆200的背面204，并使这些凸块290分别与通孔208中的导电材料240电学连接；接着，进行晶圆200切割工艺，以形成分立的多个感光芯片封装结构210a。
图4A～图4H所示为本发明另一实施例的感光芯片封装工艺的示意图，其后续工艺包括下列步骤：
(a)在图4A中，在晶圆200的背面204形成一聚合物层250(或高分子层)，聚合物层250的材料例如是聚酰亚胺(polyimide)或苯并环丁烯(BCB)；
(b)在图4B中，进行图形化工艺，以形成具有多个开口252的聚合物层250，而这些开口252分别显露出导电材料240(或导电柱)的一端；
(c)在图4C中，在聚合物层250上以及这些开口252中形成一重布线层260，而重布线层260与导电材料240电学连接；
(d)在图4D中，在聚合物层250上以涂覆的方式形成一保护层270，以覆盖重布线层260，保护层270的材料例如是聚酰亚胺或苯并环丁烯(BCB)；
(e)在图4E中，进行图形化工艺，以形成具有多个开口272的保护层270，而这些开口272分别显露出重布线层260的接垫部位；
(f)在图4F中，以溅射的方式形成一球底金属层280于多个开口272中；
(g)在图4G中，利用植球设备或以丝网印刷的方式在球底金属层280上形成多个凸块290’(或焊球)，也就是说，设置于晶圆200的背面204的这些凸块290’可通过球底金属层280/重布线层260变更其位置，并分别与通孔208中的导电材料240电学连接；以及
(h)在图4H中，切割晶圆200，以形成多个分立的感光芯片封装结构210b。如此，每一个感光芯片封装结构210b可通过其背面的凸块290’进行表面结合封装，以焊接于电路板上。
另外，图5A～图5C所示为本发明又一实施例的感光芯片封装工艺的示意图，其于形成重布线层260以及保护层270之后的后续工艺包括下列步骤：
(f-1)在图5A中，在多个开口272中以化学镀镍/钯/金、镍/金、铜/镍/金或铜/镍/钯/金的方式形成一球底金属层280’；
(g-1)在图5B中，在球底金属层280’上利用植球设备或以丝网印刷的方式形成多个凸块290”(或焊球)，也就是说配置于晶圆200的背面204的这些凸块290”可通过球底金属层280’/重布线层260分别与通孔208中的导电材料240电学连接；以及
(h-1)在图5C中，切割晶圆200，以形成多个分立的感光芯片封装结构210c。如此，每一个感光芯片封装结构210c可通过其背面的凸块290”进行表面结合封装，以焊接于电路板上。
综上所述，本发明之感光芯片封装工艺，在晶圆上制作所需的透光层及导线层，并采用晶圆阶段的多个设备来制作芯片封装结构，其工艺的时间及成本相对较低，也不会由于工艺过于复杂而降低工艺的可靠性。此外，各芯片通过贯穿其背面的导电材料(或导电柱)传递电流，以缩短路径，进而提高芯片的电学性能。另外，透光层可防止污染物入侵晶圆且其厚度变薄，进而减少芯片封装结构的体积。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种感光芯片封装工艺，其特征在于：包括如下步骤：
提供一晶圆，所述晶圆包括一主动面、一背面及至少一芯片，所述芯片具有一光敏区域以及位于所述光敏区域周围的一焊垫接合区；
在所述主动面上形成一透光层，所述透光层覆盖所述光敏区域以及所述焊垫接合区；
选择性移除所述透光层，以形成具有多个显露所述焊垫接合区的图形化开口；
在所述透光层上形成一导线层，所述导线层的线路通过所述多个图形化开口与所述焊垫接合区内的焊垫电学连接；
在所述晶圆的背面形成至少一通孔，并在所述通孔内形成导电材料，其中所述导电材料通过所述导线层的线路与所述焊垫电学连接；以及
切割所述晶圆，以形成分立的芯片。
2.根据权利要求1所述的感光芯片封装工艺，其特征在于：形成所述透光层的方法包括旋转涂覆法。
3.根据权利要求1所述的感光芯片封装工艺，其特征在于：形成所述至少一通孔之前，进一步包括减薄所述晶圆的步骤。
4.根据权利要求1所述的感光芯片封装工艺，其特征在于：切割所述晶圆之前，进一步包括形成至少一凸块于所述晶圆的背面上，所述凸块分别与所述通孔中的所述导电材料电学连接。
5.根据权利要求4所述的感光芯片封装工艺，其特征在于：在所述晶圆的背面形成至少一凸块之前，进一步包括在所述凸块之下形成一球底金属层。
6.根据权利要求5所述的感光芯片封装工艺，其特征在于：在所述凸块之下形成一球底金属层之前，进一步包括形成一重布线层，所述重布线层电学连接所述球底金属层。
7.一种感光芯片封装结构，其特征在于：包括：
一芯片，具有一光敏区域以及位于所述光敏区域周围的一焊垫接合区；
一透光层，覆盖于所述光敏区域以及所述焊垫接合区上，所述透光层具有多个显露所述焊垫接合区的图形化开口；
一导线层，形成于所述透光层上，所述导线层的线路通过所述多个图形化开口与所述焊垫接合区内的焊垫电学连接；以及
一导电材料，形成于至少一贯通所述芯片的焊垫接合区与其背面的通孔中，其中所述导电材料通过所述导线层的线路与所述焊垫电学连接。
8.根据权利要求7所述的感光芯片封装结构，其特征在于：进一步包括至少一凸块，设置于所述芯片的背面，并分别与所述通孔中的导电材料电学连接。
9.根据权利要求8所述的感光芯片封装结构，其特征在于：进一步包括一球底金属层，设置于所述凸块之下。
10.根据权利要求9所述的感光芯片封装结构，其特征在于：进一步包括一重布线层，所述重布线层电学连接所述球底金属层。
CN200910118029A 2009-02-20 2009-02-20 感光芯片封装工艺及其结构 Pending CN101814445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910118029A CN101814445A (zh) 2009-02-20 2009-02-20 感光芯片封装工艺及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910118029A CN101814445A (zh) 2009-02-20 2009-02-20 感光芯片封装工艺及其结构

Publications (1)

Publication Number Publication Date
CN101814445A true CN101814445A (zh) 2010-08-25

Family

ID=42621655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910118029A Pending CN101814445A (zh) 2009-02-20 2009-02-20 感光芯片封装工艺及其结构

Country Status (1)

Country Link
CN (1) CN101814445A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN107706159A (zh) * 2012-02-07 2018-02-16 信越化学工业株式会社 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
CN107958194A (zh) * 2017-08-17 2018-04-24 深圳信炜科技有限公司 光电传感装置及电子设备
CN107994045A (zh) * 2017-12-29 2018-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及其制作方法
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
CN109524479A (zh) * 2018-11-12 2019-03-26 通富微电子股份有限公司 一种半导体芯片封装方法
CN109545805A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体芯片封装方法
CN109545809A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体封装器件
CN109545807A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体封装器件
CN111180474A (zh) * 2018-11-12 2020-05-19 通富微电子股份有限公司 一种半导体封装器件
WO2020098212A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件
WO2020098213A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098215A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
US8883627B2 (en) 2010-11-05 2014-11-11 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip packaging
US9362173B2 (en) 2010-11-05 2016-06-07 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip package
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN107706159A (zh) * 2012-02-07 2018-02-16 信越化学工业株式会社 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
CN107958194A (zh) * 2017-08-17 2018-04-24 深圳信炜科技有限公司 光电传感装置及电子设备
CN107994045B (zh) * 2017-12-29 2021-05-18 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及其制作方法
CN107994045A (zh) * 2017-12-29 2018-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及其制作方法
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
CN109524479A (zh) * 2018-11-12 2019-03-26 通富微电子股份有限公司 一种半导体芯片封装方法
CN109545809A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体封装器件
CN109545807A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体封装器件
CN111180474A (zh) * 2018-11-12 2020-05-19 通富微电子股份有限公司 一种半导体封装器件
WO2020098212A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件
WO2020098213A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098215A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件
CN109545805A (zh) * 2018-11-12 2019-03-29 通富微电子股份有限公司 一种半导体芯片封装方法
US11948960B2 (en) 2018-11-12 2024-04-02 Tongfu Microelectronics Co., Ltd. Semiconductor packaging method and semiconductor package device
US11990398B2 (en) 2018-11-12 2024-05-21 Tongfu Microelectronics Co., Ltd. Semiconductor package device having chip substrate with pads around photosensitive region
US11990432B2 (en) 2018-11-12 2024-05-21 Tongfu Microelectronics Co., Ltd. Semiconductor packaging method and semiconductor package device

Similar Documents

Publication Publication Date Title
CN101814445A (zh) 感光芯片封装工艺及其结构
CN110491859B (zh) 晶片封装体及其制造方法
US10535536B2 (en) Stiffener package and method of fabricating stiffener package
KR100809718B1 (ko) 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
JP4993893B2 (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
US8633091B2 (en) Chip package and fabrication method thereof
KR101497697B1 (ko) 반도체 장치 및 그 제조 방법
CN103915353B (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
US9379072B2 (en) Chip package and method for forming the same
US9711403B2 (en) Method for forming chip package
US7351609B2 (en) Method for wafer level package of sensor chip
US20120056292A1 (en) Semiconductor package and manufacturing method for a semiconductor package as well as optical module
CN105244359A (zh) 影像传感芯片封装结构及封装方法
TWI701777B (zh) 影像感測器封裝件及其製造方法
US20170117242A1 (en) Chip package and method for forming the same
KR20170138605A (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US20100279452A1 (en) Image sensor chip package method
US20100065956A1 (en) Packaging structure, packaging method and photosensitive device
KR100872404B1 (ko) 웨이퍼 본딩 패키징 방법
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN112652605B (zh) 多芯片封装件及其制造方法
KR100650635B1 (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100825