CN109545807A - 一种半导体封装器件 - Google Patents

一种半导体封装器件 Download PDF

Info

Publication number
CN109545807A
CN109545807A CN201811341284.5A CN201811341284A CN109545807A CN 109545807 A CN109545807 A CN 109545807A CN 201811341284 A CN201811341284 A CN 201811341284A CN 109545807 A CN109545807 A CN 109545807A
Authority
CN
China
Prior art keywords
chip
layer
metal
wiring layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811341284.5A
Other languages
English (en)
Inventor
俞国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201811341284.5A priority Critical patent/CN109545807A/zh
Publication of CN109545807A publication Critical patent/CN109545807A/zh
Priority to PCT/CN2019/082313 priority patent/WO2020098215A1/zh
Priority to US17/317,260 priority patent/US11948960B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请公开了一种半导体封装器件,所述封装器件包括:芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的多个焊盘;所述芯片对应多个所述焊盘的位置设置有通孔,所述芯片的多个所述焊盘从所述通孔中露出;透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区和多个所述焊盘;电路板,与所述芯片的多个所述焊盘透过所述通孔电连接。通过上述方式,本申请能够提高芯片的感光效果。

Description

一种半导体封装器件
技术领域
本申请涉及半导体技术领域,特别是涉及一种半导体封装器件。
背景技术
具有感光区的芯片是摄像设备十分重要的组成部分,为保护芯片的感光区,常用的封装方法包括:在芯片的感光区的上方增加透明玻璃盖板以保护芯片的感光区。
本申请的发明人在长期研究过程中发现,一方面,由于透明玻璃盖板厚度一般较厚,光线穿透透明玻璃时会发生折射、反射和能量损失等,会使芯片的感光效果变差;另一方面,透明玻璃盖板与芯片之间通过胶连接,使用较长时间后,胶容易脱落,外界灰尘容易进入芯片的感光区,进而影响芯片的感光效果。
发明内容
本申请主要解决的技术问题是提供一种半导体封装器件,能够提高芯片的感光效果。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种半导体封装器件,所述封装器件包括:芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的多个焊盘;所述芯片对应多个所述焊盘的位置设置有通孔,所述芯片的多个所述焊盘从所述通孔中露出;透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区和多个所述焊盘;电路板,与所述芯片的多个所述焊盘透过所述通孔电连接。
其中,所述透明保护层由旋涂、点胶或印刷的方式形成。
其中,所述透明保护层为经紫外线照射或者烘烤的方式固化后的材质。
其中,所述透明保护层的材质包括无机透明材质和/或有机透明材质,所述无机透明材质包括氮化硅、氮氧化硅中至少一种,所述有机透明材质包括聚硅氧烷。
其中,所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸逐渐增大。
其中,所述封装器件还包括:金属再布线层,位于所述芯片的背面且延伸入所述通孔中,所述金属再布线层的一端与所述焊盘电连接,所述金属再布线层的另一端与所述电路板电连接。
其中,所述封装器件还包括:第一掩膜层,位于所述芯片的背面与所述金属再布线层之间,且所述第一掩膜层对应所述焊盘的位置设置有第一开口;第一种子层,位于所述第一掩膜层与所述金属再布线层之间,且所述焊盘、所述第一种子层、所述金属再布线层电连接。
其中,所述封装器件还包括:第一阻挡层,位于所述金属再布线层远离所述芯片的一侧,且所述第一阻挡层上形成有第三开口;焊球,位于所述第三开口内,且与所述金属再布线层电连接。
其中,所述封装器件还包括:第一阻挡层,位于所述金属再布线层远离所述芯片的一侧,且所述第一阻挡层上形成有第三开口;第二种子层,覆盖所述第三开口,且设置在所述第一阻挡层远离所述芯片的一侧;球下金属层,设置于所述第二种子层远离所述芯片的一侧;焊球,设置于所述球下金属层远离所述芯片的一侧;其中,所述焊球、所述球下金属层、所述第二种子层、所述金属再布线层电连接。
其中,所述芯片的厚度小于等于预定厚度。
本申请的有益效果是:区别于现有技术的情况,本申请所提供的半导体封装器件中透明保护层位于所述芯片的正面且覆盖芯片的感光区和焊盘,一方面,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接覆盖在芯片正面,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请半导体芯片封装方法一实施方式的流程示意图;
图2是图1中步骤S101一实施方式的流程示意图;
图3是图2中步骤S201-S204对应的半导体封装器件一实施方式的结构示意图;
图4是图1中步骤S103一实施方式的流程示意图;
图5是是图4中步骤S301-S308对应的半导体封装器件一实施方式的结构示意图;
图6是本申请半导体封装器件一实施方式的结构示意图;
图7是本申请半导体封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参阅图1,图1为本申请半导体芯片封装方法一实施方式的流程示意图,该封装方法包括:
S101:提供芯片,芯片包括正面和背面,芯片的正面设置有感光区和位于感光区周围的多个焊盘,芯片的正面形成有透明保护层,透明保护层覆盖芯片的感光区和多个焊盘;芯片的背面形成有通孔,且多个焊盘从通孔中露出。
具体地,芯片的感光区是半导体封装器件中较为重要的部分,若感光区裸露,外界颗粒物容易对感光区造成污染,影响感光区的成像效果,因此,对芯片的感光区进行保护是十分必要的。
在一个实施方式中,请一并参阅图2和图3,其中图2为图1中步骤S101一实施方式的流程示意图,图3为图2中步骤S201-S204对应的半导体封装器件一实施方式的结构示意图。上述步骤S101具体包括:
S201:提供圆片1,圆片1设有多个矩阵排列的芯片10,芯片10之间设有划片槽12,圆片1包括正面14及背面16,芯片10的正面14即圆片1的正面14,芯片10的背面16即圆片1的背面16,芯片10的正面14设置有感光区100和位于感光区100周围的焊盘102。具体结构如图3a所示。
S202:在圆片1的正面14形成透明保护层18,透明保护层18覆盖芯片10的感光区100和焊盘102。
具体地,在一个应用场景中,如图3b所示,透明保护层18还覆盖划片槽12对应的区域;当然,在其他应用场景中,也可使透明保护层18仅覆盖芯片10的感光区100和焊盘102,而不覆盖或者仅部分覆盖划片槽12对应的区域。
在另一个应用场景中,形成透明保护层18的方法可以是:在芯片10正面14利用旋涂、点胶或印刷的方式形成透明保护层18,并使透明保护层18固化,采用上述方法形成透明保护层18的厚度可以达到微米级别,相对于传统的设置透明玻璃的方式,透明保护层18的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片10的感光效果。透明保护层18的材质可以是无机透明材质,例如,氮化硅、氮氧化硅等,也可以是有机透明材质,例如,聚硅氧烷等。另外,使透明保护层18固化的方式可以是紫外线照射或者高温烘烤的方式,具体采用何种方式,可以根据制备透明保护层18所添加的引发剂决定,若引发剂为光引发剂(例如,2-羟基-2-甲基-1-苯基丙酮、1-羟基环己基苯基甲酮等),则利用紫外线照射的方式;若引发剂为热引发剂(例如,过氧化苯甲酰等),则利用高温烘烤的方式。
S203:在圆片1的背面16对应划片槽12的位置形成通孔11,以使位于划片槽12两侧的多个焊盘102从通孔11中露出。
具体地,一个应用场景中,在该步骤S203之前,本申请所提供的方法还包括:在透明保护层18远离芯片10的一侧设置基板;研磨圆片1的背面16,以使得圆片1的厚度小于等于预定厚度。具体地,透明保护层18远离芯片10的一侧可以通过可去除胶膜等与基板固定。另外,一般从封测厂直接拿取的圆片1厚度较大,因此在本实施例中,需要将圆片1的背面一侧进行研磨,以使得其厚度小于等于预定厚度,例如预定厚度为100um,研磨后圆片1的厚度为50、60、80um等。
在另一个应用场景中,请参阅图3c,芯片10的材质一般为硅,由于硅本身导电性较差,因此为达到焊盘与后续电路板电连接的目的,可在芯片10的背面16形成通孔11。在一个实施例中,可先设置圆片1的状态使其具有焊盘102的一侧位于下方;然后在圆片1背对焊盘102的位置形成通孔11。例如,可利用机械切割的方式在圆片1的背面16对应划片槽12的位置形成通孔11,以使位于划片槽12两侧的多个焊盘102从通孔11中露出。当然在其他应用场景中,也可采用其他方式形成通孔11,本申请对此不作限定。在本实施例中,通孔11从焊盘102一侧至芯片10的背面16方向尺寸逐渐增大,多个焊盘102从通孔11中露出。对于每个焊盘102而言,其全部或者部分从通孔11中露出。
S204:切割相邻两个通孔12之间的圆片1和透明保护层18,以获得单颗芯片10。
具体地,在一个应用场景中,如图3d所示,可采用等离子等切割方式切割掉相邻两个通孔12之间的圆片1和透明保护层18,进而获得单颗芯片10。
上述实施方式中是先在圆片上统一形成透明保护层后,再切割成单颗芯片的方法,当然,在其他实施方式中,也可以将圆片先切割成单颗芯片后,针对单颗芯片逐个形成透明保护层,本申请对此不作限定。
S102:将芯片的焊盘透过通孔与电路板电连接。
具体地,在一个实施方式中,上述步骤S102具体包括:在通孔内形成金属再布线层,金属再布线层一端芯片的焊盘电连接,金属再布线层的另一端与电路板电连接。
在一个应用场景中,请一并参阅图4和图5,图4为图1中步骤S103一实施方式的流程示意图,图5为图4中步骤S301-S308对应的半导体封装器件一实施方式的结构示意图。上述步骤S103具体包括:
S301:在芯片10的背面16以及通孔的区域形成第一掩膜层20,并在第一掩膜层20对应焊盘102的位置形成第一开口200。
具体地,请参阅图5a,在一个实施方式中,首先在芯片10的背面16以及通孔(图5a中未标示)区域的表面涂覆一层第一掩膜层20,接着通过曝光显影或者其他手段将第一掩膜层20对应焊盘102的位置形成第一开口200,使得焊盘102露出。在一个应用场景中,第一掩膜层20的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种。
S302:在第一掩膜层20远离芯片10的表面形成第一种子层22。
具体地,请参阅图5b,第一种子层22的材料为钛、铝、铜、金、银其中的一种或几种的混合物,形成第一种子层22的工艺为溅射工艺或物理气相沉积工艺。
S303:在第一种子层22远离芯片10的表面形成第二掩膜层24,并在第二掩膜层24上形成第二开口240。
具体地,请参阅图5c,在一个实施方式中,首先在第一种子层22远离芯片10的表面涂覆一层第二掩膜层24,接着通过曝光显影或者其他手段在第二掩膜层24形成第二开口240,第二开口240位于焊盘102上方。在一个应用场景中,第二掩膜层24的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种。
S304:在第二开口240内形成金属再布线层26。
具体地,请参阅图5d,在一个实施方式中,可以利用电镀工艺在第二开口260内形成金属再布线层26,金属再布线层26的材料为铜或其他合适的金属。在本实施方式中,金属再布线层26的高度与第二开口240的深度相同,在其他实施方式中,金属再布线层26的高度也可低于第二开口240的深度。
S305:去除第二掩膜层24以及金属再布线层26以外的第一种子层22。
具体地,请参阅图5e,在一个实施方式中,可以先利用光刻工艺将第二掩膜层24去除,暴露出的第一种子层22;然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的部分第一种子层22,仅保留位于金属再布线层26下方的第一种子层22,其中,焊盘102、第一种子层22、金属再布线层26电连接。
在一个实施方式中,可以直接将图5e所示的结构与电路板电连接;在其他实施方式中,请继续参阅图4和图5,也可采取植球的方式电连接;具体后续步骤如下:
S306:在金属再布线层26背对芯片10的表面设置第一阻挡层28,并在第一阻挡层28上形成第三开口280;
具体地,请参阅图5f,第一阻挡层28的材质具有绝缘特性,在一个实施方式中,可以利用光刻或者其他刻蚀的方式在第一阻挡层28上形成第三开口280。
S307:在第三开口280内设置焊球21。
具体地,请参阅图5g,可以直接在第三开口280内设置焊球21,例如,利用植球机在第三开口280内植焊球21,焊球21的材质为锡或者锡合金。其中,焊球21和金属再布线层26电连接;在另一个应用场景中,还可以在金属再布线层26上形成球下金属层的方式进行植球,本申请对此不作限定。例如,可在第一阻挡层远离芯片的表面形成第二种子层,第二种子层可以采用溅射的方法形成:例如,先形成一层钛层,再在钛层上溅射一层铜层形成;在第二种子层远离芯片的表面形成第三掩膜层,并在第三掩膜层上对应第三开口的位置形成第四开口;在第四开口内形成球下金属层,球下金属层的材质可以是金属铜,可以采用电镀的方式形成;去除第三掩膜层及第三掩膜层下方对应的第二种子层;在球下金属层对应位置上形成焊球,可以通过植球机将焊球落到对应的球下金属层的位置,再经过回流形成;其中,焊球、球下金属层、第二种子层、金属再布线层电连接。
S308:焊球与电路板电连接。
具体地,请参阅图5h,可利用热回流的方式将焊球21与电路板23电连接。通过上述方式,进而使得芯片10与电路板23电连接。
在另一个实施方式中,为增强半导体封装器件的防水性能,在上述步骤S102之后,本申请所提供的方法还包括:将透明保护层与电路板之间的区域填充塑封料,以形成塑封层,塑封层不覆盖芯片的感光区对应的透明保护层。例如,可以在透明保护层远离电路板一侧设置保护胶膜,以控制塑封层的高度,使得塑封层与电路板之间的距离等于或者小于透明保护层与电路板之间的距离。
下面对利用上述半导体芯片封装方法所制备获得的半导体芯片封装器件做进一步说明。
请参阅图6,图6为本申请半导体封装器件一实施方式的结构示意图。该半导体封装器件包括:
芯片10,芯片10包括正面14和背面16,芯片10的正面14设置有感光区100和位于感光区100周围的多个焊盘102;芯片10对应多个焊盘102的位置设置有通孔(未标示),芯片10的多个焊盘102从通孔中露出,对于单个焊盘102而言,其全部或者部分从通孔中露出;在一个应用场景中,通孔可以通过机械切割等方式形成,通孔从焊盘102一侧至芯片10的背面16方向尺寸逐渐增大。
透明保护层18,位于芯片10的正面14且覆盖芯片10的感光区100和焊盘102;具体地,透明保护层18可由旋涂、点胶或印刷的方式形成,透明保护层18为经紫外照射或者烘烤的方式固化后的材质,例如,其材质可以是无机透明材料(例如,氮化硅、氮氧化硅等)或者有机透明材料(例如,聚硅氧烷等),本申请对此不作限定。
电路板23,与芯片10的焊盘102透过通孔电连接。
在一个实施方式中,可在半导体封装器件中引入金属再布线层26,通过金属再布线层26电连接芯片10与电路板25。具体地,请继续参阅图6,本申请所提供的半导体封装器件还包括金属再布线层26,位于芯片10的背面16且延伸入通孔中,金属再布线层26的一端与焊盘102电连接,金属再布线层26的另一端与电路板25电连接。
在另一个实施方式中,请继续参阅图6,上述半导体器件还包括:第一掩膜层20,位于芯片10的背面16与金属再布线层26之间,且第一掩膜层20对应焊盘102的位置设置有第一开口(未标示);第一种子层22,位于第一掩膜层20与金属再布线层26之间,且焊盘102、第一种子层22、金属再布线层26电连接。
在又一个实施方式中,还可采取设置焊球21的方式将芯片10与电路板25电连接。请再次参阅图6,本申请所提供的半导体封装器件还包括:第一阻挡层28,位于金属再布线层26远离芯片10的一侧,且第一阻挡层28上形成有第三开口(未标示);焊球21,位于第三开口内,且与金属再布线层26、电路板23电连接。
在又一个实施方式中,上述实施例中设置焊球的方式还可为其他,例如,通过设置球下金属层的方式。具体地,请参阅图7,图7为本申请半导体封装器件另一实施方式的结构示意图,其与上述实施例中相同的部分在此不再赘述。本实施例中所提供的半导体封装器件还包括:第一阻挡层28,位于金属再布线层26远离芯片10的一侧,且第一阻挡层28上形成有第三开口(未标示);第二种子层30,覆盖第三开口,且设置在第一阻挡层28远离芯片10的一侧;球下金属层32,设置于第二种子层30远离芯片10的一侧;焊球34,设置于球下金属层32远离芯片10的一侧;其中,焊球34、球下金属层32、第二种子层30、金属再布线层26电连接。
在另一个实施方式中,本申请所提供的半导体封装器件中芯片10的厚度小于等于预定厚度,预定厚度可以为100um等,芯片10的厚度可以为50、60、80um等。
总而言之,区别于现有技术的情况,本申请所提供的半导体封装器件中透明保护层位于所述芯片的正面且覆盖芯片的感光区和焊盘,一方面,相对于传统的设置透明玻璃的方式,透明保护层的厚度小于透明玻璃的厚度,进而可以减少光线折射、反射和能量损失等,提高芯片的感光效果;另一方面,由于透明保护层直接覆盖在芯片正面,透明保护层与芯片正面脱离的概率较低,进而降低对使用环境的无尘要求。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种半导体封装器件,其特征在于,所述封装器件包括:
芯片,所述芯片包括正面和背面,所述芯片的正面设置有感光区和位于感光区周围的多个焊盘;所述芯片对应多个所述焊盘的位置设置有通孔,所述芯片的多个所述焊盘从所述通孔中露出;
透明保护层,位于所述芯片的正面且覆盖所述芯片的所述感光区和多个所述焊盘;
电路板,与所述芯片的多个所述焊盘透过所述通孔电连接。
2.根据权利要求1所述的封装器件,其特征在于,所述透明保护层由旋涂、点胶或印刷的方式形成。
3.根据权利要求1所述的封装器件,其特征在于,所述透明保护层为经紫外线照射或者烘烤的方式固化后的材质。
4.根据权利要求1所述的封装器件,其特征在于,所述透明保护层的材质包括无机透明材质和/或有机透明材质,所述无机透明材质包括氮化硅、氮氧化硅中至少一种,所述有机透明材质包括聚硅氧烷。
5.根据权利要求1所述的封装器件,其特征在于,所述通孔从所述焊盘一侧至所述芯片的背面方向尺寸逐渐增大。
6.根据权利要求1所述的封装器件,其特征在于,所述封装器件还包括:
金属再布线层,位于所述芯片的背面且延伸入所述通孔中,所述金属再布线层的一端与所述焊盘电连接,所述金属再布线层的另一端与所述电路板电连接。
7.根据权利要求6所述的封装器件,其特征在于,所述封装器件还包括:
第一掩膜层,位于所述芯片的背面与所述金属再布线层之间,且所述第一掩膜层对应所述焊盘的位置设置有第一开口;
第一种子层,位于所述第一掩膜层与所述金属再布线层之间,且所述焊盘、所述第一种子层、所述金属再布线层电连接。
8.根据权利要求7的封装器件,其特征在于,所述封装器件还包括:
第一阻挡层,位于所述金属再布线层远离所述芯片的一侧,且所述第一阻挡层上形成有第三开口;
焊球,位于所述第三开口内,且与所述金属再布线层电连接。
9.根据权利要求7所述的封装器件,其特征在于,所述封装器件还包括:
第一阻挡层,位于所述金属再布线层远离所述芯片的一侧,且所述第一阻挡层上形成有第三开口;
第二种子层,覆盖所述第三开口,且设置在所述第一阻挡层远离所述芯片的一侧;
球下金属层,设置于所述第二种子层远离所述芯片的一侧;
焊球,设置于所述球下金属层远离所述芯片的一侧;
其中,所述焊球、所述球下金属层、所述第二种子层、所述金属再布线层电连接。
10.根据权利要求1所述的封装器件,其特征在于,所述芯片的厚度小于等于预定厚度。
CN201811341284.5A 2018-11-12 2018-11-12 一种半导体封装器件 Pending CN109545807A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811341284.5A CN109545807A (zh) 2018-11-12 2018-11-12 一种半导体封装器件
PCT/CN2019/082313 WO2020098215A1 (zh) 2018-11-12 2019-04-11 一种半导体芯片封装方法及封装器件
US17/317,260 US11948960B2 (en) 2018-11-12 2021-05-11 Semiconductor packaging method and semiconductor package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811341284.5A CN109545807A (zh) 2018-11-12 2018-11-12 一种半导体封装器件

Publications (1)

Publication Number Publication Date
CN109545807A true CN109545807A (zh) 2019-03-29

Family

ID=65847013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811341284.5A Pending CN109545807A (zh) 2018-11-12 2018-11-12 一种半导体封装器件

Country Status (1)

Country Link
CN (1) CN109545807A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020098215A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197217A1 (en) * 2005-03-02 2006-09-07 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
CN102496622A (zh) * 2011-11-25 2012-06-13 格科微电子(上海)有限公司 图像传感器芯片的封装方法以及摄像模组
CN105244360A (zh) * 2015-10-29 2016-01-13 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197217A1 (en) * 2005-03-02 2006-09-07 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
CN102496622A (zh) * 2011-11-25 2012-06-13 格科微电子(上海)有限公司 图像传感器芯片的封装方法以及摄像模组
CN105244360A (zh) * 2015-10-29 2016-01-13 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020098215A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及封装器件
US11948960B2 (en) 2018-11-12 2024-04-02 Tongfu Microelectronics Co., Ltd. Semiconductor packaging method and semiconductor package device

Similar Documents

Publication Publication Date Title
CN105244360B (zh) 感光芯片封装结构及其封装方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN109545805A (zh) 一种半导体芯片封装方法
CN111785645B (zh) 封装基板及其制作方法
CN105244341A (zh) 半导体器件的fowlp封装结构及制作方法
CN105070734A (zh) 封装结构及封装方法
CN107910305A (zh) 一种圆片级背金芯片的封装结构及其封装方法
CN106560917A (zh) 半导体封装结构
CN103151360A (zh) 用于cmos图像传感器的线结合内插板封装及其制造方法
US20130224910A1 (en) Method for chip package
TW200824073A (en) Heat-dissipation semiconductor package and fabrication method thereof
CN103811360A (zh) 半导体封装件的制法
CN109545807A (zh) 一种半导体封装器件
CN205159328U (zh) 感光芯片封装结构
CN109545809A (zh) 一种半导体封装器件
CN109524479A (zh) 一种半导体芯片封装方法
CN109390365A (zh) 一种半导体芯片封装方法
CN109524311A (zh) 一种半导体芯片封装方法
CN109545808A (zh) 一种半导体芯片封装方法
CN105185798B (zh) 一种背照式图像传感器的晶圆级封装方法及其封装结构
CN109545806A (zh) 一种半导体芯片封装方法
US11990398B2 (en) Semiconductor package device having chip substrate with pads around photosensitive region
US11948960B2 (en) Semiconductor packaging method and semiconductor package device
CN104347558B (zh) 半导体封装件及其制造方法
CN206040624U (zh) 影像传感芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329