CN103151360A - 用于cmos图像传感器的线结合内插板封装及其制造方法 - Google Patents

用于cmos图像传感器的线结合内插板封装及其制造方法 Download PDF

Info

Publication number
CN103151360A
CN103151360A CN2012100120926A CN201210012092A CN103151360A CN 103151360 A CN103151360 A CN 103151360A CN 2012100120926 A CN2012100120926 A CN 2012100120926A CN 201210012092 A CN201210012092 A CN 201210012092A CN 103151360 A CN103151360 A CN 103151360A
Authority
CN
China
Prior art keywords
cavity
sensor chip
unloading device
conducting element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100120926A
Other languages
English (en)
Inventor
V.奥加涅相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optiz Inc
Original Assignee
Optiz Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optiz Inc filed Critical Optiz Inc
Publication of CN103151360A publication Critical patent/CN103151360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及用于CMOS图像传感器的线结合内插板封装及其制造方法。一种图像传感器封装，其包括具有晶体装卸器的装卸器组件，所述晶体装卸器具有形成到其第一表面中的腔体。所述腔体具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面。多个导电元件均通过晶体装卸器从台阶表面延伸并且到达它的第二表面。传感器芯片设置在腔体中并且包括基板、形成在它的前表面处的多个光电检测器、和形成在前表面处的电耦合到光电检测器的多个接触焊盘。多个线均在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个。基板被设置在腔体上并且被安装到晶体装卸器。基板对至少一个范围的光波长是光学透明的。

Description

用于CMOS图像传感器的线结合内插板封装及其制造方法
技术领域
本发明涉及微电子器件的封装，更具体地说涉及光学半导体器件的封装。
背景技术
 半导体器件的趋势是更小的集成电路（IC）器件（也称作芯片）、以更小的封装体封装（其保护芯片而同时提供片外信号连接性）。一个实例是图像传感器，其是包括将入射光变换成电信号的光电检测器（其准确地反映具有良好空间分辨率的入射光的强度和颜色信息）的IC器件。
 在图像传感器的晶片级封装方案的开发后面存在不同的驱动力。例如，降低的形状因数（即增加的密度，用来实现最高容量/体积比）克服了空间限制并且能够实现更小的相机模块方案。可以以更短的互连长度来实现增加的电性能，这可以改善电性能并且因此改善器件速度，并且这大大减小了芯片功耗。异构集成允许集成不同的功能层（例如高分辨率和低分辨率图像传感器的集成、具有其处理器的图像传感器的集成等）。可以通过仅封装那些已知良好的芯片（即仅封装已知良好的管芯－KGD）来实现每单元封装的成本减少。
 目前，板上芯片（COB—其中裸片被直接安装在印刷电路板上）和谢尔卡斯（Shellcase）晶片级CSP（其中晶片被层叠在两个玻璃薄片之间）是用来构造图像传感器模块（例如用于移动器件照相机、光学鼠标等）的主流的封装和装配工艺。然而，随着使用较高像素图像传感器，由于针对封装8和12英寸图像传感器晶片的投资支出、装配限制、尺寸限制（该要求是对于较低剖面器件的）以及产率问题，COB和Shellcase WLCSP装配变得愈加困难。例如，Shellcase WLCSP技术包括在晶片被单体化成独立的封装芯片之前在晶片上封装图像传感器，意味着来自每个晶片的有缺陷的那些芯片在它们可被测试之前仍然被封装（其抬高了成本）。另外，标准WLP封装是扇入封装，其中芯片面积等于封装面积，因此限制了I/O连接的数目。最后，标准WLP封装是裸管芯封装，其在测试处理、组装和SMT过程中可能是复杂的。
存在对用于诸如已经被单体化和测试的图像传感器的芯片的改进的封装和封装技术的需要，并且其提供节省成本和可靠的低剖面封装解决方案（即提供必要的机械支持和电连接性）。
发明内容
在本发明的一个方面中，图像传感器封装包括装卸器组件、传感器芯片和基板。装卸器组件包括具有相对的第一和第二表面的晶体装卸器，其中所述晶体装卸器包括：腔体，所述腔体形成到第一表面中使得所述腔体具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面；和多个导电元件，所述多个导电元件均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面。传感器芯片设置在腔体中并且包括具有前和后相对表面的基板、形成在前表面处的多个光电检测器、和形成在前表面处、电耦合到光电检测器的多个接触焊盘。多个线均在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个。基板设置在腔体上并且被安装到晶体装卸器，其中所述基板对至少一个范围的光波长是光学透明的。
本发明的另一方面是封装传感器芯片的方法，所述传感器芯片包括具有前和后相对表面的基板、形成在前表面处的多个光电检测器、和形成在前表面处、电耦合到光电检测器的多个接触焊盘。所述方法包括：提供具有相对的第一和第二表面的晶体装卸器；将腔体形成到第一表面中使得所述腔体具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面；形成均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面的多个导电元件；将传感器芯片插入腔体中；在传感器芯片和所述多个导电元件之间附贴多个线使得每个线在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个；并且将基板安装到晶体装卸器使得基板被设置在腔体上，其中所述基板对至少一个范围的光波长是光学透明的。
本发明的另一方面是通过下述来形成多个图像传感器封装的方法：提供具有相对的第一和第二表面的晶体装卸器；将多个腔体形成到第一表面中使得腔体中的每一个具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面；对于腔体中的每一个，形成均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面的多个导电元件；将传感器芯片插入腔体中的每一个中（其中传感器芯片中的每一个包括具有前和后相对表面的基板、形成在前表面处的多个光电检测器、和形成在前表面处、电耦合到光电检测器的多个接触焊盘）；对于各个传感器芯片和腔体中的每一个，在传感器芯片和所述多个导电元件之间附贴多个线使得每个线在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个；将基板安装到晶体装卸器使得基板被设置在腔体上，其中所述基板对至少一个范围的光波长是光学透明的；并且切割晶体装卸器和基板以形成分开的封装，所述封装均在其中包括所述腔体中的一个和传感器芯片中的一个。
通过阅读说明书、权利要求和附图，本发明的其它目的和特征将变得明显。
附图说明
图1A-1E是依次示出形成装卸器组件的步骤的截面侧视图。
图2A-2D是依次示出单体化图像传感器芯片的步骤的截面侧视图。
图3A-3C是示出集成装卸器组件和图像传感器芯片的截面侧视图。
图4A是单体化之前被集成的装卸器组件、透明基板和图像传感器芯片的截面侧视图。
图4B是单体化之后被集成的装卸器组件、透明基板和图像传感器芯片的截面侧视图。
图5是被集成的装卸器组件、透明基板和图像传感器芯片的替换实施例的截面侧视图，其中所述透明基板包括在它的顶表面整体形成的透镜。
具体实施方式
本发明是微电子器件、尤其是图像传感器的封装。本发明采用其部件的模块化来增加产率、降低成本并且改善合格率。对于封装设计存在三个主要部件，其利用晶片级技术形成：
1．具有预先形成的电路的装卸器组件2；
2．被单体化的图像传感器芯片4；
3．光学透明的基板60。
每个部件分开制作、分开保存并且分开测试。仅已知好的部件允许用于封装的集成。
装卸器组件2的形成在图1A-1E中示出，并且从晶体装卸器10开始，所述晶体装卸器10分别包括顶和底表面12和14，如图1A中所示。第一腔体16被形成到装卸器10的顶表面12中。可以通过利用激光、通过等离子体刻蚀工艺、通过喷砂工艺、通过机械研磨工艺、或通过任何其它类似的方法来形成腔体16。优选地，通过执行光刻等离子体刻蚀工艺来形成腔体16，所述光刻等离子体刻蚀工艺除去装卸器10的选择暴露的部分。等离子体刻蚀可以是各向异性的、锥形的、各向同性的、或其组合。然后利用以上列出的用于第一腔体16的技术中的任何一个，第二腔体18被形成到第一腔体16的底表面中。优选地（但不是必需地），第二腔体18的深度等于或大于图像传感器芯片4的厚度，以便传感器芯片4能够大部分或完全装入第二腔体18内。第二腔体18的横向尺寸（即直径、宽度等）比第一腔体16的横向尺寸小，导致产生阶梯侧壁20。阶梯侧壁20包括台阶22，所述台阶22横向向外延伸到腔体16/18的中心以限定基本横向延伸的台阶表面22a（即腔体16的底表面的剩余部分），所述台阶表面22a终止于基本垂直延伸的表面22b处。优选地，台阶22在第一腔体16的圆周周围是连续的（即台阶22呈环形台肩的形式，所述环形台肩在第一腔体16的底表面处限定第二腔体18的开口）。然而，可以形成多个分立台阶22，所述多个分立台阶22向内延伸到处于分立位置的第一腔体16的中心。腔体16和18可以被认为是形成到顶表面12中的单个腔体19（即，其中第一腔体部分16设置得比台阶表面22a高并且第二腔体部分18设置得比台阶表面22a低），具有限定向内延伸到腔体里面的至少一个台阶表面22a的阶梯侧壁。所得到的结构在图1B中示出。
形成通孔24，所述通孔24通过装卸器10从台阶22的台阶表面22a延伸到底表面14。可以通过利用激光、通过等离子体刻蚀工艺、通过喷砂工艺、通过机械研磨工艺、或通过任何其它类似的方法形成通孔24。优选地，通过光刻等离子体刻蚀形成通孔24，所述光刻等离子体刻蚀包括在装卸器10上形成光致抗蚀剂层、图案化光致抗蚀剂层以暴露装卸器10的选择部分、并且然后执行等离子体刻蚀工艺（例如BOSCH工艺，其利用SF6和C4F8气体的组合）来除去装卸器10的暴露部分以形成通孔24。优选地，每个通孔24具有在5到250 μm之间的直径、以及相对于底表面14的45到90度的侧壁角。然后在装卸器的暴露的表面上（包括在孔24和腔体19内）沉积隔离（介电）层26。介电层26可以是氧化硅、氮化硅、环氧基、聚酰亚胺、树脂、FR4、或任何其它适合的介电材料。优选地，介电层26是至少0.1 μm厚，并且利用任何常规的介电层沉积技术（其是本领域中众所周知的）形成。所得到的结构在图1C中示出。
导电材料（例如Cu, Ti/Cu, Ti/Al, Cr/Cu, Cr/Al和/或任何其它众所周知的导电材料）被沉积在介电层26上，利用导电材料填充通孔24或者给通孔24加衬里。可以通过溅射、电镀、分发印刷，或溅射、电镀和分发印刷的组合。然后使用光刻步骤来除去在顶和底表面12/14的一部分上和在腔体19里面的导电材料的部分，留下导电元件或迹线28，所述导电元件或迹线28通过通孔24延伸并且分别终止于在台阶表面22a和表面14处的导电焊盘30a和30b中。导电焊盘30a和30b具有比导电元件28的横向尺寸大的横向尺寸（以便于将电连接形成到那里），并且可以可选地沿台阶表面22a和/或14延伸以使连接改变线路来适应特定的设计需求。所得到的结构在图1D中示出。
随后在底表面14上沉积密封剂（介电）层32。介电层32可以是环氧基、聚酰亚胺、树脂、FR4、或任何其它合适的介电材料。优选地，介电层26是至少1.0 μm厚，并且利用任何常规的沉积技术（其是本领域技术人员众所周知的）形成。然后利用光刻工艺除去在导电焊盘30b上的层32的部分。然后SMT（表面安装）互连34以如此方式形成在底表面14上使得它们与相应的导电焊盘30b电接触。SMT互连34可以是BGA类型，并且可以利用焊料合金的丝网印刷工艺、或通过植球工艺、或通过电镀工艺形成。BGA（球栅阵列）互连是通常通过焊接或部分熔融金属球到接合焊盘上形成的、用于与对等导体形成物理和电接触的圆形导体。可替换地，SMT互连34可以是导电金属柱（例如铜）。最终的装卸器组件2结构在图1E中示出。
单体化的图像传感器芯片4的形成在图2A-2D中示出，并且从具有前表面43的晶片42开始，在所述前表面43上已经形成了多个传感器44。每个传感器包括多个光电检测器46（和支持电路）、以及接触焊盘48。光电检测器46（和支持电路）和接触焊盘48被形成在晶片42的面向上的（前）表面处，如图2A中所示。接触焊盘48被电连接到光电检测器46（和/或它们的支持电路），用于提供芯片信号发送。每个光电检测器46将光能转换成电压信号。可以包括附加电路来放大电压、和/或将它转换成数字数据。滤色器和/或微透镜50可以安装在光电检测器46上。这种类型的传感器在本领域中是众所周知的，在此不再进一步描述。
切割带52安装在图像传感器晶片42的背面上。切割带52可以是由PVC、聚烯烃、聚乙烯、陶瓷或晶体衬底材料制成的任何带或载体，利用粘合剂将管芯固定在适当的位置。切割带52通常在多种厚度（例如从25到1000 μm）以及多种粘合强度可用，其是针对各种芯片尺寸和材料设计的。随后执行浅划片线区域（划道）的部分切割（预切割）。部分切割包括切割划片线54（即沟、沟道、槽、缝等）到晶片42的前表面43中。可以利用切割锯、激光器或刻蚀工艺来完成该切割步骤。优选地，利用具有25到50 μm宽的切割刀刃的切割锯完成切割步骤，其中划片线54的深度延伸不超过晶片42的厚度的30％。所得到的结构在图2B中示出。
然后临时（牺牲）保护层56被安装到晶片42的正面上，并且从晶片42的背面除去切割带52，如图2C中所示。临时保护层56可以由PVC、聚烯烃、聚乙烯、陶瓷或晶体衬底材料制成，在除去切割带后利用粘合剂将管芯固定在适当的位置。然后，优选使用晶片研磨和/或硅刻蚀工艺，从背面减薄晶片42直到已经完成管芯分离（即传感器44被分开使得每一个在它自己的管芯上）为止。然后除去保护层56，留下最后的图像传感器芯片4，如图2D中所示。然后一个一个单独地测试传感器44，使得仅已知良好的传感器芯片4被封装。可替换地，可以在传感器芯片4从保护层56被除去之前测试传感器44，其中仅已知良好的传感器芯片4从保护层56被除去并且被放在托盘中用于将来的组装。
分开形成的装卸器组件2和已知良好的图像传感器芯片4然后如图3A-3C中所示地被集成在一起，由此传感器芯片4被放置在腔体19中并且被附着到装卸器组件2。可以使用任何常规的管芯附着工艺（例如常规的拾取和放置技术），由此管芯附着材料56（例如具有1到25微米的额定厚度和经受高达250C的固化温度的能力的不导电粘附膜或环氧树脂等）被用来将传感器芯片4贴到第二腔体18的底表面，如图3A中所示。优选地，但不是必需地，图像传感器芯片4的前表面43与台阶表面22a对齐（即齐平），以更方便随后描述的线结合。接着执行线结合工艺，其中线58连接在图像传感器芯片4的接触焊盘48和装卸器组件2的相应导电焊盘30a之间（并且在图像传感器芯片4的接触焊盘48和装卸器组件2的相应导电焊盘30a之间提供电连接），如图3B中所示。线58可以是合金金、铜或任何其它合适的线结合材料，并且通过利用任何常规的线结合技术（其是本领域中众所周知的）形成。
光学透明的基板60被安装到装卸器10的顶表面12使得基板60被设置在图像传感器芯片4上。优选地，基板60密封腔体19的开口。基板60可以由多晶陶瓷（例如氧化铝陶瓷、氮氧化铝、钙钛矿（perovskyte）、多晶钇铝石榴石等）、单晶陶瓷、非晶材料（例如无机玻璃和聚合物）、玻璃陶瓷（例如硅酸盐基）等制成，并且对至少一个范围的光波长是光学透明的。可以使用接合材料62将基板60贴到顶表面12上。接合材料62可以是金属基、环氧基、聚酰亚胺、树脂、或任何其它合适的接合材料。所得到的结构在图3C中示出。
图3C的被组装的封装结构的透明基板60和装卸器组件2为传感器芯片4提供保护，并且提供扇出阵列电连接。在运行过程中，传感器44通过透明基板60接收入射光。通过对应的线58、对应的导电焊盘30a、对应的导电迹线28、对应的导电焊盘30b、以及最后通过对应的表面安装互连34，由图像传感器芯片4上的接触焊盘48中的每一个提供片外导电性。为了易于制作并且确保在集成前去掉有缺陷的部件（即仅已知良好的部件优选到达最后的集成），所述三个主要部件（装卸器组件2、透明基板60、和图像传感器芯片4）中的每一个被分开制作，因此增加了产率和合格率，并且降低了成本。
优选地，多个装卸器组件2形成在单个晶体装卸器10上，并且单个透明基板60被用于多个装卸器组件。上述集成因此可以在装卸器10和基板30被单体化成单独的组件之前执行、或者在之后执行。如果在单体化之前执行集成，则预单体化结构在图4A中示出（并且切割带52被安装到透明基板60）。然后执行晶片切割过程（例如使用晶片切割和/或激光设备）以单体化组件，如图4B中所示。
图5示出替换实施例，其中透明基板60的顶表面64是非平面的，使得它对于进入基板60的光充当透镜。透镜基板60和传感器44的有源表面之间的距离被固定，并且可以在组装期间通过改变接合材料62的厚度来进行优化。
应当理解，本发明不限于上面描述和此处示出的（一个或多个）实施例，而是涵盖落在所附权利要求的范围内的任何和所有变型。例如，此处对于本发明的引用并不旨在限制任何权利要求或权利要求术语的范围，而是相反仅引用可以被一个或多个权利要求覆盖的一个或多个特征。上述的材料、工艺和数值示例仅是示例性的，且不应认为限制了权利要求。而且，从权利要求和说明书显见，并不是所有方法步骤必须以示出或要求保护的确切顺序执行，而是以允许本发明的图像传感器封装的适当形成的任何顺序单独或同时执行。单层材料可以形成为这种或类似材料的多层，且反之亦然。
应当注意，如这里使用的术语“上方”和“上”均包括性地包括“直接位于…上”（没有布置于其间的中间材料、元件或空间）和“间接位于…上”（有布置于其间的中间材料、元件或空间）。同样，术语“邻近”包括“直接邻近”（没有布置于其间的中间材料、元件或空间）和“间接邻近”（有布置于其间的中间材料、元件或空间），“安装到”包括“直接安装到”（没有布置于其间的中间材料、元件或空间）和“间接安装到”（有布置于其间的中间材料、元件或空间），且“电耦合”包括“直接电耦合到”（其间没有把元件电连接在一起的中间材料或元件）和“间接电耦合到”（其间有把元件电连接在一起的中间材料或元件）。例如，“在基板上方”形成元件可以包括直接在基板上形成元件，其间没有中间材料/元件，也可以在基板上间接形成元件，其间具有一个或多个中间材料/元件。

Claims (26)

1.一种图像传感器封装，包括：
装卸器组件，所述装卸器组件包括：
具有相对的第一和第二表面的晶体装卸器，其中所述晶体装卸器包括腔体，所述腔体形成到第一表面中使得所述腔体具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面，以及
多个导电元件，所述多个导电元件均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面；
设置在腔体中的传感器芯片，其中所述传感器芯片包括：
具有前和后相对表面的基板，
形成在前表面处的多个光电检测器，以及
形成在前表面处的电耦合到光电检测器的多个接触焊盘；
多个线，所述多个线均在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个；以及
设置在腔体上并且被安装到晶体装卸器的基板，其中所述基板对至少一个范围的光波长是光学透明的。
2.如权利要求1所述的图像传感器封装，进一步包括：
多个表面安装互连，所述多个表面安装互连均设置在晶体装卸器的第二表面上，并且均电连接到导电元件中的一个。
3.如权利要求2所述的图像传感器封装，其中对于每一个导电元件：
导电元件在第一导电焊盘中的所述至少一个台阶表面处终止，其中所述线中的一个被连接到第一导电焊盘；以及
导电元件在第二导电焊盘中的第二表面处终止，其中所述表面安装互连中的一个被连接到第二导电焊盘；
其中第一和第二导电焊盘均具有比导电元件的横向尺寸大的横向尺寸。
4.如权利要求1所述的图像传感器封装，其中所述传感器芯片进一步包括：
安装在光电检测器上的多个滤色器和微透镜。
5.如权利要求1所述的图像传感器封装，其中基板具有这样的表面：所述表面的一部分设置在光电检测器上并且是非平面的。
6.如权利要求1所述的图像传感器封装，其中所述多个导电元件通过介电材料与晶体装卸器绝缘。
7.如权利要求1所述的图像传感器封装，其中：
所述腔体具有设置得比台阶表面高的第一部分和设置得比台阶表面低的第二部分；
第二部分具有比第一部分的横向尺寸小的横向尺寸；以及
传感器芯片设置在第二部分中。
8.如权利要求7所述的图像传感器封装，其中传感器芯片完全设置在第二部分内。
9.一种封装传感器芯片的方法，所述图像传感器包括具有前和后相对表面的基板，形成在前表面处的多个光电检测器，以及形成在前表面处的电耦合到光电检测器的多个接触焊盘，所述方法包括：
提供具有相对的第一和第二表面的晶体装卸器；
将腔体形成到第一表面中使得所述腔体具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面；
形成均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面的多个导电元件；
将传感器芯片插入腔体中；
在传感器芯片和所述多个导电元件之间附贴多个线使得每个线在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个；以及
将基板安装到晶体装卸器使得基板被设置在腔体上，其中所述基板对至少一个范围的光波长是光学透明的。
10.如权利要求9所述的方法，进一步包括：
形成多个表面安装互连，所述多个表面安装互连均设置在晶体装卸器的第二表面上，并且均电连接到导电元件中的一个。
11.如权利要求10所述的方法，其中所述多个导电元件中的每一个被如此形成使得：
导电元件在第一导电焊盘中的所述至少一个台阶表面处终止，其中所述线中的一个被连接到第一导电焊盘；以及
导电元件在第二导电焊盘中的第二表面处终止，其中表面安装互连中的一个被连接到第二导电焊盘；
其中第一和第二导电焊盘均具有比导电元件的横向尺寸大的横向尺寸。
12.如权利要求9所述的方法，其中基板具有这样的表面：所述表面的一部分设置在光电检测器上并且是非平面的。
13.如权利要求9所述的方法，进一步包括：
在所述多个导电元件和晶体装卸器之间形成介电材料。
14.如权利要求9所述的方法，其中形成腔体包括：
将腔体的第一部分形成到第一表面中，其中第一部分具有第一横向尺寸和底表面；
将腔体的第二部分形成到第一部分的底表面中，其中第二部分具有比第一横向尺寸小的第二横向尺寸，其中在形成第二部分之后底表面的至少一部分保留并且其构成所述至少一个台阶表面。
15.如权利要求14所述的方法，其中将传感器芯片插入腔体中包括将传感器芯片插入腔体的第二部分中。
16.如权利要求14所述的方法，其中将传感器芯片插入腔体中包括将传感器芯片完全插入腔体的第二部分内。
17.如权利要求9所述的方法，其中形成导电元件中的每一个包括：
形成从所述至少一个台阶表面延伸到第二表面的孔；
沿孔的侧壁形成绝缘材料；以及
在孔中沉积导电材料。
18.一种形成多个图像传感器封装的方法，包括：
提供具有相对的第一和第二表面的晶体装卸器；
将多个腔体形成到第一表面中使得腔体中的每一个具有限定至少一个台阶表面的阶梯侧壁，所述至少一个台阶表面向内延伸到所述腔体里面；
对于腔体中的每一个，形成均通过所述晶体装卸器从所述至少一个台阶表面延伸到第二表面的多个导电元件；
将传感器芯片插入腔体中的每一个中，其中传感器芯片中的每一个包括：
具有前和后相对表面的基板，
形成在前表面处的多个光电检测器，以及
形成在前表面处的多个接触焊盘，所述多个接触焊盘电耦合到光电检测器；
对于各个传感器芯片和腔体中的每一个，在传感器芯片和所述多个导电元件之间附贴多个线使得每个线在接触焊盘中的一个和导电元件中的一个之间延伸并且电连接所述接触焊盘中的一个和导电元件中的一个；
将基板安装到晶体装卸器使得基板被设置在腔体上，其中所述基板对至少一个范围的光波长是光学透明的；以及
切割晶体装卸器和基板以形成分开的封装，所述封装均在其中包括所述腔体中的一个和传感器芯片中的一个。
19.如权利要求18所述的方法，进一步包括：
形成多个表面安装互连，所述多个表面安装互连均设置在晶体装卸器的第二表面上，并且均电连接到导电元件中的一个。
20.如权利要求18所述的方法，其中设置在传感器芯片上的基板顶表面的部分是非平面的，其中基板具有这样的表面：所述表面的多个部分均设置在光电检测器中的一个上并且是非平面的。
21.如权利要求18所述的方法，其中对于腔体中的每一个，所述多个导电元件中的每一个被如此形成使得：
导电元件在第一导电焊盘中的所述至少一个台阶表面处终止，其中所述线中的一个被连接到第一导电焊盘；以及
导电元件在第二导电焊盘中的第二表面处终止，其中表面安装互连中的一个被连接到第二导电焊盘；
其中第一和第二导电焊盘均具有比导电元件的横向尺寸大的横向尺寸。
22.如权利要求18所述的方法，进一步包括：
在所述多个导电元件和晶体装卸器之间形成介电材料。
23.如权利要求18所述的方法，其中形成腔体中的每一个包括：
将腔体的第一部分形成到第一表面中，其中第一部分具有第一横向尺寸和底表面；
将腔体的第二部分形成到第一部分的底表面中，其中第二部分具有比第一横向尺寸小的第二横向尺寸，并且其中在形成第二部分之后底表面的至少一部分保留并且其构成所述至少一个台阶表面。
24.如权利要求23所述的方法，其中将传感器芯片插入腔体中包括将传感器芯片插入腔体的第二部分中。
25.如权利要求23所述的方法，其中将传感器芯片插入腔体中包括将传感器芯片完全插入腔体的第二部分内。
26.如权利要求18所述的方法，其中对于腔体中的每一个，形成导电元件中的每一个包括：
形成从所述至少一个台阶表面延伸到第二表面的孔；
沿孔的侧壁形成绝缘材料；以及
在孔中沉积导电材料。
CN2012100120926A 2011-12-06 2012-01-16 用于cmos图像传感器的线结合内插板封装及其制造方法 Pending CN103151360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/312,826 US8432011B1 (en) 2011-12-06 2011-12-06 Wire bond interposer package for CMOS image sensor and method of making same
US13/312826 2011-12-06

Publications (1)

Publication Number Publication Date
CN103151360A true CN103151360A (zh) 2013-06-12

Family

ID=48146075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100120926A Pending CN103151360A (zh) 2011-12-06 2012-01-16 用于cmos图像传感器的线结合内插板封装及其制造方法

Country Status (4)

Country Link
US (1) US8432011B1 (zh)
KR (1) KR101420934B1 (zh)
CN (1) CN103151360A (zh)
TW (1) TWI475656B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617060A (zh) * 2013-09-24 2015-05-13 奥普蒂兹公司 带有冷却特征的低轮廓传感器封装和制造其的方法
CN107449449A (zh) * 2017-08-29 2017-12-08 苏州慧闻纳米科技有限公司 一种传感器
CN111627948A (zh) * 2020-06-05 2020-09-04 中国电子科技集团公司第四十四研究所 一种具有片上滤光片的ccd结构
CN114430627A (zh) * 2022-04-02 2022-05-03 东莞市春瑞电子科技有限公司 一种复合式传感器封装载板的制造方法及激光雷达传感器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
IL279384B1 (en) * 2018-09-14 2024-06-01 Illumina Inc Flow cells and related methods
US11289522B2 (en) * 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618133A (en) * 2004-11-26 2006-06-01 qing-fu Zou Packaging method of semiconductor image sensing device
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
CN101127331A (zh) * 2006-08-18 2008-02-20 国际商业机器公司 包括半导体芯片的电子封装及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004297683A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 固体撮像装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
KR100720457B1 (ko) 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
JP2011501410A (ja) 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2009111149A (ja) * 2007-10-30 2009-05-21 Canon Inc 固体撮像装置
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
KR20110049940A (ko) * 2009-11-06 2011-05-13 테라셈 주식회사 반도체 패키지 및 그의 제조방법
US8283745B2 (en) * 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618133A (en) * 2004-11-26 2006-06-01 qing-fu Zou Packaging method of semiconductor image sensing device
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
CN101127331A (zh) * 2006-08-18 2008-02-20 国际商业机器公司 包括半导体芯片的电子封装及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617060A (zh) * 2013-09-24 2015-05-13 奥普蒂兹公司 带有冷却特征的低轮廓传感器封装和制造其的方法
CN104617060B (zh) * 2013-09-24 2018-03-06 奥普蒂兹公司 带有冷却特征的低轮廓传感器封装和制造其的方法
CN107449449A (zh) * 2017-08-29 2017-12-08 苏州慧闻纳米科技有限公司 一种传感器
CN111627948A (zh) * 2020-06-05 2020-09-04 中国电子科技集团公司第四十四研究所 一种具有片上滤光片的ccd结构
CN114430627A (zh) * 2022-04-02 2022-05-03 东莞市春瑞电子科技有限公司 一种复合式传感器封装载板的制造方法及激光雷达传感器

Also Published As

Publication number Publication date
TW201330207A (zh) 2013-07-16
KR20130063464A (ko) 2013-06-14
KR101420934B1 (ko) 2014-07-17
TWI475656B (zh) 2015-03-01
US8432011B1 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
CN103137632B (zh) 用于cmos图像传感器的内插板封装及其制造方法
CN103151360A (zh) 用于cmos图像传感器的线结合内插板封装及其制造方法
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
CN102983111B (zh) 图像传感器的阶梯式封装及其制造方法
CN103021983B (zh) 一种晶圆级芯片尺寸封装及其制造方法
CN103000649B (zh) 一种cmos图像传感器封装结构及其制造方法
CN105247678B (zh) 具有暴露的传感器阵列的传感器封装以及制造其的方法
CN103000648B (zh) 大芯片尺寸封装及其制造方法
KR101547091B1 (ko) 반도체 장치
WO2017177631A1 (zh) 影像传感芯片的封装结构及其制作方法
CN102820282A (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN102820274A (zh) 具有应力减小互连的3d集成微电子组件及其制作方法
CN102856336A (zh) 晶片封装体及其形成方法
CN101017836A (zh) 半导体器件及其制造方法
KR20130108138A (ko) 개선된 양자 효율 후면 조명 ｃｍｏｓ 이미지 센서와 패키지, 및 그 제조 방법
CN103199098A (zh) 改进的量子效率背照式cmos图像传感器与封装及其制作方法
US20090096113A1 (en) SOI on Package Hypersensitive Sensor
CN102082131A (zh) 晶片封装体及其制造方法
CN109698208A (zh) 图像传感器的封装方法、图像传感器封装结构和镜头模组
CN115799219A (zh) 光电集成式半导体封装结构及制备方法
TWI525805B (zh) 低輪廓影像感測器
CN105070732B (zh) 高像素影像传感器封装结构及其制作方法
CN100502022C (zh) 半导体装置
CN104078477A (zh) 低剖面传感器模块及制造其的方法
CN105118841A (zh) 背照式图像传感器的晶圆级封装方法及其封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1186298

Country of ref document: HK

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130612

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1186298

Country of ref document: HK