KR101420934B1 - Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 - Google Patents

Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101420934B1
KR101420934B1 KR1020120136281A KR20120136281A KR101420934B1 KR 101420934 B1 KR101420934 B1 KR 101420934B1 KR 1020120136281 A KR1020120136281 A KR 1020120136281A KR 20120136281 A KR20120136281 A KR 20120136281A KR 101420934 B1 KR101420934 B1 KR 101420934B1
Authority
KR
South Korea
Prior art keywords
cavity
handler
substrate
forming
conductive elements
Prior art date
Application number
KR1020120136281A
Other languages
English (en)
Other versions
KR20130063464A (ko
Inventor
베지 오가네시안
Original Assignee
옵티즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티즈 인코포레이티드 filed Critical 옵티즈 인코포레이티드
Publication of KR20130063464A publication Critical patent/KR20130063464A/ko
Application granted granted Critical
Publication of KR101420934B1 publication Critical patent/KR101420934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

자신의 제1 표면에 형성된 캐비티를 갖는 결정 핸들러를 가지는 핸들러 어셈블리를 포함하는 이미지 센서 패키지에 관한 것이다. 캐비티는 상기 캐비티 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖는다. 복수의 도전 요소 각각은 상기 결정 핸들러와 자신의 제2 표면을 관통하여, 상기 계단 표면(들)로부터 확장한다. 센서 칩이 상기 캐비티 내에 마련되고, 기판, 자신의 제1 표면에 형성되는 복수의 광검출기, 상기 광 검출기들과 전기적으로 결합되는, 자신의 제1 표면에 형성된 복수의 접촉 패드를 포함한다. 복수의 와이어 각각은 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나 사이를 이어서, 전기적으로 접속한다. 기판은 상기 캐비티 위에 마련되어 상기 결정 핸들러에 탑재된다. 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과성이 있다.

Description

ＣＭＯＳ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법{WIRE BOND INTERPOSER PACKAGE FOR CMOS IMAGE SENSOR AND METHOD OF MAKING SAME}
본 발명은 마이크로전자 디바이스의 패키징에 관한 것으로, 보다 상세하게는 광학 반도체 디바이스의 패키징에 관한 것이다.
반도체 디바이스에 대한 추세는 소형 패키지들(오프 칩 신호 연결성(off chip signaling connectivity)을 제공하면서 그 칩을 보호함)로 패키지되는, 소형 집적 회로(IC) 디바이스(칩으로도 일컬어짐)이다. 일 예시로서 이미지 센서가 있으며, 그 이미지 센서는 입사광(incident light)을 전기 신호로 변환(양호한 공간 분해능(spatial resolution)으로 입사광의 강도(intensity) 및 색상 정보를 정확하게 반영함)하는 광 검출기를 포함하는 IC 디바이스이다.
이미지 센서들을 위한 웨이퍼 레벨 패키징 솔루션들의 발전 뒤에는 다양한 구동력이 있다. 예들 들어, 감소된 형상 계수(form factor, 즉 최고 용량/체적 비(capacity/volume ratio)를 달성하기 위해 증가된 밀도)는 공간 제한을 극복하고, 소형 카메라 모듈 솔루션들을 가능하게 한다. 증가된 전기 성능(electrical performance)은 보다 짧은 배선 길이로 달성될 수 있는데, 이는 전기 성능을 향상하여 디바이스 속도를 향상시키고, 칩 전력 소비를 강력하게 감소시킨다. 이기종 집적(heterogeneous integration)은 다양한 기능 레이어(예컨대, 고 및 저 해상도 이미지 센서들의 집적, 프로세서를 갖는 이미지 센서의 집적 등)의 집적을 가능하게 한다. 단위 페키징당 비용 절감은 이러한 소위 양품의 칩들만을 패키징(즉, KGD(Known Good Dies)만을 패키징)함으로써 달성될 수 있다.
현재, 칩-온-보드(COB: Chip-On-Board, 베어 칩이 인쇄 회로 기판상에 직접 탑재됨) 및 쉘케이스 웨이퍼 레벨(Shellcase Wafer Level) CSP(웨이퍼가 두 장의 유리 사이에 적층됨)가 이미지 센서 모듈(예컨대, 모바일 디바이스 카메라, 광학 마우스 등)을 구축하기 위해 사용되는 우세한 패키징 및 어셈블리 공정들이다. 그러나 높은 픽셀 이미지 센서들이 사용될수록, COB 및 쉘케이스 WLCSP 어셈블리가 점점 더 어려워지는데, 그 이유는 어셈블리 제한, 크기 제한(보다 낮은 프로파일 디바이스를 위한 요구), 수율 문제들(yield problem), 및 8 및 12 인치 이미지 센서 웨이퍼들을 패키징하기 위한 설비 투자에 있다. 예를 들어, 쉘케이스 WLCSP 기술은 웨이퍼를 이산 패키지된 칩으로 단일화하기 전에, 웨이퍼상에 이미지 센서를 패키지하는 것과 관련되는데, 이는 결함이 있는 각 웨이퍼로부터의 이러한 칩들이 자신들이 테스트되기 전에 계속해서 패키징되는 것을 의미한다(비용을 증가시킴). 추가적으로, 표준 WLP 패키지들은 칩 영역이 패키지 영역과 동일함에 따라, I/O 배선들의 개수를 제한하는 팬-인 패키지(fan-in package)들이다. 마지막으로, 표준 WLP 패키지들은 베어 다이 패키지(bare die package)들로서, 테스트 핸들링, 어셈블리, 및 SMT가 복잡할 수 있다.
이미 단일화되어 테스트되고, 비용 효율을 높이고 신뢰할 수 있는 저 프로파일 패키징 솔루션(즉, 필요한 기계적 지원 및 전기적 연결성(electrical connectivity))을 제공하는 이미지 센서 칩과 같은 칩들을 위한 개량 패키지(improved package) 및 패키징 기술들에 대한 요구가 있다.
본 발명의 일 양태에서, 이미지 센서 패키지는 핸들러 어셈블리, 센서 칩, 및 기판을 포함한다. 핸들러 어셈블리는 대향하는 제1 및 제2 표면을 가지는 결정 핸들러와, 각각이 상기 결정 핸들러를 관통하여 적어도 하나의 계단 표면으로부터 제2 표면으로 확장하는 복수의 도전 요소를 포함하고, 상기 결정 핸들러는 상기 제1 표면 내에 형성된 캐비티를 포함하며, 그 캐비티는 자신의 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽(stepped sidewall)을 갖는다. 상기 센서 칩은 상기 캐비티 내에 마련되고, 대향하는 전면 및 후면 표면을 가지는 기판, 상기 전면 표면에 형성된 복수의 광 검출기, 및 상기 광 검출기들에 전기적으로 연결된, 상기 전면 표면에 형성된 복수의 접촉 패드를 구비한다. 복수의 와이어는 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나 사이를 이어서, 전기적으로 접속한다. 상기 기판은 캐비티 위에 마련되어 상기 결정 핸들러에 탑재되며, 상기 기판은 적어도 한 영역의 광 파장(light wavelength)에 대해 광학적으로 투과성(transparent)이 있다.
본 발명의 다른 양태는 센서 칩을 패키징하는 방법이며, 상기 센서 칩은 대향하는 전면 및 후면 표면을 가지는 기판, 상기 전면 표면에 형성된 복수의 광 검출기, 및 상기 광 검출기들에 전기적으로 연결되고, 상기 전면 표면에 형성된 복수의 접촉 패드를 구비한다. 본 방법은 대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하는 단계; 캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 상기 캐비티를 상기 제1 표면 내에 형성하는 단계; 각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하는 단계; 상기 캐비티 내에 상기 센서 칩을 삽입하는 단계; 와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착(affix)하는 단계; 상기 기판이 상기 캐피티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재하는 단계―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―을 포함한다.
본 발명의 다른 양태에서, 복수의 이미지 센서 패키지를 형성하는 방법은 대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하고, 각 캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 복수의 캐비티를 상기 제1 표면 내에 형성하고, 각각의 캐비티에 대하여, 각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하고, 상기 캐비티들의 각각에 센서 칩을 삽입하고(상기 센서 칩의 각각은 대향하는 전면 및 후면 표면을 갖는 기판과, 상기 전면 표면에 형성되는 복수의 광 검출기, 및 상기 광 검출기들과 전기적으로 연결된, 상기 전면 표면에 형성되는 복수의 접촉 패드를 포함함), 상기 각각의 센서 칩과 캐비티에 대해서, 와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착하고, 상기 기판이 상기 캐피티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―하고, 각각이 그 내부에 상기 캐비티들 중 하나와 상기 센서 칩들 중 하나를 포함하는 이산 패키지를 형성하도록, 상기 결정 핸들러와 기판을 절단함으로써 복수의 이미지 센서 패키지를 형성하는 방법이다.
본 발명의 그 밖의 목적 및 특징은 발명의 상세한 설명, 청구범위, 및 첨부 도면에 대한 검토에 의해 명확해질 것이다.
본 발명에 따르면, 광학 반도체 디바이스의 패키지를 제공할 수 있다.
도 1a-도 1e는 핸들러 어셈블리를 형성하는 단계들을 순서적으로 나타내는 횡단면도들이다.
도 2a-도 2d는 이미지 센서 칩들을 단일화하는 단계들을 순서적으로 나타내는 횡단면도들이다.
도 3a-도 3c는 핸들러 어셈블리와 이미지 센서 칩의 집적을 나타내는 횡단면도이다.
도 4a는 단일화하기 전에 집적된 핸들러 어셈블리들, 투과 기판, 및 이미지 센서 칩들을 나타내는 횡단면도이다.
도 4b는 단일화한 후의 집적된 핸들러 어셈블리들, 투과 기판, 및 이미지 센서 칩들을 나타내는 횡단면도이다.
도 5은 집적된 핸들러 어셈블리, 투과 기판, 및 이미지 센서 칩의 대안적 실시예의 횡단면도로서, 상기 투과 기판의 상단 표면에는 렌즈가 일체로(integrally) 형성된 것을 도시하고 있다.
본 발명은 마이크로전자 디바이스들, 특히 이미지 센서들의 패키징에 관한 것이다. 본 발명은 수율(yield)을 향상시키고, 비용을 절감하며, 합격률(pass rate)을 향상시키기 위해 자신의 구성요소들의 모듈성(modularity)을 최대한 잘 활용한다. 웨이퍼 레벨 기술을 사용하여 형성되는 패키징 설계에는 3가지 구성요소가 존재한다.
1. 미리 형성된 전기 회로망(electrical circuitry)을 갖는 핸들러 어셈블리(2)
2. 단일화된 이미지 센서 칩(4)
3. 광학적 투과 기판(60)
각 구성요소는 분리되어 만들어지며, 분리되어 보관되고, 분리되어 테스트된다. 소위 양품의 구성요소들만이 이 패키지의 집적을 위해 고려된다.
핸들러 어셈블리(2)의 형성은 도 1a-도 1e에 도시되어 있으며, 도 1a에 도시된 바와 같이, 각각 상단 표면(12)과 바닥 표면(14)을 구비하는 결정 핸들러(10)로 시작한다. 캐비티(16)가 핸들러(10)의 상단 표면(12) 내에 형성된다. 캐비티(16)는 레이저의 사용, 플라즈마 에칭 공정, 샌드블라스팅 공정, 기계적 밀링 공정(mechanical milling precess), 또는 기타 유사한 방법들에 의해 형성될 수 있다. 바람직하게, 제1 캐비티(16)는 포토-리소그래피 플라즈마 에칭(photo-lithography plasma etching)에 의해 형성되고, 그 포토-리소그래피 플라즈마 에칭은 핸들러(10)의 선택 노출 부분을 제거한다. 플라즈마 에칭은 이방성(anisotropic), 테이퍼드(tapered), 등방성(isotropic), 또는 그것들의 조합이 될 수 있다. 이어, 제2 캐비티(18)가 제1 캐비티(16)를 형성하기 위해 위에서 언급된 임의의 기술을 사용하여 제1 캐비티(16)의 바닥 표면 내에 형성된다. 바람직하게(그렇지만 필수사항은 아님) 제2 캐비티(18)의 깊이는 이미지 센서 칩(4)의 두께와 같거나 깊어서, 센서 칩(4)이 제2 캐비티(18) 내에 거의 또는 완전하게 끼워지도록 할 수 있게 한다. 제2 캐비티(18)의 측면 크기(lateral dimension)(즉, 직경(diameter), 폭(width) 등)가 제1 캐비티(16)의 측면 크기보다 작아서, 결과적으로 계단형 측벽(20)이 생긴다. 계단형 측벽(20)은 실질적으로 수직으로 확장하는 표면(22b)에서 끝나는 실질적으로 옆으로 확장하는 계단 표면(22a)(즉, 캐비티(16)의 바닥 표면의 나머지 부분들)을 정의하기 위해, 캐비티들(16, 18)의 중심을 향해서 옆으로 확장해 나가는 계단(22)을 포함한다. 바람직하게, 계단(22)은 연속해서 제1 캐비티(16)의 외주(外周)를 둘러싼다(즉, 계단(22)은 제1 캐비티(16)의 바닥 표면에 제2 캐비티(18)의 개구부(opening)를 정의하는 환형 숄더(annular shoulder)의 형태로 되어 있음). 그러나 복수의 이산(discrete) 계단(22)이 이산 위치(discrete position)에서 제1 캐비티(16)의 중심을 향해 안쪽으로 확장하여 형성될 수도 있다. 캐비티들(16, 18)은 그 캐비티의 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면(22a)을 정의하는 계단형 측벽을 갖는, 상단 표면(12)에 형성된 단일 캐비티(19)(즉, 계단 표면(22a)보다 높게 마련된 제1 캐비티 부분(16)과 계단 표면(22a)보다 낮게 마련된 제2 캐비티 부분(18)을 가짐)로 고려될 수 있다. 결과 구조물이 도 1b에 도시되어 있다.
관통 구멍들(24)은 핸들러(10)를 관통하여 계단들(22)의 계단 표면(22a)으로부터 바닥 표면(14)까지 확장하여 형성된다. 관통 구멍들(24)은 레이저의 사용, 플라즈마 에칭 공정, 샌드블라스팅 공정, 기계적 밀링 공정, 또는 기타 유사한 방법들에 의해 형성될 수 있다. 바람직하게, 관통 구멍들(24)은 포토-리소그래피 플라즈마 에칭에 의해 형성되고, 그 포토-리소그래피 플라즈마 에칭은 핸들러(10)상에 포토 레지스트(photo resist)의 레이어를 형성하는 단계, 핸들러(10)의 선택 부분들을 노출시키기 위해 상기 포토 레지스트 레이어를 패터닝(patterning)하는 단계, 핸들러(10)의 노출된 부분들을 제거하여 관통 구멍들(24)을 형성하기 위한 플라즈마 에칭 공정(예컨대, SF6 및 C4F8 가스들의 조합물(combination)을 사용하는 BOSCH 공정)을 수행하는 단계를 구비한다. 바람직하게, 각 관통 구멍(24)은 5 내지 250㎛ 사이의 직경과 바닥 표면(14)에 대해 45 내지 90도의 벽체 각도(wall angle)를 갖는다. 다음으로 절연(유전) 레이어(26)가 구멍들(24)과 캐비티(19)를 포함하는 핸들러의 노출된 표면에 증착(deposit)된다. 절연 레이어(26)는 규소 산화물, 규소 질화물, 에폭시 기반(epoxy based), 폴리이미드(polymide), 수지, FR4, 또는 기타 적절한 유전 물질일 수 있다. 바람직하게, 유전 레이어(26)는 그 두께가 적어도 0.1㎛이고, 임의의 종래 유전 레이어 증착 기술(이 기술분야에서 잘 알려져 있음)을 사용하여 형성된다. 결과 구조물이 도 1c에 도시되어 있다.
도전 물질(예컨대, 구리, 티타늄/구리, 티타늄/알루미늄, 크롬/구리, 크롬/알루미늄, 및/또는 기타 잘 알려진 도전 물질(들))이 유전 레이어(26) 상에 증착되고, 그 도전 물질로 관통 구멍들(24)을 채우거나 라이닝(lining)한다. 이 증착은 스퍼터링(sputtering), 도금(plating), 디스펜스(dispense) 프린팅 또는 스터터링의 조합, 도금 및 디스펜스 공정에 의해 완료될 수 있다. 이어, 포토리소그래피 단계가, 관통 구멍들(24)을 관통하여 확장하는 도전 요소들 또는 트레이스들(28)을 남겨두고, 각각이 계단 표면(22a) 및 표면(14)에 있는 도전 패드들(22a 및 30b)에서 끝나도록, 상단 표면(12)과 바닥 표면(14)의 부분들 위에 있는 도전 물질과 캐비티(19) 안에 있는 도전 물질의 부분들을 제거하기 위해 사용된다. 도전 패드들(30a, 30b)은 도전 요소들(28)의 측면 크기보다 큰 측면 크기를 가지고(그것에 전자 연결(electrical connection)들의 형성을 용이하게 하기 위해), 선택적으로 특정 설계 요구사항을 수용하도록 연결들을 리라우팅(reroute)하도록 계단 표면들(22a 및/또는 14)를 따라서 확장할 수 있다. 결과 구조물이 도 1d에 도시되어 있다.
이어, 인캡슐런트(encapsulant)(유전) 레이어(32)가 바닥 표면(14) 위에 증착된다. 유전 레이어(32)는 에폭시 기반, 폴리이미드, 수지, FR4, 또는 기타 적절한 유전 물질일 수 있다. 바람직하게, 유전 레이어는 그 두께가 적어도 1.0㎛이고, 임의의 종래 증착 기술(이 기술분야에서 잘 알려져 있음)을 사용하여 형성된다. 이어, 포토리소그래피 공정이 도전 패드들(30b) 위에 레이어(32)의 부분들을 제거하기 위해 사용된다. 다음으로, SMT(surface mount) 배선들(34)이 각각이 도전 패드들(30b)과의 전기적 접촉을 갖는 방식으로 바닥 표면(14) 위에 형성된다. SMT 배선들(34)은 BGA(Ball Grid Array) 타입일 수 있고, 납땜 합금(solder alloy)의 스크린 프린팅 공정을 사용하거나, 볼 마련 공정(ball placement process), 또는 도금 공정에 의해 형성될 수 있다. BGA 배선들은 일반적으로 접촉 패드들 위에 금속 볼들을 납땜하거나 부분적으로 녹여서 형성되어, 대응 도전체(counterpart conductor)들과 물리적 및 전기적으로 접촉시키기 위한 둥근 전도체(rounded conductor)들이다. 대체적으로, SMT 배선(34)들은 도전 금속 포스트들(예컨대, 구리)일 수 있다. 최종 핸들러 어셈블리(2) 구조물이 도 1e에 도시되어 있다.
단일화된 이미지 센서 칩(4)의 형성이 도 2a - 도 2d에 도시되어 있으며, 복수의 센서들(44)이 형성되는 전면 표면(43)을 가지는 웨이퍼(42)로 시작한다. 각 센서는 접촉 패드들(48)과 함께 복수의 광 검출기(46, 및 서포팅 회로망)를 구비한다. 광 검출기들(46, 및 서포팅 회로망) 및 접촉 패드들(48)은 도 2a에 도시된 바와 같이, 웨이퍼(42)의 윗쪽을 향하는(전면) 표면(43)에 형성된다. 접촉 패드들(48)은 오프 칩 시그널링을 제공하기 위하여 광 검출기들(46, 및/또는 광 검출기들의 서포팅 회로망)에 전기적으로 접속된다. 각 광 검출기(46)는 빛 에너지를 전압 신호로 변환한다. 추가 회로가 그 전압을 증폭하거나, 및/또는 증폭된 전압을 디지털 데이터로 변환하기 위해 구비될 수 있다. 컬러 필터들과 마이크로렌즈들(50)이 광 검출기들(40) 위에 탑재될 수 있다. 이 타입의 센서들은 이 기술 분야에서 잘 알려져 있으므로, 본 명세서에서는 더 설명하지 않는다.
다이싱 테이프(52, dicing tape)가 이미지 센서 웨이퍼(42)의 후면상에 탑재된다. 다이싱 테이프(52)는 제 자리에 있는 다이들을 고정시키기 위해 접착제(adhesive)를 갖는, 임의 타입의 PVC, 폴리올레핀(polyolefin), 폴리에틸렌(polyethylene), 세라믹 또는 결정 배킹 물질(crystalline backing material) 또는 이것들로 만들어진 캐리어일 수 있다. 다이싱 테이프(52)는 일반적으로 다양한 칩 사이즈 및 물질에 대해 설계된, 다양한 접착 강도를 갖는 다양한 두께(예컨대, 25 내지 1000㎛)로 이용가능하다. 쉘로 스크라이브 라인 영역들(shallow scribe line areas)(스트리트들)의 부분적 다이싱(사전-절단(pre-cutting))이 다음으로 수행된다. 부분적 다이싱은 스크라브 라인들(54)(즉, 트렌치들, 채널들, 그루브들, 슬롯 등)을 웨이퍼(42)의 전면 표면(43) 내로 절단하는 것에 관여된다. 절단 절차는 다이싱 소(dicing saw), 레이저, 또는 에칭 공정을 사용하여 구현될 수 있다. 바람직하게, 절단 절차는 25 내지 50㎛의 다이싱 블래이드 커프 폭(dicing blade kerf width)을 갖는 다이싱 소를 사용하여 구현되며, 스크라이브 라인들(54)의 깊이는 웨이퍼(42) 두께의 30%보다 깊지 않게 형성된다. 결과 구조물이 도 2b에 도시되어 있다.
도 2c에 도시된 바와 같이, 임시(희생) 보호 레이어(56)가 웨이퍼(42)의 전면 측상에 탑재되고, 다이싱 테이프(52)가 웨이퍼(42)의 후면 측에서 제거된다. 임시 보호 레이어(56)는 다이싱 테이프를 제거한 후에 제 자리에 있는 다이들을 고정시키기 위해 접착제를 갖는, PVC, 폴리올레핀, 폴리에틸렌, 세라믹 또는 결정 배킹 물질로 만들어질 수 있다. 이어, 웨이퍼(42)는 바람직하게 웨이퍼 그라인딩 및/또는 실리콘 에칭 공정을 사용하여, 다이 분리가 완료될 때까지(즉, 센서들(44)이 분리되어 각각이 자신의 다이에 있게 됨) 후면 측에서부터 박화된다. 이어, 도 2d에 도시된 바와 같이 최종 이미지 센서 칩들(4)을 남겨두고, 보호 레이어(56)가 제거된다. 센서들(44)은 소위 양품의 센서 칩들(4)만이 패키지되도록 하기 위해, 개별적으로 테스트된다. 대안적으로, 센서들(44)은 센서 칩들(4)이 보호 레이어(56)로부터 제거되기 전에 테스트될 수 있는데, 소위 양품의 센서 칩들(4)만이 보호 레이어(56)로부터 제거되어 미래 어셈블리를 위한 트레이들에 마련된다.
도 3a - 도 3c에 도시된 바와 같이, 센서 칩(4)이 캐비티(19) 내에 마련되고 핸들러 어셈블리(2)에 부착됨으로써, 분리되어 형성된 핸들러 어셈블리(2)와 소위 양품의 이미지 센서 칩(4)이 함께 집적된다. 도 3a에 도시된 바와 같이, 다이 부착 물질(56)(예컨대, 비-도전 접착 필름 또는 1 내지 25 미크론의 공칭 두께(nominal thickness)를 갖고 최대 250℃까지의 경화 온도(curing temperature)를 견딜 수 있는 에폭시 등)을 센서 칩(4)을 제2 캐비티(18)의 바닥 표면에 부착(affix)시키기 위해 사용하는 것에 의해, 임의 종래 다이 부착 공정(예컨대, 종래 픽앤플레이스(pick and place) 기술들)이 사용될 수 있다. 바람직하게, 하지만 필수적이지는 않게, 이미지 센서 칩(4)의 전면 표면(43)이 이후에 기술될 와이어 본딩을 보다 용이하게 하기 위하여 계단 표면(들)(22a)과 나란하게(즉, 같게) 배열된다. 다음으로 와이어 본딩 공정이 수행되는데, 와이어들(58)은 도 3b에 도시된 바와 같이, 이미지 센서 칩(4)의 접촉 패드들(48)과 핸들러 어셈블리(2)의 도전 패드들(30a) 각각의 사이에 접속(및 상기 사이에 전기적 접속을 제공)된다. 와어어들(58)은 합금 금, 구리 또는 그 밖의 다른 적절한 와이어 본딩 물질일 수 있고, 임의의 종래 와이어 본딩 기술들(이 분야에 잘 알려져 있음)에 의해 수행된다.
광학적 투과 기판(60)이 핸들러(10)의 상단 표면(12)에 탑재되어, 기판(60)이 이미지 센서 칩(4) 위에 마련되게 한다. 바람직하게, 기판(60)은 캐비티(19)의 개구부를 밀봉한다. 기판(60)은 다결정 세라믹(예컨대, 산화 알루미늄 세라믹, 알루미늄 질화물, 페로브스케이티(perovskytes), 다결정 이트늄 알루미늄 가넷 등), 단일 결정 세라믹, 비-결정 물질(예컨대, 무기 유리 및 폴리머), 유리 세라믹(예컨대, 실리케이트 기반) 등으로 제조될 수 있고, 적어도 한 영역의 광 파장에 대해 광학적으로 투과성이 있다. 결합 물질(joining material)(62)이 기판(60)을 상단 표면(12)에 부착하기 위해 사용될 수 있다. 결합 물질(62)은 금속-기반, 에폭시 기반, 폴리마이드, 수지, 또는 다른 적절한 결합 물질들일 수 있다. 결과 구조물이 도 3c에 도시되어 있다.
도 3c의 조립된 패키징 구조물의 투과 기판(60)과 핸들러 어셈블리(2)는 센서 칩(4)을 위한 보호를 제공하고, 팬-아웃 어레이 전기적 접속을 제공한다. 동작에서, 센서(44)는 투과 기판(60)을 관통하여 인입(incoming)하는 광을 수신한다. 오프 칩 도전성이 상응하는 와이어(58)를 통해, 이미지 센서 칩(4)상의 각 접촉 패드들(48)로부터 상응하는 도전 패드(30a), 상응하는 도전 트레이스(28), 상응하는 도전 패드(30b), 및 최종으로 상응하는 표면 탑재 배선(34)에 제공된다. 3개의 주요 구성요소(핸들러 어셈블리(2), 투과 기판(60), 및 이미지 센서 칩(4)) 각각은 제조상의 편의를 위하여 개별적으로 제작되고, 결함 구성요소들을 보증(ensure)하기 위해 집적이 행해지기 전에 폐기(discard)될 수 있어(즉, 바람직하게 소위 양품 구성요소만을 최종 집적할 수 있게 함), 수율 및 통과율을 향상시키고, 제조비용을 감소시킬 수 있다.
바람직하게, 다중 핸들러 어셈블리(2)가 단일 결정 핸들러(10)상에 형성되고, 단일 투과 기판(60)이 다중 핸들러 어셈블리를 위해 사용될 수 있다. 따라서 위에서 설명된 집적이 핸들러(10) 및 기판(60)이 개별 어셈블리로 단일화되기 전에, 또는 그 후에 수행될 수 있다. 집적이 단일화 이전에 수행되는 경우, 단일화 이전 구조물(투과 기판(60)에 탑재된 다이싱 테이프(52)를 갖음)이 도 4a에 도시되어 있고, 단일화 이후 구조물이 도 4a에 도시되어 있다. 이어, 도 4b에 도시된 바와 같이 어셈블리들을 단일화하기 위해 웨이퍼 다이싱 공정이 수행(예컨대, 웨이퍼 다이싱 및/또는 레이저 장비들을 사용하여)된다.
도 5는 기판(60)으로 입사하는 광을 위한 렌즈들로 작용할 수 있도록 하기 위해, 투과 기판(60)의 상단 표면(64)이 비평면(non-planar)으로 되어 있는 대안 실시예를 나타내고 있다. 렌즈들 기판(60)과 센서의 액티브 표면(44) 간의 거리는 고정되어 있으며, 결합 물질(62)의 두께를 변화시킴으로써 조립 동안 최적화될 수 있다.
본 발명이 본 명세서에 상술되고 예시된 실시예(들)에 한정되지 않지만, 첨부된 청구항들의 범주 내에 속하는 임의의 또는 모든 변형예들을 포괄한다는 것을 알 수 있을 것이다. 예를 들어, 본 명세서에서 본 발명에 대한 참조는 임의의 청구항 또는 청구 용어의 범위를 제한하려고 의도되지는 않지만, 대신에 단지 하나 이상의 청구항들에 의해 덮개될 수 있는 하나 이상의 특징을 참조한다. 상술된 물질, 공정들, 및 수치 예시들은 단지 예시에 불과하며, 청구항들을 제한하는 것으로 간주되어서는 안 된다. 또한, 청구항들과 발명의 상세한 설명으로부터 명백해지는 것처럼, 모든 방법 단계가 예시 또는 청구된 그 순서대로 수행될 필요는 없으며, 오히려 본 발명의 이미지 센서 패키징의 바람직한 형성을 허용하는, 임의 순서로 분리되어 또는 동시에 수행될 수 있다. 물질의 단일 레이어들이 이러한 또는 유사한 물질의 다중 레이어로서 형성될 수 있으며, 이 반대의 경우도 가능하다.
본 명세서에서 사용한 것처럼, 용어 "위(over)"와 "상(on)" 모두는 "직접적으로 위에(directly on)"(사이에 마련된 중개 물질(intermediate materials), 요소, 또는 공간이 없음)과 "간접적으로 위에(indirectly on)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포괄적으로 포함한다. 이와 유사하게, 용어 "인접(adjacent)"은 "직접적 인접(directly adjacent)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "간접적 인접(indirectly adjacent)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함하고, "~에 탑재된(mounted to)"은 "~에 직접적으로 탑재된(directly mounted to)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "~에 간접적으로 탑재된(indirectly mounted to)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함하고, "~에 전기적으로 접속된(electrically coupled to)"은 "~에 직접적으로 전기적으로 접속된(directly electrically coupled to)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "~에 간접적으로 전기적으로 접속된(indirectly electrically coupled to)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함한다. 예를 들어, "기판상에" 요소를 형성하는 것은 그 사이에 하나 이상의 중개 물질/요소를 가지고 그 기판상에 간접적으로 요소를 형성하는 것뿐만 아니라, 그 사이에 중개 물질/요소 없이 기판상에 직접적으로 요소를 형성하는 것을 포함할 수 있다.
2: 핸들러 어셈블리
4: 이미지 센서 칩
60: 광학적 투과 기판

Claims (26)

  1. 이미지 센서 패키지로서,
    핸들러 어셈블리, 센서 칩, 복수의 와이어들, 및 기판을 포함하되,
    상기 핸들러 어셈블리는
    대향하는 제1 및 제2 표면을 가지며, 캐비티가 자신의 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽(stepped sidewall)을 갖도록, 상기 제1 표면 내에 형성된 상기 캐비티를 포함하는 결정 핸들러와,
    각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 구비하고;
    상기 센서 칩은 상기 캐비티 내에 마련되며,
    대향하는 전면 및 후면 표면을 가지는 웨이퍼 기판,
    상기 전면 표면에 형성된 복수의 광 검출기, 및
    상기 광 검출기들에 전기적으로 연결되고, 상기 전면 표면에 형성된 복수의 접촉 패드를 구비하고;
    상기 복수의 와이어는 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나 사이를 이어서, 전기적으로 접속하고; 및
    상기 기판은 상기 캐비티 위에 마련되어 상기 결정 핸들러에 탑재되며, 적어도 한 영역의 광 파장(light wavelength)에 대해 광학적으로 투과성(transparent)이 있고,
    상기 복수의 도전 요소는 유전 물질(dielectric material)에 의해 상기 결정 핸들러로부터 절연되는 이미지 센서 패키지.
  2. 청구항 1에 있어서,
    각각이 상기 결정 핸들러의 상기 제2 표면 위에 마련되고, 각각이 상기 도전 요소들 중 하나에 전기적으로 접속되는 복수의 표면 탑재 배선을 더 포함하는 이미지 센서 패키지.
  3. 청구항 2에 있어서, 상기 도전 요소들 각각에 대하여,
    상기 도전 요소는 상기 와이어들 중 하나가 접속되는 제1 도전 패드 내의 상기 적어도 하나의 계단 표면에서 끝나고,
    상기 도전 요소는 상기 표면 탑재 배선들 중 하나가 접속되는 제2 도전 패드 내의 상기 제2 표면에서 끝나고,
    상기 제1 및 제2 도전 패드는 각각 상기 도전 요소의 측면 크기(lateral dimension) 보다 큰 측면 크기를 갖는 이미지 센서 패키지.
  4. 청구항 1에 있어서, 상기 센서 칩은
    상기 광 검출기들 위에 탑재된 복수의 칼라 필터 및 마이크로렌즈들을 더 포함하는 이미지 센서 패키지.
  5. 청구항 1에 있어서, 상기 기판은 상기 광 검출기들 위에 마련되고 비-선형인 부분이 있는 표면을 갖는 이미지 센서 패키지.
  6. 청구항 1에 있어서,
    상기 캐비티는 상기 계단 표면보다 높게 마련된 제1 부분과 상기 계단 표면보다 낮게 마련된 제2 부분을 갖고,
    상기 제2 부분은 상기 제1 부분의 측면 크기보다 작은 측면 크기를 갖고, 및
    상기 센서 칩은 상기 제2 부분에 마련되는 이미지 센서 패키지.
  7. 청구항 6에 있어서,
    상기 센서 칩은 상기 제2 부분 내에 완전하게 마련되는 이미지 센서 패키지.
  8. 대향하는 전면 및 후면 표면을 가지는 웨이퍼 기판, 상기 전면 표면에 형성된 복수의 광 검출기, 및 상기 광 검출기들에 전기적으로 연결되고, 상기 전면 표면에 형성된 복수의 접촉 패드를 구비하는 센서 칩을 패키징하는 방법으로서,
    대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하는 단계;
    캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 상기 캐비티를 상기 제1 표면 내에 형성하는 단계;
    각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하는 단계;
    상기 복수의 도전 요소와 상기 결정 핸들러의 사이에 유전 물질을 형성하는 단계;
    상기 캐비티 내에 상기 센서 칩을 삽입하는 단계;
    와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착(affix)하는 단계; 및
    상기 기판이 상기 캐비티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재하는 단계―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―를 포함하는 센서 칩을 패키징하는 방법.
  9. 대향하는 전면 및 후면 표면을 가지는 웨이퍼 기판, 상기 전면 표면에 형성된 복수의 광 검출기, 및 상기 광 검출기들에 전기적으로 연결되고, 상기 전면 표면에 형성된 복수의 접촉 패드를 구비하는 센서 칩을 패키징하는 방법으로서,
    대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하는 단계;
    캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 상기 캐비티를 상기 제1 표면 내에 형성하는 단계;
    각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하는 단계;
    상기 캐비티 내에 상기 센서 칩을 삽입하는 단계;
    와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착(affix)하는 단계; 및
    상기 기판이 상기 캐비티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재하는 단계―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―를 포함하고,
    상기 도전 요소들 각각을 형성하는 단계는
    상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 구멍을 형성하는 단계;
    상기 구멍의 측벽을 따라 절연 물질(insulation material)을 형성하는 단계; 및
    상기 구멍에 도전 물질을 증착하는 단계를 포함하는 센서 칩을 패키징하는 방법.
  10. 청구항 8 또는 청구항 9에 있어서,
    각각이 상기 결정 핸들러의 상기 제2 표면 위에 마련되고, 각각이 상기 도전 요소들 중 하나에 전기적으로 접속되는 복수의 표면 탑재 배선을 형성하는 단계를 더 포함하는 센서 칩을 패키징하는 방법.
  11. 청구항 10에 있어서,
    상기 도전 요소들 각각이,
    상기 도전 요소는 상기 와이어들 중 하나가 접속되는 제1 도전 패드 내의 상기 적어도 하나의 계단 표면에서 끝나고,
    상기 도전 요소는 상기 표면 탑재 배선들 중 하나가 접속되는 제2 도전 패드 내의 상기 제2 표면에서 끝나도록 형성되고,
    상기 제1 및 제2 도전 패드는 각각 상기 도전 요소의 측면 크기(lateral dimension) 보다 큰 측면 크기를 갖는 센서 칩을 패키징하는 방법.
  12. 청구항 8 또는 청구항 9에 있어서,
    상기 기판은 상기 광 검출기들 위에 마련되고 비-선형(non-planar)인 부분이 있는 표면을 갖는 센서 칩을 패키징하는 방법.
  13. 청구항 8 또는 청구항 9에 있어서,
    상기 캐비티를 형성하는 단계는
    상기 캐비티의 제1 부분―여기서, 상기 제1 부분은 제1 측면 크기와 바닥 표면을 갖음―을 상기 제1 표면 내에 형성하는 단계; 및
    상기 캐비티의 제2 부분―여기서, 상기 제2 부분은 상기 제1 측면 크기보다 작은 제2 측면 크기를 갖음―을 상기 바닥 표면 내에 형성하는 단계를 포함하고,
    상기 적어도 하나의 계단 표면을 구성하는 상기 바닥 표면의 적어도 한 부분이 상기 제2 부분이 형성된 후에 남겨지는 센서 칩을 패키징하는 방법.
  14. 청구항 13에 있어서,
    상기 센서 칩을 상기 캐비티에 삽입하는 단계는 상기 센서 칩을 상기 캐비티의 상기 제2 부분에 삽입하는 단계를 포함하는 센서 칩을 패키징하는 방법.
  15. 청구항 13에 있어서,
    상기 센서 칩을 상기 캐비티에 삽입하는 단계는 상기 센서 칩을 상기 캐비티의 제2 부분 내에 완전하게 삽입하는 단계를 포함하는 센서 칩을 패키징하는 방법.
  16. 복수의 이미지 센서 패키지를 형성하는 방법으로서,
    대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하는 단계;
    각 캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 복수의 캐비티를 상기 제1 표면 내에 형성하는 단계;
    각각의 캐비티에 대하여, 각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하는 단계;
    상기 복수의 도전 요소와 상기 결정 핸들러의 사이에 유전 물질을 형성하는 단계;
    상기 캐비티들의 각각에 센서 칩을 삽입하는 단계로서, 상기 센서 칩의 각각은
    대향하는 전면 및 후면 표면을 갖는 웨이퍼 기판과,
    상기 전면 표면에 형성되는 복수의 광 검출기, 및
    상기 광 검출기들과 전기적으로 연결된, 상기 전면 표면에 형성되는 복수의 접촉 패드를 포함하는 상기 센서 칩을 삽입하는 단계;
    상기 각각의 센서 칩과 캐비티에 대해서, 와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착하는 단계;
    상기 기판이 상기 캐비티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재하는 단계―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―; 및
    각각이 그 내부에 상기 캐비티들 중 하나와 상기 센서 칩들 중 하나를 포함하는 이산 패키지를 형성하도록, 상기 결정 핸들러와 상기 기판을 절단하는 단계를 포함하는 복수의 이미지 센서 패키지를 형성하는 방법.
  17. 복수의 이미지 센서 패키지를 형성하는 방법으로서,
    대향하는 제1 및 제2 표면을 가지는 결정 핸들러를 제공하는 단계;
    각 캐비티가 그 내부에서 안쪽으로 확장하는 적어도 하나의 계단 표면을 정의하는 계단형 측벽을 갖도록, 복수의 캐비티를 상기 제1 표면 내에 형성하는 단계;
    각각의 캐비티에 대하여, 각각이 상기 결정 핸들러를 관통하여 상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 복수의 도전 요소를 형성하는 단계;
    상기 캐비티들의 각각에 센서 칩을 삽입하는 단계로서, 상기 센서 칩의 각각은
    대향하는 전면 및 후면 표면을 갖는 웨이퍼 기판과,
    상기 전면 표면에 형성되는 복수의 광 검출기, 및
    상기 광 검출기들과 전기적으로 연결된, 상기 전면 표면에 형성되는 복수의 접촉 패드를 포함하는 상기 센서 칩을 삽입하는 단계;
    상기 각각의 센서 칩과 캐비티에 대해서, 와이어의 각각이 상기 접촉 패드들 중 하나와 상기 도전 요소들 중 하나의 사이를 이어서 전기적으로 접속하도록, 상기 센서 칩과 상기 복수의 도전 요소 사이에 복수의 와이어를 부착하는 단계;
    상기 기판이 상기 캐비티 위에 마련되도록 상기 기판을 상기 결정 핸들러에 탑재하는 단계―여기서, 상기 기판은 적어도 한 영역의 광 파장에 대해 광학적으로 투과적임―; 및
    각각이 그 내부에 상기 캐비티들 중 하나와 상기 센서 칩들 중 하나를 포함하는 이산 패키지를 형성하도록, 상기 결정 핸들러와 상기 기판을 절단하는 단계를 포함하고,
    상기 도전 요소들 각각을 형성하는 단계는
    상기 적어도 하나의 계단 표면으로부터 상기 제2 표면으로 확장하는 구멍을 형성하는 단계;
    상기 구멍의 측벽을 따라 절연 물질을 형성하는 단계; 및
    상기 구멍에 도전 물질을 증착하는 단계를 포함하는 복수의 이미지 센서 패키지를 형성하는 방법.
  18. 청구항 16 또는 청구항 17에 있어서,
    각각이 상기 결정 핸들러의 상기 제2 표면 위에 마련되고, 각각이 상기 도전 요소들 중 하나에 전기적으로 접속되는 복수의 표면 탑재 배선을 형성하는 단계를 더 포함하는 복수의 이미지 센서 패키지를 형성하는 방법.
  19. 청구항 16 또는 청구항 17에 있어서,
    상기 센서 칩들 위에 마련된 상기 기판의 상단 표면의 부분들은 비-선형이고, 상기 기판은 각각이 상기 광 검출기들 중 하나의 위에 마련되고 비-선형인 부분들이 있는 표면을 갖는 복수의 이미지 센서 패키지를 형성하는 방법.
  20. 청구항 16 또는 청구항 17에 있어서,
    상기 캐비티들 각각에 대하여, 상기 도전 요소들 각각이,
    상기 도전 요소는 상기 와이어들 중 하나가 접속되는 제1 도전 패드 내의 상기 적어도 하나의 계단 표면에서 끝나고,
    상기 도전 요소는 상기 표면 탑재 배선들 중 하나가 접속되는 제2 도전 패드 내의 상기 제2 표면에서 끝나도록 형성되고,
    상기 제1 및 제2 도전 패드는 각각 상기 도전 요소의 측면 크기보다 큰 측면 크기를 갖는 복수의 이미지 센서 패키지를 형성하는 방법.
  21. 청구항 16 또는 청구항 17에 있어서,
    상기 캐비티들 각각을 형성하는 단계는
    상기 캐비티의 제1 부분―여기서, 상기 제1 부분은 제1 측면 크기와 바닥 표면을 갖음―을 상기 제1 표면 내에 형성하는 단계; 및
    상기 캐비티의 제2 부분―여기서, 상기 제2 부분은 상기 제1 측면 크기보다 작은 제2 측면 크기를 갖음―을 상기 바닥 표면 내에 형성하는 단계를 포함하고,
    상기 적어도 하나의 계단 표면을 구성하는 상기 바닥 표면의 적어도 한 부분이 상기 제2 부분이 형성된 후에 남겨지는 복수의 이미지 센서 패키지를 형성하는 방법.
  22. 청구항 21에 있어서,
    상기 센서 칩들을 상기 캐비티들에 삽입하는 단계는 상기 센서 칩들을 상기 캐비티들의 상기 제2 부분들에 삽입하는 단계를 포함하는 복수의 이미지 센서 패키지를 형성하는 방법.
  23. 청구항 21에 있어서,
    상기 센서 칩들을 상기 캐비티들에 삽입하는 단계는 상기 센서 칩들을 상기 캐비티들의 제2 부분들 내에 완전하게 삽입하는 단계를 포함하는 복수의 이미지 센서 패키지를 형성하는 방법.
  24. 삭제
  25. 삭제
  26. 삭제
KR1020120136281A 2011-12-06 2012-11-28 Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 KR101420934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/312,826 2011-12-06
US13/312,826 US8432011B1 (en) 2011-12-06 2011-12-06 Wire bond interposer package for CMOS image sensor and method of making same

Publications (2)

Publication Number Publication Date
KR20130063464A KR20130063464A (ko) 2013-06-14
KR101420934B1 true KR101420934B1 (ko) 2014-07-17

Family

ID=48146075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136281A KR101420934B1 (ko) 2011-12-06 2012-11-28 Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8432011B1 (ko)
KR (1) KR101420934B1 (ko)
CN (1) CN103151360A (ko)
TW (1) TWI475656B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) * 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN107449449A (zh) * 2017-08-29 2017-12-08 苏州慧闻纳米科技有限公司 一种传感器
MX2020014055A (es) 2018-09-14 2021-05-27 Illumina Inc Celdas de flujo y metodos relacionados con las mismas.
US11289522B2 (en) * 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
CN111627948B (zh) * 2020-06-05 2023-04-28 中国电子科技集团公司第四十四研究所 一种具有片上滤光片的ccd结构
CN114430627B (zh) * 2022-04-02 2022-07-12 东莞市春瑞电子科技有限公司 一种复合式传感器封装载板的制造方法及激光雷达传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297683A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 固体撮像装置
KR100720457B1 (ko) 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP2009111149A (ja) * 2007-10-30 2009-05-21 Canon Inc 固体撮像装置
KR20110049940A (ko) * 2009-11-06 2011-05-13 테라셈 주식회사 반도체 패키지 및 그의 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
TWI245352B (en) * 2004-11-26 2005-12-11 Ching-Fu Tzou Packaging method of semiconductor image sensing device
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
WO2009048604A2 (en) 2007-10-10 2009-04-16 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
US8283745B2 (en) * 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297683A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 固体撮像装置
KR100720457B1 (ko) 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP2009111149A (ja) * 2007-10-30 2009-05-21 Canon Inc 固体撮像装置
KR20110049940A (ko) * 2009-11-06 2011-05-13 테라셈 주식회사 반도체 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
CN103151360A (zh) 2013-06-12
KR20130063464A (ko) 2013-06-14
TWI475656B (zh) 2015-03-01
US8432011B1 (en) 2013-04-30
TW201330207A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
US9214592B2 (en) Method of making interposer package for CMOS image sensor
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9018725B2 (en) Stepped package for image sensor and method of making same
US8552518B2 (en) 3D integrated microelectronic assembly with stress reducing interconnects
TWI508235B (zh) 晶片封裝體及其製作方法
US20130249031A1 (en) Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US20140264693A1 (en) Cover-Free Sensor Module And Method Of Making Same
US20130168791A1 (en) Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
TWI525805B (zh) 低輪廓影像感測器
KR101571965B1 (ko) 로우 프로파일 센서 모듈 및 그 제조 방법
TWI550837B (zh) 後面照明式固態影像感測器
CN111009542A (zh) 一种封装方法及封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190531

Year of fee payment: 6