TWI475656B - 用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法 - Google Patents

用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法 Download PDF

Info

Publication number
TWI475656B
TWI475656B TW101142824A TW101142824A TWI475656B TW I475656 B TWI475656 B TW I475656B TW 101142824 A TW101142824 A TW 101142824A TW 101142824 A TW101142824 A TW 101142824A TW I475656 B TWI475656 B TW I475656B
Authority
TW
Taiwan
Prior art keywords
conductive
cavity
forming
substrate
holes
Prior art date
Application number
TW101142824A
Other languages
English (en)
Other versions
TW201330207A (zh
Inventor
Vage Oganesian
Original Assignee
Optiz Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optiz Inc filed Critical Optiz Inc
Publication of TW201330207A publication Critical patent/TW201330207A/zh
Application granted granted Critical
Publication of TWI475656B publication Critical patent/TWI475656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

用於CMOS影像感測器之導線接合插入件封裝體及其製造方法 發明領域
本發明係有關微電子裝置的封裝，且更特別有關一種光學半導體裝置的封裝。
 發明背景
半導體裝置的趨勢係為更小的積體電路(IC)裝置(亦稱為晶片)，封裝在更小的封裝體中(其會保護該晶片並提供晶片外傳訊連接)。一個例子是影像感測器，其為IC裝置而包含光檢測器會將入射光轉變成電訊號(其會以良好的空間解析度來精確地反映該入射光的強度和色彩資訊)。
在影像感測器之晶圓級封裝方案的發展背後有不同的驅動力。例如，減低的形狀比率(即增加密度以達到最高的容量/體積比)會克服空間限制並促成較小的攝影模組方案。提升的電性能可被以較短的互接長度來達成，其會改良電性能及該裝置速度，且其會甚大地減少晶片功率消耗。異類整合容許不同功能層的整合(例如高和低解析度影像感測器的整合，影像感測器與其處理器的整合等等)。每單位封裝的成本減降可藉只封裝已知為良好的晶片(即 只封裝已知良好晶粒一KGD)來被達到。
目前，板上晶片(COB一該品片係直接裝在一印刷電路板上)和Shellcase Wafer Level CSP(其中該晶圓係疊層於二片玻璃之間)係為用來構建影像感測模組(例如用於行動裝置攝影機、光學滑鼠等)的主流封裝和組合製程。但是，若較多像元的影像感測器被使用，則COB和Shellcase WLCSP組合會變得漸加困難，因有組合限制、尺寸限制(該要求係針對較低廓形的裝置)，產能問題及用於封裝8和12吋影像感測器晶圓的資本投資。例如，該shellcase WLCSP技術包括先將影像感測器封裝在該晶圓上，然後該晶圓再被切割成分開的封裝晶圓，意指來自各晶圓的晶片若有瑕疵時在它們能被測試之前仍會被封裝(此會提高成本)。而且，標準的WLP封裝體係為集縮封裝體，其中晶片的面積係等於該封裝體面積，故會限製I/O接點的數目。最後，標準的WLP封裝體係為裸晶粒封裝體，其在測試處理、組合和SMT會是複雜的。
因此有需要一種改良的封裝體及晶片的封裝技術，以供用於譬如影像感測器晶片，其已被切割並測試，並提供一種低廓形的封裝方案其係具經濟效益且可靠的(即會提供需要的機械支撐和電連接)。
 發明概要
在本發明之一態樣中，一種影像感測器封裝體包含一執持件總成，一感測器晶片，及一基材。該執持件總 成包含一晶體執持件具有相反的第一和第二表面，其中該晶體執持件包含一空穴形成於該第一表面中，而使該空穴具有一階狀側壁其會界定至少一凸階表面向內伸入該空穴內部，及多數個導電元件各由該至少一凸階表面伸出，穿過該晶體執持件，至該第二表面。該感測器晶片係設在該空穴中並包含一基材具有相反的前和後表面，多數個光檢測器形成於該前表面上，及多數個接觸墊形成於該前表面上而電耦接於該等光檢測器。多數條導線各延伸並電連接於一個該接觸墊與一個該導電元件之間。該基材係設在該空穴上方並安裝於該晶體執持件，其中該基材對至少一範圍的光波長係可透光的。
本發明的另一態樣係一種封裝一感測器晶片的方法，該晶片包含一基材具有相反的前和後表面，多數個光檢測器形成於該前表面上，及多數個接觸墊形成於該前表面上而電耦於該等光檢測器。該方法包含提供一晶體執持件具有相反的第一和第二表面；形成一空穴於該第一表面中而使該空穴具有一階狀側壁其會界定至少一凸階表面向內伸入該空穴內部；形成多數個導電元件各由該至少一凸階表面延伸，穿過該晶體執持件，至該第二表面；將該感測器晶片插入該空穴中；將多數條導線固定於該感測器晶片與該多數個導電元件之間，而使每一條導線各延伸並電連接於一個該接觸墊與一個該導電元件之間；及安裝一基材於該晶體執持件，而使該基材被設在該空穴上方，其中該基材對至少一範圍的光波長係可透光的。
本發明的又另一態樣係一種形成多數個影像感測器封裝體的方法，乃藉提供一晶體執持件具有相反的第一和第二表面；形成多數個空穴於該第一表面中，而使各該空穴皆具有一階狀側壁其會界定至少一凸階表面向內伸入該空穴內部；針對每一該等空穴形成多數個導電元件各由該至少一凸階表面延伸，穿過該晶體執持件，至該第二表面；將一感測器晶片插入該各空穴中(其中每一該等感測器晶片包含一基材具有相反的前和後表面，多數個光檢測器形成於該前表面上，及多數個接觸墊形成於該前表面上而電耦接於該等光檢測器)；針對每一該等各別的感測器晶片和空穴將多數條導線固定於該感測器晶片與該多數個導電元件之間，而使該各導線延伸並電連接於一個該接觸墊與一個該導電元件之間；安裝一基材於該晶體執持件而使該基材被設在該等空穴上方，其中該基材對至少一範圍的光波長係透光的；及切割該晶體執持件和基材來形成分開的封裝體，其內各包含一個該等空穴及一個該等感測器晶片。
本發明的其他目的和特徵將可參閱本說明書、申請專利範圍和所附圖式而輕易得知。
2‧‧‧軌持件總成
4‧‧‧影像感測器晶片
10‧‧‧晶體執持件
12‧‧‧頂表面
14‧‧‧底表面
16‧‧‧第一空穴
18‧‧‧第二空穴
19‧‧‧空穴
20‧‧‧階狀側壁
22‧‧‧凸階
22a‧‧‧凸階表面
22b‧‧‧垂直表面
24‧‧‧貫孔
26‧‧‧介電層
28‧‧‧導電元件
30a，30b‧‧‧導電接墊
32‧‧‧介電層
34‧‧‧表面安裝互接物
42‧‧‧晶圓
43‧‧‧前表面
44‧‧‧感測器
46‧‧‧光檢測器
48‧‧‧接觸墊
50‧‧‧微透鏡
52‧‧‧切割帶
54‧‧‧刻劃線
56‧‧‧保護層
58‧‧‧導線
60‧‧‧基材
62‧‧‧接合材料
64‧‧‧頂表面
圖1A~1E為各截面側視圖依序示出在形成該執持件總成時之各步驟。
圖2A~2D為各截面側視圖依序示出在分割該等影像感測器晶片時之各步驟。
圖3A~3C為各截面側視圖示出該執持件總成與該影像感測器晶片的整合。
圖4A為該整合的執持件總成、透明基材和影像感測器晶片在分割之前的截面側視圖。
圖4B為該整合的執持件總成、透明基材和影像感測器晶片在分割之後的截面側視圖。
圖5為該整合的執持件總成、透明基材和影像感測器晶片之一變化實施例的截面側視圖，其中該透明基材包含一整體形成的透鏡在其頂面上。
 較佳實施例之詳細說明
本發明係為一種微電子裝置，且特別是影像感測器的封裝。本發明利用其部件的模組特性來增加產能，減低成本的改進良率。於該封裝設計有三個主要部件，其係使用晶圓級技術來形成者：
1.執持件總成2具有預設的電路。
2.單個的影像感測器晶片4。
3.透光基材60。
每一部件係分開地製造，分開地保存，及分開地測試。只有已知良好的部件會被容許用於該封裝體的整合。
該執持件總成2的形成係示於圖1A~1E中，而以一晶體執持件10開始，其包含頂表面12和底表面14，如圖1A中所示。一第一空穴16係形成於該執持件10的頂表面12中。空穴16可藉使用一雷射，或以一電漿蝕刻製法，或以 一噴砂製法，或以一機械銑切製法，或以任何其它類似的方法形成。較好是，空穴16係藉進行一光微影電漿蝕刻製程來被形成，其會移除該執持件10之一選擇的曝露部份。該電漿蝕刻可為非等向性、推拔式、等向性，或其組合。一第二空穴18嗣會被使用任何前述用於該第一空穴16的技術來被形成於該第一空穴16的底表面中。較好(但不一定要)該第二空穴18的深度係等於或大於該影像感測器晶片4的厚度，俾使該感測器晶片4能幾乎或完全地裝入第二空穴18內。該第二空穴18的橫向尺寸(即直徑、寛度等)係小於該第一空穴16者，而造成一階狀側壁20。該階狀側壁20包含一凸階22朝該等空穴16/18的中心橫向地伸出，而界定一實質上橫向延伸的凸階表面22a(即該空穴16之底表面的剩餘部份)終結於一實質上垂直延伸表面22b。較好是，凸階22係連續圍繞該第一空穴16的圓周(即凸階22係呈一環狀肩部的形式，其會界定在該第一空穴16之底表面中的第二空穴18之開口)。但是，多數個各別的凸階22亦可被形成，它們會在各別的位置朝該第一空穴16的中心向內延伸。空穴16和18可被視為一形成於該頂表面12中的單一空穴19(即有一第一空穴部份16被設成比該凸階表面22a更高，及一第二空穴部份18被設成比該凸階表面22a更低)，而具有一階狀側壁會界定至少一凸階表面22a其會向內伸入該空穴內部。如此造成的結構係被示於圖1B中。
貫孔24等會被形成，其會延伸穿過該執持件10而由該等凸階22的凸階表面22a延伸至底表面14。貫孔24可 被使用一雷射，或以一電漿蝕刻製法，或以一噴砂製法，或以一機械銑切製法，或以任何其它類似方法來形成。較好是，貫孔24係以光微影電漿蝕刻來形成，其包括在該執持件10上形成一層光阻，圖案化該光阻層來曝露該執持件10的選擇部份，然後進行一電漿蝕刻製程(例如BOSCH製程，其會使用一SF6和C4F8氣體的組合物)來移除該執持件10的曝露部份以形成該等貫孔24。較好是，各貫孔24有一直徑在5至250μm之間，及一相對於該底表面14的壁角度為45至90度。一隔離(介電)層26嗣會被沈積在該執持件的曝露表面上，包括在貫孔24和空穴19內。介電層26可為氧化矽、氮化矽、環氧基物、聚醯亞胺、樹脂、FR4，或任何其它適當的介電材料。較好是，介電層26的厚度為至少0.1μm，且係使用任何傳統的介電層沈積技術(其係公知於該領域中)來形成。所造成的結構係示於圖1C中。
一導電材料(例如Cu、Ti/Cu、Ti/Al、Cr/Cu、Cr/Al及/或任何其它公知的導電材料)會被沈積在介電層26上，而以該導電材料填滿或內襯著貫孔24等。此沈積可藉濺射、電鍍、配佈印刷，或濺射、電鍍和配佈製法之一組合來完成。一光微影步驟嗣會被用來移除該導電材料覆於該頂和底表面12/14及空穴19內之部份上方的部份，而留下導電元件或軌線28等延伸穿過該等貫孔24，並終結於分別在凸階表面22a和表面14上的導電接墊30a和30b。導電接墊30a和30b具有比導電元件28更大的橫向尺寸(以便對其形成電連接)，並能選擇地沿凸階表面22a及/或表面14延伸來重設連 接路線以適配特定的設計需求。所造成的結構係示於圖1D中。
一包封(介電)層32嗣會被沈積在底表面14上方。介電層32可為環氧基物、聚醯亞胺、樹脂、FR4或任何其它適當介電材料。較好是，該介電層的厚度為至少1.0μm，且係使用任何傳統的沈積技術(其係公知於該領域中)來形成。一光微影製程嗣會被用來移除該層32覆於導電接墊30b上的部份。SMT(表面安裝)互接物34嗣會被以一方式形成於底表面14上，而使它們與各導電接墊30b呈電接觸。SMT互接物34可為BGA式，並被使用一焊料合金的網幕印刷製法，或以一焊球配置製法，或以一電鍍製法來形成。球柵陣列(BGA)互接物係為圓形的導體用以與相對導體造成實體接觸和電接觸，一般係藉焊接或部份地熔化金屬球於接觸墊上來形成。或者SMT互接物34亦可為導電金屬柱(例如銅)。最後的執持件總成2結構係示於圖1E中。
單個影像感測器晶片4的形成係示於圖2A~2D中而一開始有一晶圓42具有一前表面43，其上已被形成多數個感測器44。各感測器包含多數個光檢測器46(和支持電路)，以及接觸墊48等。該等光檢測器46(和支持電路)及接觸墊48係形成於該晶圓42的向上(前)表面43上，如圖2A中所示。該等接觸墊48會電連接於該等光檢測器46(及/或其支持電路)以提供晶片外的傳訊。各光檢測器46會將光能轉變成一電壓訊號。附加的電路可被包含來放大該電壓，及/或將其轉換成數位資料。濾色器及/或微透鏡50可被裝在該等 光檢測器46上方。此類型的感測器係公知於該領域中，故不在此進一步描述。
一切割帶52係裝在影像感測器晶圓42的背面。該切割帶52可為任何由PVC、聚烯烴、聚乙烯、陶瓷或晶體襯背材料製成而具有一黏劑可將該等晶粒固持於定位的黏帶或載體。切割帶52一般係能以各種厚度(例台由25至1000μm)，以各種黏性強度，被設計適合不同的晶片尺寸和材料者來使用。淺刻劃線區域(街道)的部份切割(預切割)嗣會被進行。部份切割包含將刻劃線54(即溝槽、通道、凹溝、長槽等)切入該晶圓42的前表面43中。此切割程序可被使用一切鋸、雷射或蝕刻製程來實施。較好是，該切割程序係使用一切刃鋸口寬度為25至50μm的切鋸來實施，其中該刻劃線54的深度伸入不超過晶圓42之厚度的30%。所造成的結構係示於圖2B中。
一暫時的(犧牲性)保護層56嗣會被裝在該晶圓42的正面，且該切割帶52會被由該晶圓42的背面移除，如圖2C中所示。該暫時保護層56可由PVC、聚烯烴、聚乙烯、陶瓷或晶體襯背材料製成，並有一黏劑可在切割帶移除後將該等晶粒固持於定位。該晶圓42嗣會被由背面薄化直到晶粒的分離已完成(即該等感測器44被分開而各在其自己的晶粒上)，其較好使用晶圓研磨及/或矽蝕刻製程。該保護層56嗣會被移除，而留下最後的影像感測器晶片4，如圖2D中所示。該等感測器44嗣會被個別地測試，因此只有已知為良好的感測器晶片4會被封裝。或者，該等感測器44可在 該等感測器晶片4由該保護層56移除之前先被測試，而只有已知良好的感測器晶片4會被由該保護層56移除，並置於托盤中以供將來組合。
該等分開形成的執持件總成2和已知良好的影像感測器晶片4嗣會被整合在一起如圖3A~3C所示，而感測器晶片4係置入空穴19中並附接於執持件總成2。任何傳統的晶粒附接製法皆可被使用(例如傳統的撿取和置設技術)，而一晶粒附接材料56(例如具有1至25um標定厚度並能承受高達250℃固化溫度的非導電黏膜或環氧樹脂等)會被用來將感測器晶片4固定於該第二空穴18的底表面，如圖3A中所示。較好是，但不一定要，該影像感測器晶片4的前表面43係與凸階表面22a對準(即齊平)，以方便後述的導線接結。一導線接結製程嗣會被進行，其中導線58等會被連接於該影像感測器晶片4的接觸墊48與執持件總成2的各別導電接墊30a之間(並提供一電連接)，如圖3B中所示。導線58可為合金的金、銅或任何其它適當的接線材料，且係使用任何傳統的接線技術(其係公知於該領域中)來形成。
一透光的基材60會被裝在該執持件10的頂表面12上，而使基材60被設在影像感測器晶片4上方。較好是，基材60會密封空穴19的開口。基材60可由多晶陶瓷(例如氧化鋁陶瓷、氮氧化鋁、Perovskytes、多晶釔鋁柘榴石等)，單晶陶瓷，非晶體材料(例如無機玻璃和聚合物)，玻璃陶瓷(例如矽酸塩基物)等來製成，且對至少一範圍的光波長係可透光的。一接合材料62可被用來將該基材60固定於頂表面 12。接合材料62可為金屬基物，環氧基物、聚醯亞胺、樹脂、或任何其它適當的接合材料。所造成的結構係示於圖3C中。
圖3C中的組合封裝結構之透明基材60和執持件總成2會為感測器晶片4提供保護，並提供散開陣列電連接。在操作時，感測器晶片44會接收穿過透明基材60射入的光。晶片外傳導係由該影像感測器晶片4上的各接觸墊48，經由對應的導線58，對應的導電接墊30a，對應的導電軌線28，對應的導電接墊30b，及最後是對應的表面安裝互接物34等來提供。該三個主要部件(執持件總成2、透明基材60、及影像感測器晶片4)之每一者皆被分開地製造，俾可容易製造並確保不良部件能在整合之前被拋棄(即只有已知良好的部件會被用來最後整合)，故能增加產能和良率，並減低成本。
較好是，多個執持件總成2係被形成於單一晶體執持件10上，且一個透明基材60係被用於該多個執持件總成。因此前述的整合可在該執持件10和基材60被分割成個別的總成之前，或者之後，來被進行。若整合係在分割之前進行，則該分割前的結構係示於圖4A中(切割帶52裝於透明基材60)。一晶圓切割製程嗣會被進(例如使用晶圓切割及/或雷射設備)來分割該等總成，如圖4B中所示。
圖5示出一變化實施例，其中該透明基材60的頂表面64係非平面的，而使其作用如一透鏡可供光進入基材60。該透鏡基材60與該感測器44之作用表面間的距離是固 定的，且能在組合時藉改變接合材料62的厚度而被最佳化。
應請瞭解本發明並不限於上述及所示的實施例，而是包含任何所有落諸於所附之申請專利範圍內的全部變化例。例如，以上對本發明的說明，並非意圖要限制任何請求項的範圍，而是僅要說明一或多個特徵，其可被該等申請專利範圍的一或多項所涵蓋。上述的材料、製法和數字之例等係僅為舉例，而不應被認為限制該等申請專利範圍。又，由該等申請專利範圍和說明書顯然可知，並非所有的方法步驟皆必須被以完全所示或所請求的順序來進行，而是得以任何順序分開或同時地來進行，其可使本發明的影像感測器封裝體能被正確地形成。單獨的材料層可被如多數的該等或類似材料層來形成，且反之亦然。
應要陳明的是，若“上方”和“上”等詞語被用於此，兩者皆含括地包含“直接於上”(無中間材料、元件或空間設於其間)及“間接於上”(有中間材料、元件或空間設於其間)。同樣地，“鄰近”乙詞包含“直接鄰近”(無中間材料、元件或空間設於其間)，及“間接鄰近”(有中間材料、元件或空間設於其間)；“安裝於”包含“直接安裝於”(無中間材料、元件或空間設於其間)，及“間接安裝於”(有中間材料、元件或空間設於其間)；且“電耦接”包含“直接電耦接於”(無中間材料或元件於其間而將該等元件一起電連接)，及“間接電耦接於”(有中間材料或元件在其間來將該等元件一起電連接)。例如，“在一基材上方”形成一元件可包括直接在該基材上形成該元件，而無中間材料/元件介於其間，以及在該 基材上間接地形成該元件，且有一或更多中間材料/元件介於其間。
2‧‧‧軌持件總成
10‧‧‧晶體執持件
12‧‧‧頂表面
14‧‧‧底表面
16‧‧‧第一空穴
18‧‧‧第二空穴
19‧‧‧空穴
20‧‧‧階狀側壁
22‧‧‧凸階
26‧‧‧介電層
28‧‧‧導電元件
30a，30b‧‧‧導電接墊
32‧‧‧介電層
34‧‧‧表面安裝互接物

Claims (26)

  1. 一種影像感測器封裝體，包含：一執持件總成，其包括：一晶體執持件，其具有相對的第一和第二表面，其中該晶體執持件包含形成於該第一表面中之一空穴，而使該空穴具有一階狀側壁，其會界定向內伸入該空穴內之至少一階狀表面；及多數個導電元件，各由該至少一階狀表面延伸，穿過該晶體執持件，至該第二表面；設置在該空穴中之一感測器晶片，其中該感測器晶片包括：一基材，其具有相對的前和後表面；多數個光感測器，其形成於該前表面；及多數個接觸墊，其形成於該前表面，它們係電耦接於該等光檢測器；多數條導線，各延伸且電連接於該等接觸墊中的一個與該等導電元件中的一個之間；及一基材，其設置在該空穴上方並安裝於該晶體執持件，其中該基材對至少一範圍的光波長係可透光的。
  2. 如申請專利範圍第1項之影像感測器封裝體，更包含：多數個表面安裝互接物，各設置在該晶體執持件的該第二表面上方，且各電連接於該等導電元件中的一個。
  3. 如申請專利範圍第2項之影像感測器封裝體，其中針對該等導電元件的每一個而言：該導電元件在該至少一階狀表面會終結於一第一導電接墊，其中該等導線中的一個係連接至該第一導電接墊；及該導電元件在該第二表面會終結於一第二導電接墊，其中該等表面安裝互接物中的一個係連接至該第二導電接墊；其中該等第一和第二導電接墊各具有一橫向尺寸，該橫向尺寸係大於該導電元件的橫向尺寸。
  4. 如申請專利範圍第1項之影像感測器封裝體，其中該感測器晶片更包含：多數個濾色器和微透鏡安裝在該等光檢測器上方。
  5. 如申請專利範圍第1項之影像感測器封裝體，其中該基材具有一表面，其有一部份係設置在該等光檢測器上方且是非平面的。
  6. 如申請專利範圍第1項之影像感測器封裝體，其中該等多數個導電元件係以一個介電材料而與該晶體執持件隔絕。
  7. 如申請專利範圍第1項之影像感測器封裝體，其中：該空穴具有設置成高於該階狀表面的一第一部份，及設置成低於該階狀表面的一第二部份；該第二部份具有一橫向尺寸，該橫向尺寸係小於該第一部份的橫向尺寸；且 該感測器晶片係設置在該第二部份中。
  8. 如申請專利範圍第7項之影像感測器封裝體，其中該感測器晶片係完全設置在該第二部份內。
  9. 一種封裝感測器晶片的方法，該晶片包括具有相對的前和後表面之一基材，形成於該前表面之多數個光檢測器，及形成於該前表面且係電耦接於該等光檢測器之多數個接觸墊；該方法包含下列步驟：提供一晶體執持件，其具有相對的第一和第二表面；於該第一表面中形成一空穴，而使該空穴具有一階狀側壁，其會界定向內伸入該空穴內之至少一階狀表面；形成多數個導電元件，各由該至少一階狀表面延伸，穿過該晶體執持件，至該第二表面；將該感測器晶片插入該空穴中；將多數條導線固定於該感測器晶片與該多數個導電元件之間，而使該等導線的每一個延伸並電連接於該等接觸墊中的一個與該等導電元件中的一個之間；及安裝一基材於該晶體執持件，而使該基材被設置於該空穴上方，其中該基材對至少一範圍的光波長係可透光的。
  10. 如申請專利範圍第9項之方法，更包含下列步驟：形成多數個表面安裝互接物，各設置在該晶體執持件的該第二表面上方，且各電連接於該等導電元件中的 一個。
  11. 如申請專利範圍第10項之方法，其中該等多數個導電元件的每一個係形成來使得：該導電元件在該至少一階狀表面會終結於一第一導電接墊，其中該等導線中的一個係連接至該第一導電接墊；及該導電元件在該第二表面會終結於一第二導電接墊，其中該等表面安裝互接物中的一個係連接至該第二導電接墊；其中該等第一和第二導電接墊各具有一橫向尺寸，該橫向尺寸係大於該導電元件的橫向尺寸。
  12. 如申請專利範圍第9項之方法，其中該基材具有一表面，其有一部份係設置在該等光檢測器上方且是非平面的。
  13. 如申請專利範圍第9項之方法，更包含下列步驟：於該等多數個導電元件與該晶體執持件之間形成一介電材料。
  14. 如申請專利範圍第9項之方法，其中形成該空穴的步驟包含：形成該空穴之一第一部份於該第一表面中，其中該第一部份具有一第一橫向尺寸及一底表面；形成該空穴之一第二部份於該第一部份之該底表面中，其中該第二部份具有小於該第一橫向尺寸的一第二橫向尺寸，其中該底表面的至少一部份會在形成該第 二部份後保留，且其會構成該至少一階狀表面。
  15. 如申請專利範圍第14項之方法，其中將該感測器晶片插入該空穴中的步驟包含將該感測器晶片插入該空穴中的該第二部份中。
  16. 如申請專利範圍第14項之方法，其中將該感測器晶片插入該空穴中的步驟包含將該感測器晶片完全地插入該空穴的該第二部份內。
  17. 如申請專利範圍第9項之方法，其中形成該等導電元件的每一個之步驟包含：形成一孔，其會由該至少一階狀表面延伸至該第二表面；沿該孔之一側壁形成一絕緣材料；及沈積導電材料於該孔中。
  18. 一種形成多數個影像感測器封裝體的方法，包含下列步驟：提供一晶體執持件，其具有相對的第一和第二表面；於該第一表面中形成多數個空穴，而使該等空穴的每一個具有一階狀側壁，其會界定向內伸入該空穴內之至少一階狀表面；針對該等空穴的每一個，形成多數個導電元件，各由該至少一階狀表面延伸，穿過該晶體執持件，至該第二表面；將一感測器晶片插入該等空穴的每一個中，其中該 等感測器晶片的每一個包括：一基材，其具有相對的前和後表面；多數個光檢測器，其形成於該前表面；及多數個接觸墊，其形成於該前表面，它們係電耦接於該等光檢測器；針對該等個別的感測器晶片之每一個和空穴，將多數條導線固定於該感測器晶片與該多數個導電元件之間，而使該等導線的每一個延伸且電連接於一個該接觸墊與一個該導電元件之間；安裝一基材於該晶體執持件，而使該基材被設置於該等空穴上方，其中該基材對至少一範圍的光波長係可透光的；及切割該晶體執持件和基材，以形成分開的封裝體，該等封裝體各包括該等空穴中的一個和該等感測器晶片中的一個。
  19. 如申請專利範圍第18項之方法，更包含下列步驟：形成多數個表面安裝互接物，各設置在該晶體執持件的該第二表面上方，且各電連接於該等導電元件中的一個。
  20. 如申請專利範圍第18項之方法，其中該基材頂表面設置於該等感測器晶片上方的部份係非平面的，其中該基材具有一表面，且其各設置在一個該光檢測器上方的數個部份係非平面。
  21. 如申請專利範圍第18項之方法，其中針對該等空穴的每 一個而言，該等多數導電元件的每一個被形成來使得：該導電元件在該至少一階狀表面會終結於一第一導電接墊，其中該等導線中的一個係連接於該第一導電接墊；及該導電元件在該第二表面會終結於一第二導電接墊，其中該等表面安裝互接物中的一個係連接於該第二導電接墊；其中該等第一和第二導電接墊各具有一橫向尺寸，該橫向尺寸係大於該導電元件的橫向尺寸。
  22. 如申請專利範圍第18項之方法，更包含下列步驟：於該等多數個導電元件與該晶體執持件之間形成一介電材料。
  23. 如申請專利範圍第18項之方法，其中形成該等空穴的每一個之步驟包含：形成該空穴之一第一部份於該第一表面中，其中該第一部份具有一第一橫向尺寸及一底表面；形成該空穴之一第二部份於該第一部份之該底表面中，其中該第二部份具有小於該第一橫向尺寸之一第二橫向尺寸，且其中該底表面的至少一部份會在形成該第二部份後保留，且其會構成該至少一階狀表面。
  24. 如申請專利範圍第23項之方法，其中將該等感測器晶片插入該等空穴中包含將該等感測器晶片插入該等空穴的第二部份中。
  25. 如申請專利範圍第23項之方法，其中將該等感測器晶片 插入該等空穴中包含將該等感測器晶片完全地插入該等空穴的第二部份內。
  26. 如申請專利範圍第18項之方法，其中針對該等空穴的每一個而言，形成該等導電元件的每一個包含：形成一孔，其會由該至少一階狀表面延伸至該第二表面；沿該孔之一側壁形成一絕緣材料；及沈積導電材料於該孔中。
TW101142824A 2011-12-06 2012-11-16 用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法 TWI475656B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/312,826 US8432011B1 (en) 2011-12-06 2011-12-06 Wire bond interposer package for CMOS image sensor and method of making same

Publications (2)

Publication Number Publication Date
TW201330207A TW201330207A (zh) 2013-07-16
TWI475656B true TWI475656B (zh) 2015-03-01

Family

ID=48146075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142824A TWI475656B (zh) 2011-12-06 2012-11-16 用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法

Country Status (4)

Country Link
US (1) US8432011B1 (zh)
KR (1) KR101420934B1 (zh)
CN (1) CN103151360A (zh)
TW (1) TWI475656B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN107449449A (zh) * 2017-08-29 2017-12-08 苏州慧闻纳米科技有限公司 一种传感器
IL279384B1 (en) * 2018-09-14 2024-06-01 Illumina Inc Flow cells and related methods
US11289522B2 (en) 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
CN111627948B (zh) * 2020-06-05 2023-04-28 中国电子科技集团公司第四十四研究所 一种具有片上滤光片的ccd结构
CN114430627B (zh) * 2022-04-02 2022-07-12 东莞市春瑞电子科技有限公司 一种复合式传感器封装载板的制造方法及激光雷达传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017879A1 (en) * 2003-07-03 2008-01-24 Tessera Technologies Hungary Kft. Methods and apparatus for packaging integrated circuit devices
CN102054715A (zh) * 2009-11-06 2011-05-11 台湾积体电路制造股份有限公司 背照式图像传感器的制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004297683A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 固体撮像装置
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
TWI245352B (en) * 2004-11-26 2005-12-11 Ching-Fu Tzou Packaging method of semiconductor image sensing device
US20060131710A1 (en) * 2004-12-21 2006-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cavity structure for wafer level chip scale package
KR100720457B1 (ko) 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP2009111149A (ja) * 2007-10-30 2009-05-21 Canon Inc 固体撮像装置
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
KR20110049940A (ko) * 2009-11-06 2011-05-13 테라셈 주식회사 반도체 패키지 및 그의 제조방법
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017879A1 (en) * 2003-07-03 2008-01-24 Tessera Technologies Hungary Kft. Methods and apparatus for packaging integrated circuit devices
CN102054715A (zh) * 2009-11-06 2011-05-11 台湾积体电路制造股份有限公司 背照式图像传感器的制造方法

Also Published As

Publication number Publication date
TW201330207A (zh) 2013-07-16
KR20130063464A (ko) 2013-06-14
CN103151360A (zh) 2013-06-12
US8432011B1 (en) 2013-04-30
KR101420934B1 (ko) 2014-07-17

Similar Documents

Publication Publication Date Title
TWI475656B (zh) 用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法
US9214592B2 (en) Method of making interposer package for CMOS image sensor
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
TWI354339B (en) Method and system for fabricating semiconductor co
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20140264693A1 (en) Cover-Free Sensor Module And Method Of Making Same
TW201330239A (zh) 具改良量子效率的背側照明ｃｍｏｓ影像感測器與封裝體、及其製造方法
TWI525805B (zh) 低輪廓影像感測器
KR101571965B1 (ko) 로우 프로파일 센서 모듈 및 그 제조 방법
CN111009542B (zh) 一种封装方法及封装结构
US20110294237A1 (en) Packaging method of semiconductor device