CN111009542A - 一种封装方法及封装结构 - Google Patents
一种封装方法及封装结构 Download PDFInfo
- Publication number
- CN111009542A CN111009542A CN201911370878.3A CN201911370878A CN111009542A CN 111009542 A CN111009542 A CN 111009542A CN 201911370878 A CN201911370878 A CN 201911370878A CN 111009542 A CN111009542 A CN 111009542A
- Authority
- CN
- China
- Prior art keywords
- pad
- chip
- area
- conductive bump
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 50
- 239000011521 glass Substances 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000000605 extraction Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910017944 Ag—Cu Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910020836 Sn-Ag Inorganic materials 0.000 description 4
- 229910020888 Sn-Cu Inorganic materials 0.000 description 4
- 229910020988 Sn—Ag Inorganic materials 0.000 description 4
- 229910019204 Sn—Cu Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明实施例提供了一种封装方法及封装结构，包括：提供透光基板、芯片和器件基板，所述芯片的正面包括感光区域和环绕所述感光区域的外围区域，所述外围区域设有导电焊盘，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路；在所述透光基板上形成支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区；在所述支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构；将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的焊盘连接结构对应相连，将所述支撑框架的焊盘引出区固定至所述器件基板的正面，并使焊盘连接结构与所述芯片连接电路对应相连，提升了工艺稳定性，进而提高了器件的良率。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种封装方法及封装结构。
背景技术
图像传感器(CIS：CMOS Image Sensor)是一种利用CIS芯片表面的光敏材料将感受到的外部光线转换成电信号的传感器。在CIS芯片制造完成后，通常需要进行CIS芯片的封装，以用于诸如数码相机、数码摄像机等电子设备。
目前，传统的图像传感器的封装方法是采用引线键合(wire bonding)进行封装。具体的，将切分好的芯片粘贴到基板上，并将芯片上的导电焊盘通过引线引出，进一步在芯片外围的基板上注塑形成厚度大于芯片厚度支撑侧墙，并在支撑侧墙上覆盖透光基板，从而将所述芯片封装在基板、支撑侧墙和透光基板形成的空间内。
但是，目前封装方法的稳定性差，形成的器件的良率低。
发明内容
本发明实施例解决的问题是提供一种封装方法及封装结构，提升了工艺稳定性，进而提高了器件的良率。
为解决上述问题，本发明实施例提供一种封装方法，包括：
提供透光基板、芯片和器件基板，所述芯片的正面包括感光区域和环绕所述感光区域的外围区域，所述外围区域设有导电焊盘，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路；
在所述透光基板上形成支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区，所述焊盘引出区环绕所述支撑区，所述支撑区环绕所述窗口区，所述窗口区暴露所述透光基板，所述支撑区域用于支撑所述芯片的外围区域；
在所述支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块；
将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的第一导电凸块对应相连；
将所述支撑框架的焊盘引出区固定至所述器件基板的正面，并使所述引出区的焊盘连接结构与所述芯片连接电路对应相连，以形成所述芯片的封装结构。
本发明实施例还提供一种封装结构，包括：
透光基板；
位于所述透光基板上的支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区，所述焊盘引出区环绕所述支撑区，所述支撑区环绕所述窗口区，所述窗口区暴露所述透光基板；
从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块；
芯片，所述芯片的正面包括感光区域和环绕所述感光区域的外围区域，所述外围区域设有导电焊盘；
器件基板，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路；
其中，所述芯片正面倒置在所述支撑框架的支撑区上，所述导电焊盘与所述支撑区的焊盘连接结构对应相连；所述支撑框架的焊盘引出区与所述器件基板的正面固定连接，所述引出区的焊盘连接结构与所述芯片连接电路对应相连。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在所述透光基板上形成包括支撑区、焊盘引出区和窗口区的支撑框架，并形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块，进而将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的第一导电凸块对应相连，提升了工艺稳定性，进而提高了器件的良率。
可以看出，与现有通过引线引出工艺相比，本发明实施例中通过在支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，将正面倒置在所述支撑框架的支撑区的芯片的导电焊盘，通过所述焊盘连接结构引出至支撑框架的焊盘引出区，工艺稳定性好，进而使形成的器件的良率得到提高。
并且，在本发明实施例的一个可选示例中，通过在所述芯片与所述支撑框架之间的缝隙填充粘接剂，以固定连接所述芯片至所述支撑框架，而不会对焊盘连接结构产生冲击，避免了现有技术中注塑工艺对引线的冲击，进一步提升了工艺稳定性，进而提高了器件的良率。
并且，在本发明实施例的一个可选示例中，所述芯片为多个，所述透光基板包括多个与所述芯片一一对应的支撑框架，从而可以实现以整片贴合的方式使多个芯片的同时封装，简化了工艺，提高了工艺效率。
附图说明
图1至图2是一种封装方法中对应的结构示意图；
图3至图18是本发明实施例提供的一种封装方法中各步骤对应的结构示意 图；
图19至图20是本发明实施例提供的另一种封装方法中各步骤对应的结构 示意图。
具体实施方式
目前封装方法所形成封装结构的工艺稳定性差，形成的器件的良率低。现结合一种封装方法分析封装结构的工艺稳定性差和器件的良率低的原因。
参考图1至图2，示出了现有技术一种封装方法对应的结构示意图，其中，参考图1所示的芯片1正面剖视图，所述芯片1的正面包括感光区域10和环绕在感光区域10外围的多个导电焊盘11。结合参考图2，在芯片的封装过程中，将芯片1封装至基板2、支撑侧墙3和透光基板4形成的空间内。为实现芯片1 的电连接，通常采用引线键合(wire bonding)工艺，采用引线5将导电焊盘11 电连接至封装结构对应的位置。
然而，由于导电焊盘数量较多，与之对应的引线数量也较多，从而使得引线键合(wire bonding)工艺复杂，稳定性差，进而使得采用该工艺形成的器件的良率低。
并且，具体的封装过程中，在引线键合之后，还进一步通过注塑(molding) 工艺形成支撑侧墙3，而注塑工艺对引线5的冲击进一步降低了引线键合的稳定性，使得形成的器件的良率进一步降低。
为了解决所述技术问题，本发明实施例在所述透光基板上形成包括支撑区、焊盘引出区和窗口区的支撑框架，并形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块，进而将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的第一导电凸块对应相连，提升了工艺稳定性，进而提高了器件的良率。
可以看出，与现有通过引线引出工艺相比，本发明实施例中通过在支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，将正面倒置在所述支撑框架的支撑区的芯片的导电焊盘，通过所述焊盘连接结构引出至支撑框架的焊盘引出区，工艺稳定性好，进而使形成的器件的良率得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图3至图18，本发明实施例提供了一种封装方法，所述封装方法包括：
参考图3至图5，提供透光基板200、芯片100和器件基板500，所述芯片 100的正面包括感光区域101和环绕所述感光区域101的外围区域102，所述外围区域102设有导电焊盘103，所述器件基板500的正面包括用于电连接所述导电焊盘的芯片连接电路501；其中，图3为透光基板的剖面图，图4为芯片正面的俯视图，图5为器件基板正面的俯视图。
所述透光基板200用于与所述芯片100的感光区域101相对，以保护所述芯片100的感光区域101不被外界环境污染，并使光线透过透光基板200，到达所述感光区域101。
所述透光基板200可以为玻璃基板、塑料基板或蓝宝石基板，在本实施例中，以透光基板200为玻璃基板为例进行说明。
所述透光基板200的形状可以为正方形、长方形、圆形或其它任意所需形状，所述透光基板200的尺寸通常较大，以实现更多芯片的封装，降低封装成本。在本实施例中，所述透光基板200可以为直径为12英寸或8英寸的圆形，以匹配后续工艺中的载片基底的形状和尺寸。
所述芯片100为具有光敏材料的芯片，本实施例中，所述芯片100可以为 CIS芯片，在本发明的其他实施例中，所述芯片也可以为其他具有光敏特性的芯片，本发明在此不做具体的限制。
所述芯片100的光敏材料位于所述芯片100的感光区域101内，以实现对外部光线的光电转换。具体的，感光区域101内可以包括感光结构(图中未示出)，所述感光结构可以包括光学透镜层、彩膜层和光电二极管等结构，所述芯片100内部还可以形成有与光电二极管配合的MOS管、浮置扩散区、放大电路和相应的互连结构等，这些半导体器件和结构一方面与感光结构电连接，以对感光结构产生的光电信号进行处理，另一方面与芯片100的导电焊盘103电连接，以通过所述导电焊盘103实现与芯片外部的芯片连接电路的电连接。
可以理解的是，随着芯片集成技术的发展，芯片100内部集成的器件和结构越来越多，对应的导电焊盘103也越来越多，从而使得对导电焊盘103进行电连接的工艺复杂度越来越高。
所述器件基板500用于与所述芯片100电连接，以驱动所述芯片100并接收芯片100的反馈的电信号。具体的，所述器件基板500的正面包括用于电连接所述导电焊盘103的芯片连接电路501，所述芯片连接电路501可以包括与芯片100配合的MOS管、电容、电感和相应的互连结构等，以实现与芯片100 的电连接。
在本实施例中，所述芯片连接电路501还设置有引出焊盘502，通过所述引出焊盘502实现芯片连接电路501与芯片100的电连接。具体在本实施例中，所述引出焊盘502用于电连接后续步骤中形成的焊盘连接结构，通过焊盘连接结构和引出焊盘502电连接芯片连接电路501与芯片100的导电焊盘103。
参考图6至图11，在所述透光基板200上形成支撑框架。
参考图11，所述支撑框架包括支撑区304、焊盘引出区305和窗口区303，所述焊盘引出区305环绕所述支撑区304，所述支撑区304环绕所述窗口区303，所述窗口区303暴露所述透光基板，所述支撑区304用于支撑所述芯片的外围区域。
在本发明实施例中，为进一步提升工艺的稳定性，设置支撑区的顶面高度低于所述焊盘引出区的顶面高度，从而在焊盘引出区内形成容纳所述芯片的容纳空间，进而可以在后续将所述芯片嵌入所述容纳空间中，避免了芯片安装过程中的移位等问题。
其中，所述芯片可以为多个，所述透光基板包括多个与所述芯片一一对应的支撑框架，从而可以实现以整片贴合的方式使多个芯片的同时封装，简化了工艺，提高了工艺效率。
具体的，结合参考图10和图11，所述支撑框架可以包括位于所述透光基板200的焊盘引出区305和支撑区304，以及支撑区304环绕的窗口区303，所述支撑框架为台阶结构，所述支撑区304与所述焊盘引出区305相连且顶面低于所述焊盘引出区305顶面。
其中，所述支撑框架的支撑区304围绕窗口区303，所述窗口区303将所述芯片的感光区域暴露至所述透光基板。
其中，所述芯片用于倒置在所述焊盘引出区305与所述支撑区304之间的容纳空间内，支撑区304支撑所述芯片的外围，窗口区303将芯片正面的感光区域暴露至所述透光基板200。
在本实施例中，在透光基板上形成支撑框架的过程可以包括：
参考图6，提供载片基底300。
所述载片基底300用于提供形成支撑框架的材料。
具体的，所述载片基底300可以为硅。在另一些实施例中，所述载片基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述载片基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基底。
所述载片基底300的形状和大小可以与透光基板相匹配，以实现多芯片的同时封装。在本实施例中，所述载片基底300为与透光基板200相同尺寸的晶圆。
参考图7，在所述载片基底300上形成初始凹槽301，所述初始凹槽301 的开口尺寸与所述芯片的感光区域的尺寸相匹配；
所述初始凹槽301中空的空间用于作为支撑框架环绕的窗口区部分，所述初始凹槽301外侧的载片基底用于为后续形成支撑框架的焊盘引出区和支撑区提供基础。
其中，所述初始凹槽301的开口尺寸，指的是初始凹槽301在透光基板的投影的尺寸，该尺寸可以包括能够描述该投影的形状和大小的长度尺寸、宽度尺寸和/或半径尺寸等。所述芯片的感光区域的尺寸，指的是能够描述芯片的感光区域的形状和大小的长度尺寸、宽度尺寸和/或半径尺寸等。所述初始凹槽301 与所述芯片的感光区域的尺寸相匹配，可以指初始凹槽301的开口尺寸在所述芯片的感光区域的尺寸的1～1.3倍。例如，所述芯片的感光区域为半径为r的圆形时，所述初始凹槽301的开口尺寸可以为半径尺寸为1.2r的圆形。
在本实施例中，可以采用图形化工艺形成初始凹槽301。具体的，在载片基底上形成图形化的第一掩膜层，该第一掩膜层暴露与所述芯片的感光区域的尺寸相匹配的图形区域，覆盖载片基底的其他区域，以该第一掩膜层为掩膜，刻蚀去除部分厚度的载片基底，形成初始凹槽，之后，采用剥离工艺去除所述第一掩膜层，并对形成初始凹槽的载片基底进行清洗。
其中，可以采用干法刻蚀工艺刻蚀去除部分厚度的载片基底。并且，基于所述初始凹槽外侧的载片基底用于为后续形成支撑框架的焊盘引出区和支撑区提供基础，刻蚀去除的载片基底的厚度，即所述初始凹槽的高度大于或等于预设的支撑框架焊盘引出区的顶面高度。其中，参考图9，支撑框架的焊盘引出区和支撑区之间用于形成芯片的容纳空间，该部分的高度D1与芯片的厚度相匹配，同时，还应预留一定的高度空间D2，避免芯片的感光区域与透光基板直接接触造成器件损伤，因此，本实施例中所述支撑框架焊盘引出区的顶面高度 D1+D2大于所述芯片的厚度，对应的，所述初始凹槽的高度大于所述芯片的厚度。具体的，所述芯片的厚度可以为50～200μm，所述初始凹槽的高度可以为 100～300μm，例如，芯片的厚度为150μm，所述初始凹槽的高度为200μm。
需要说明的是，在形成初始凹槽301的过程中，可以同时在载片基底上形成多个初始凹槽301，以实现多芯片的同时封装。
参考图8，将所述载片基底300具有初始凹槽301的一侧固定在所述透光基板200上。
具体的，可以采用粘合的方式将所述载片基底300具有初始凹槽301的一侧与所述透光基板200进行固定。
在本实施例中，可以采用丝网印刷工艺，在所述载片基底300具有初始凹槽301的一侧印刷粘合剂，之后，将载片基底300与透光基板200进行粘合固定。其中，在丝网印刷过程中，可以通过设置与所述载片基底300的初始凹槽 301图形匹配的版图，以避免将粘合剂印刷至所述初始凹槽内。
参考图9，减薄所述载片基底背向所述初始凹槽的一侧，直至露出所述初始凹槽。
其中，剩余的载片基底为初始支撑框架302，所述初始凹槽露出的部分为窗口区303。
在本实施例中，可以采用机械化学研磨工艺，研磨所述载片基底背向所述初始凹槽的一侧，从而平整的减薄所述载片基底背向所述初始凹槽的一侧。
参考图10至图11，去除环绕所述初始凹槽的预设区域内的部分厚度的初始支撑框架，形成环绕所述窗口区303的支撑区304。其中，图10为基于图9 的剖视图，图11为所述支撑框架的俯视图。
在远离透光基板的方向上，所述支撑区304的顶面低于所述初始支撑框架的顶面，其中，所述支撑区304与所述芯片的外围区域的尺寸相匹配，剩余的初始支撑框架为焊盘引出区305。
在去除环绕所述初始凹槽的预设区域内的部分厚度的初始支撑框架的过程中，所述预设区域与所述芯片的外围区域相匹配，指的是所述预设区域至少覆盖所述芯片的外围区域。
在本发明实施例中，去除环绕所述初始凹槽的预设区域内的部分厚度的初始支撑框架的具体流程可以包括：在透光基板上形成图形化的第二掩膜层，该第二掩膜层暴露所述初始支撑框架的预设区域，覆盖透光基板的其他区域，以该第二掩膜层为掩膜，刻蚀去除部分厚度的透光基板，形成支撑区，之后，采用剥离工艺去除所述第二掩膜层，并对形成支撑区的透光基板进行清洗。
在本实施例中可以采用干法刻蚀工艺去除环绕所述初始凹槽的预设区域内的部分厚度初始支撑框架，例如等离子刻蚀，以形成较为平整的台阶表面。
在本实施例中，去除环绕所述初始凹槽的预设区域内的初始支撑框架的厚度D1大于或等于所述芯片的厚度，从而使焊盘引出区305与所述支撑区304 之间能够构成完全容纳所述芯片的容纳空间。
参考图12至图15，在所述支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构306。
所述焊盘连接结构306用于将所述导电焊盘从所述支撑区引出至所述焊盘引出区。所述焊盘连接结构306在所述支撑区的位置与所述芯片上的导电焊盘的位置相对应，具体在本实施例中，所述焊盘连接结构306在所述支撑区304 的位置与所述芯片上的导电焊盘的位置相对应。
通过预先设置位置与所述芯片上的导电焊盘的位置相对应的焊盘连接结构，将所述导电焊盘从所述支撑区顶面引出至所述焊盘引出区顶面，避免了进行复杂的引线键合工艺，从而提高了工艺稳定性，进而提高了器件的良率。
本发明实施例中，所述焊盘连接结构在所述支撑区的位置具有与与所述芯片上的导电焊盘的位置相对应的第一导电凸块307，从而使得焊盘连接结构与导电焊盘的连接更加稳固，提升工艺的稳定性。
为便于电连接所述导电焊盘，并进一步提升工艺的稳定性，本发明实施例的焊盘连接结构在所述支撑区顶面设置第一导电凸块307的同时，还进一步在所述焊盘引出区顶面设置第二导电凸块308。其中，为形成导电凸块，需要在导电凸块下方形成种子层以增加导电凸块的稳定性，基于此，本发明实施例在形成种子层时，进一步以从所述支撑区延伸至所述焊盘引出区的种子层作为第一导电凸块307和第二导电凸块308之间的互连结构，从而不必再增加其他工艺形成第一导电凸块307和第二导电凸块308之间的互连结构。
其中，导电凸块可以是焊料凸块，该焊料凸块可以由铜、金、Sn-Ag合金、 Sn-Cu合金、Sn-Ag-Cu合金等形成。或者，在其他实施例中，所述导电凸块还可以为铜凸块，所述铜凸块表层覆盖有由镍层、Sn-Ag合金层、Sn-Cu合金层、 Sn-Ag-Cu合金层、钯层或银层构成的帽层(cap layer)，本领域技术人员可以在本发明公开的基础上根据实际情况进行选取。
所述种子层309可以为凸块底部金属化层(UBM)层。具体的，种子层309 可以为钛铜合金或氮化钛，或者，所述种子层309还可以为铬(Cr)、铜(Cu)、钛(Ti)、镍(Ni)或钽(Ta)中的一种或多种，当选择多种材料时，所述种子层309可以为叠层结构，需要说明的是，当选择叠层材料时，各分层之间均具有良好的物理性质匹配性，包括具有相近的热膨胀系数以及传导能力等，且相邻层间无共熔现象发生，以保证所述种子层与后续导电凸块形成牢固的物理连接。
在本发明实施例中，所述在所述支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构的过程可以包括：
参考图12，形成图形化的种子层309，所述种子层309从所述支撑区304 顶面延伸至所述焊盘引出区305顶面；
所述种子层309在所述支撑区304顶面的位置与所述芯片上的导电焊盘的位置相对应。
具体的，图形化的种子层309的形成过程可以包括：形成保形覆盖所述支撑框架的种子材料层；图形化所述种子材料层，形成从所述支撑区顶面延伸至所述焊盘引出区顶面的种子层，且所述种子层在所述支撑区顶面的位置与所述芯片上的导电焊盘的位置相对应。
具体的，可以通过溅射工艺形成种子材料层，本实施例中，可以选取钛铜合金或氮化钛作为种子材料层的材料，通过溅射工艺形成保形覆盖所述支撑框架的种子材料层。
所述图形化所述种子材料层的过程可以包括：在种子材料层上形成图形化的第三掩膜层，该第三掩膜层覆盖从所述支撑区顶面延伸至所述焊盘引出区顶面的种子材料层，其中，所述第三掩膜层在支撑区顶面覆盖的区域位置与芯片的导电焊盘位置相对应，以该第三掩膜层为掩膜，刻蚀去除其他部分的种子材料层，之后，采用剥离工艺去除所述第三掩膜层。
其中，本实施例中刻蚀种子材料层的工艺可以为湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀和干法刻蚀的结合工艺。
参考图13，在所述种子层309上形成导电凸块掩膜层310，所述导电凸块掩膜层310暴露至少部分所述支撑区顶面和所述焊盘引出区顶面的种子层309。
通过暴露至少部分所述支撑区304顶面和所述焊盘引出区305顶面的种子层309，以实现在所述支撑区304顶面和所述焊盘引出区305顶面的种子层309 上形成第一导电凸块和第二导电凸块。
其中，所述导电凸块掩膜层310可以为光刻胶层，所述光刻胶层可以为正性光刻胶，也可以为负性光刻胶，通过光刻显影工艺去除预设区域的光刻胶，以使所述光刻胶层暴露所述支撑区顶面和所述焊盘引出区顶面的种子层。
参考图14，形成覆盖所述导电凸块掩膜层310的导电凸块材料层311；
所述导电凸块材料层311用于为形成第一导电凸块和第二导电凸块提供工艺基础。
具体的，可以通过电镀工艺形成导电凸块材料层311，本实施例中，可以选取铜作为导电凸块材料层的材料，通过电镀工艺在所述种子材料层上形成导电凸块材料层311。
参考图15，去除所述导电凸块掩膜层及所述导电凸块掩膜层上的导电凸块材料层。
其中，剩余在所述支撑区顶面上的导电凸块材料层为第一导电凸块307，剩余在所述焊盘引出区顶面的导电凸块材料层为第二导电凸块308。
具体的，可以采用剥离工艺去除所述导电凸块掩膜层，其中，在去除所述导电凸块掩膜层的同时，附着在所述导电凸块掩膜层上的导电凸块材料层同时也被去除。
进一步的，为提升工艺稳定性，本发明实施例进一步在去除所述导电凸块掩膜层及所述导电凸块掩膜层上的导电凸块材料层的步骤之后，还对所述第一导电凸块和所述第二导电凸块进行热熔回流处理。
通过所述第一导电凸块307与芯片上的导电焊盘进行电连接，能够显著提高导电焊盘与所述第一导电凸块307的连接的稳定性，从而提升器件的良率。
参考图16，将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的焊盘连接结构对应相连。
其中，将所述芯片的正面倒置在所述支撑区上，使所述芯片的感光区域与所述窗口区相对，使所述芯片的导电焊盘与支撑区上的焊盘连接结构相对连接。
具体在本实施例中，将所述芯片正面倒置在所述支撑区304上，并使所述导电焊盘103与所述焊盘连接结构的第一导电凸块307对应相连。
其中，可以进一步采用热熔加压的方式，使得所述芯片的导电焊盘103与支撑区304上的第一导电凸块307固定连接。
在本实施例中，还进一步固定连接所述芯片至所述支撑框架，具体的，在所述芯片与所述支撑框架之间的缝隙填充粘接剂，以固定连接所述芯片至所述支撑框架。
在本实施例中，可以采用流体粘接剂流入所述芯片与所述支撑框架之间的空隙，并进一步通过加热或冷却的方式使得粘接剂固化，从而固定所述芯片至所述支撑框架。
参考图17，切割所述透光基板及位于所述透光基板上的支撑框架，形成多个独立的封装芯片。
具体的，在本实施例中，所述芯片为多个，所述透光基板包括多个与所述芯片一一对应的支撑框架，从而可以通过切割工艺切割所述透光基板及位于所述透光基板上的支撑框架，形成多个独立的封装芯片，以实现后续对芯片的单独封装。
具体的，可以沿图17所示的虚线进行切割，以形成独立的封装芯片。其中，为保证芯片的切割质量，本步骤在切割之前还进一步在所示透光基底200背离支撑框架的一侧设置弹性保护膜201，从而避免切割后的芯片散落造成瑕疵。
参考图18，将所述支撑框架的焊盘引出区固定至所述器件基板500的正面，并使所述焊盘引出区的焊盘连接结构与所述芯片连接电路对应相连，以形成所述芯片的封装结构。
其中，在本实施例中，所述器件基板500正面的引出焊盘502与所述焊盘引出区的第二导电凸块308对应相连，从而形成芯片与芯片连接电路501的电连接。
需要说明的是，所述器件基板500上可以包括一个芯片连接电路，也可以包括多个芯片连接电路，当包括多个芯片连接电路时，可以实现多个芯片的封装，从而同时形成多个芯片的封装结构。
在本发明实施例中，通过支撑区顶面的第一导电凸块与所述芯片的导电焊盘电连接，从而将嵌入所述焊盘引出区与所述支撑区构成的容纳空间的芯片的导电焊盘引出至支撑框架的焊盘引出区顶面的第二导电凸块，工艺稳定性好，进而形成的器件的良率也得到了提高。
在本发明的另一实施例中，还进一步在所述芯片的导电焊盘上形成第三导电凸块，以使导电焊盘上的第三导电凸块与所述支撑区上的焊盘连接结构电连接，从而进一步提升工艺稳定性，提高器件的良率。
具体的，在提供透光基板和芯片的步骤中，进一步包括在所述芯片的导电焊盘上形成第三导电凸块的过程。
所述在所述芯片的导电焊盘上形成第三导电凸块的步骤包括：
参考图19，提供芯片晶圆400。
所述芯片晶圆400的正面形成有多个芯片100，所述芯片100包括感光区域101和环绕所述感光区域101的外围区域102，所述外围区域设有导电焊盘 103，其中，所述感光区域101和位于外围区域102的导电焊盘103位于所述芯片晶圆400的正面。
其中，所述芯片晶圆400为已经完成芯片制作，但尚未切分的晶圆，所述芯片采用半导体芯片制作技术所制成。
在本实施例中，所述芯片晶圆进一步为背面已经减薄后的芯片晶圆，通过减薄芯片晶圆的背面，以减小芯片的占用空间，缩小器件的体积。
参考图20，在所述芯片晶圆400正面的导电焊盘103上形成第三导电凸块 104。
在本实施例中，可以采用形成第一导电凸块和第二导电凸块的方式形成第三导电凸块104。
具体的，可以首先形成芯片导电凸块掩膜层，所述芯片导电凸块掩膜层暴露所述芯片晶圆正面的导电焊盘，且覆盖所述芯片晶圆的其他区域，接着，形成覆盖所述芯片导电凸块掩膜层的芯片导电凸块材料层；去除所述芯片导电凸块掩膜层及所述芯片导电凸块掩膜层上的芯片导电凸块材料层，以剩余在导电焊盘上的芯片导电凸块材料层为第三导电凸块104。
其中，所述第三导电凸块104可以选取与第一导电凸块相同的材料作为芯片导电凸块材料层的材料。
进一步的，为提升工艺稳定性，本发明实施例进一步在形成第三导电凸块 104的步骤之后，还对所述第三导电凸块104进行热熔回流处理。
接着，切割所述芯片晶圆，形成多个独立的芯片。
在本发明实施例中，通过进一步在所述芯片的导电焊盘上形成第三导电凸块104，以使导电焊盘通过第三导电凸块104与所述支撑区的焊盘连接结构对应连接，从而进一步提升工艺稳定性，提高了器件的良率。
参考图18，本发明实施例还提供了一种封装结构。所述封装结构包括：
透光基板200；芯片，所述芯片的正面包括感光区域101和环绕所述感光区域101的外围区域102，所述外围区域102设有导电焊盘103；器件基板500，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路501；位于所述透光基板上的支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区，所述焊盘引出区环绕所述支撑区，所述支撑区环绕所述窗口区，所述窗口区暴露所述透光基板；从所述支撑区延伸至所述焊盘引出区的焊盘连接结构306，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块；其中，所述芯片正面倒置在所述支撑框架的支撑区上，所述导电焊盘103与所述支撑区的焊盘连接结构306对应相连；所述支撑框架的焊盘引出区与所述器件基板500的正面固定连接，所述焊盘引出区的焊盘连接结构与所述芯片连接电路501对应相连。
所述透光基板200用于与所述芯片的感光区域101相对，以保护所述芯片的感光区域101不被外界环境污染，并使光线透过透光基板200，到达所述感光区域101。
所述透光基板200可以为玻璃基板、塑料基板或蓝宝石基板，在本实施例中，以透光基板200为玻璃基板为例进行说明。
所述透光基板200的形状可以为正方形、长方形、圆形或其它任意所需形状，所述透光基板200的尺寸通常较大，以实现更多芯片的封装，降低封装成本。在本实施例中，所述透光基板200可以为直径为12英寸或8英寸的圆形。
所述芯片为具有光敏材料的芯片，本实施例中，所述芯片可以为CIS芯片，在本发明的其他实施例中，所述芯片也可以为其他具有光敏特性的芯片，本发明在此不做具体的限制。
所述芯片的光敏材料位于所述芯片的感光区域101内，以实现对外部光线的光电转换。具体的，感光区域101内可以包括感光结构(图中未示出)，所述感光结构可以包括光学透镜层、彩膜层和光电二极管等结构，所述芯片内部还可以形成有与光电二极管配合的MOS管、浮置扩散区、放大电路和相应的互连结构等，这些半导体器件和结构一方面与感光结构电连接，以对感光结构产生的光电信号进行处理，另一方面与芯片的导电焊盘103电连接，以通过所述导电焊盘103实现与芯片外部电路的电连接。
可以理解的是，随着芯片集成技术的发展，芯片内部集成的器件和结构越来越多，对应的导电焊盘103也越来越多，从而使得对导电焊盘103进行电连接的工艺复杂度越来越高。
所述器件基板500用于与所述芯片电连接，以驱动所述芯片并接收芯片的反馈的电信号。具体的，所述器件基板500的正面包括用于电连接所述导电焊盘103的芯片连接电路501，所述芯片连接电路501可以包括与芯片配合的MOS 管、电容、电感和相应的互连结构等，以实现与芯片的电连接。
在本实施例中，所述芯片连接电路501还设置有引出焊盘502，通过所述引出焊盘502实现芯片连接电路501与芯片的电连接。具体在本实施例中，所述引出焊盘502用于电连接后续步骤中形成的焊盘连接结构，通过焊盘连接结构和引出焊盘502电连接芯片连接电路501与芯片的导电焊盘103。
在本发明实施例中，所述支撑框架可以包括位于所述透光基200的焊盘引出区305和支撑区304，以及支撑区304环绕的窗口区303，所述支撑框架可以为台阶结构，所述支撑区304的顶面高于所述焊盘引出区的顶面，所述支撑区 304与所述焊盘引出区305相连。
其中，所述支撑框架的支撑区304围绕窗口区303，所述窗口区303用于将所述芯片的感光区域101暴露至所述透光基板200。
所述支撑框架的材料可以为硅。在另一些实施例中，所述支撑框架的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述支撑框架还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基底。
本实施例中，支撑框架的支撑区304与所述芯片的外围区域102相匹配，使得支撑框架的焊盘引出区305和支撑区304之间用于形成芯片的容纳空间，该部分的高度与芯片的厚度相匹配，同时，还应预留一定的高度空间，避免芯片的感光区域101与透光基板200直接接触造成器件损伤，因此，本实施例中所述支撑框架焊盘引出区305的高度大于所述芯片的厚度。具体的，所述芯片的厚度可以为50～200μm，所述支撑框架焊盘引出区305的高度可以为100～300 μm，例如，芯片的厚度为150μm，所述支撑框架焊盘引出区305的高度为200 μm。
所述焊盘连接结构306用于将所述导电焊盘103从所述支撑区引出至所述焊盘引出区。所述焊盘连接结构306在所述支撑区的位置与所述芯片上的导电焊盘103的位置相对应，具体在本实施例中，所述焊盘连接结构306在所述支撑区304的位置与所述芯片上的导电焊盘103的位置相对应。
本发明实施例的焊盘连接结构306包括位于所述支撑区顶面的第一导电凸块307、位于所述焊盘引出区顶面的第二导电凸块308，和，电连接所述第一导电凸块和第二导电凸块的种子层309。
第一导电凸块307和第二导电凸块308位于所述种子层309上，第一导电凸块307和第二导电凸块308可以是焊料凸块，该焊料凸块可以由铜、金、Sn-Ag 合金、Sn-Cu合金、Sn-Ag-Cu合金等形成。或者，在其他实施例中，所述焊料凸块还可以为铜凸块，所述铜凸块表层覆盖有由镍层、Sn-Ag合金层、Sn-Cu 合金层、Sn-Ag-Cu合金层、钯层或银层构成的帽层(caplayer)，本领域技术人员可以在本发明公开的基础上根据实际情况进行选取。
所述种子层309从所述支撑区304顶面延伸至所述焊盘引出区305顶面，且所述种子层309在所述支撑区304顶面的位置与所述芯片上的导电焊盘的位置相对应，所述种子层309可以为凸块底部金属化层(UBM)层。具体的，种子层309可以为钛铜合金或氮化钛，或者，所述种子层309还可以为铬(Cr)、铜(Cu)、钛(Ti)、镍(Ni)或钽(Ta)中的一种或多种，当选择多种材料时，所述种子层309可以为叠层结构，需要说明的是，当选择叠层材料时，各分层之间均具有良好的物理性质匹配性，包括具有相近的热膨胀系数以及传导能力等，且相邻层间无共熔现象发生，以保证所述种子层与后续导电凸块形成牢固的物理连接。
在本实施例中，所述芯片正面倒置在所述支撑框架的支撑区304上，并嵌入所述支撑区304与所述焊盘引出区305之间的容纳空间中，并使所述导电焊盘103与所述支撑区304的第一导电凸块307对应相连。
在本发明实施例中，为进一步提升器件的稳定性，还在所述芯片的导电焊盘103上设置第三导电凸块104，以使导电焊盘103上的第三导电凸块与所述支撑区304上的第一导电凸块307稳定连接，从而进一步提升器件的稳定性。
在本实施例中，所述芯片与所述支撑框架之间的缝隙还填充有粘接剂，以固定连接所述芯片至所述支撑框架。
在本实施例中，所述器件基板500正面的引出焊盘502与所述焊盘引出区的第二导电凸块308对应相连，从而形成芯片与芯片连接电路501的电连接。
需要说明的是，所述器件基板500上可以包括一个芯片连接电路，也可以包括多个芯片连接电路，当包括多个芯片连接电路时，可以实现多个芯片的封装，从而同时形成多个芯片的封装结构。
需要说明的是，所述封装结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述封装结构及其形成方法的具体描述，可互相参考，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种封装方法，其特征在于，包括：
提供透光基板、芯片和器件基板，所述芯片的正面包括感光区域和环绕所述感光区域的外围区域，所述外围区域设有导电焊盘，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路；
在所述透光基板上形成支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区，所述焊盘引出区环绕所述支撑区，所述支撑区环绕所述窗口区，所述窗口区暴露所述透光基板，所述支撑区用于支撑所述芯片；
在所述支撑框架上形成从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置具有与所述芯片上的导电焊盘的位置相对应的第一导电凸块；
将所述芯片正面倒置在所述支撑框架的支撑区上，并使所述导电焊盘与所述支撑区的第一导电凸块对应相连；
将所述支撑框架的焊盘引出区固定至所述器件基板的正面，并使所述焊盘引出区的焊盘连接结构与所述芯片连接电路对应相连，以形成所述芯片的封装结构。
2.如权利要求1所述的封装方法，其特征在于，所述芯片为多个，所述透光基板包括多个与所述芯片一一对应的支撑框架；将所述芯片正面倒置在所述支撑框架的支撑区上的步骤之后，所述将所述支撑框架的焊盘引出区固定至所述器件基板的正面之前，还包括：
切割所述透光基板及位于所述透光基板上的支撑框架，形成多个独立的封装芯片。
3.如权利要求1所述的封装方法，其特征在于，所述支撑框架为台阶结构，所述支撑区的顶面高于所述焊盘引出区的顶面。
4.如权利要求3所述的封装方法，其特征在于，所述第一导电凸块位于所述支撑区顶面的第一导电凸块；所述焊盘连接结构还包括位于所述焊盘引出区顶面的第二导电凸块，所述第一导电凸块和第二导电凸块通过从所述支撑区延伸至所述焊盘引出区的种子层电连接。
5.如权利要求4所述的封装方法，其特征在于，所述在所述支撑框架上形成从所述支撑区连接至所述焊盘引出区的焊盘连接结构，包括：
形成图形化的种子层，所述种子层从所述支撑区顶面延伸至所述焊盘引出区顶面；
在所述种子层上形成导电凸块掩膜层，所述导电凸块掩膜层暴露所述支撑区顶面和所述焊盘引出区顶面的种子层；
形成覆盖所述导电凸块掩膜层的导电凸块材料层；
去除所述导电凸块掩膜层及所述导电凸块掩膜层上的导电凸块材料层，剩余在所述支撑区顶面上的导电凸块材料层为第一导电凸块，剩余在所述焊盘引出区顶面的导电凸块材料层为第二导电凸块。
6.如权利要求5所述的封装方法，其特征在于，所述去除所述导电凸块掩膜层及所述导电凸块掩膜层上的导电凸块材料层的步骤之后，还包括对所述第一导电凸块和所述第二导电凸块进行热熔回流处理。
7.如权利要求5所述的封装方法，其特征在于，采用电镀工艺在所述种子材料层上形成导电凸块材料层。
8.如权利要求5所述的封装方法，其特征在于，所述种子层的材料为钛铜合金或氮化钛，所述导电凸块材料层为铜或金。
9.如权利要求2至4任一项所述的封装方法，其特征在于，所述提供透光基板、芯片和器件基板的步骤中，还包括，在所述芯片的导电焊盘上形成第三导电凸块。
10.如权利要求9所述的封装方法，其特征在于，所述在所述芯片的导电焊盘上形成第三导电凸块的步骤包括：
提供芯片晶圆，所述芯片晶圆的正面形成有多个芯片，所述芯片包括感光区域和位于感光区域外围的导电焊盘，其中，所述感光区域和位于感光区域外围的导电焊盘位于所述芯片晶圆的正面；
在所述芯片晶圆的正面的导电焊盘上形成第三导电凸块；
切割所述芯片晶圆，形成多个独立的芯片。
11.如权利要求9所述的封装方法，其特征在于，所述使所述导电焊盘与所述支撑区的第一导电凸块对应相连，具体为：
使所述导电焊盘上的第三导电凸块与所述支撑区上的第一导电凸块对应相连。
12.如权利要求3所述的封装方法，其特征在于，所述在所述透光基板上形成支撑框架，包括：
提供载片基底；
在所述载片基底上形成初始凹槽，所述初始凹槽的开口尺寸与所述芯片的感光区域的尺寸相匹配；
将所述载片基底具有初始凹槽的一侧固定在所述透光基板上；
减薄所述载片基底背向所述初始凹槽的一侧，直至露出所述初始凹槽，其中，剩余的载片基底为初始支撑框架；
去除环绕所述初始凹槽的预设区域内的部分厚度的初始支撑框架，形成环绕所述初始凹槽的支撑区，在远离透光基板的方向上，所述支撑区的顶面低于所述初始支撑框架的顶面，其中，所述支撑区与所述芯片的外围区域的尺寸相匹配，剩余的初始支撑框架为焊盘引出区。
13.如权利要求12所述的封装方法，其特征在于，采用干法刻蚀工艺去除环绕所述初始凹槽的预设区域内的部分厚度的初始支撑框架。
14.如权利要求12所述的封装方法，其特征在于，去除环绕所述初始凹槽的预设区域内的初始支撑框架的厚度大于或等于所述芯片的厚度。
15.如权利要求1所述的封装方法，其特征在于，所述将所述芯片正面倒置在所述支撑框架的支撑区上的步骤之后，还包括：
在所述芯片与所述支撑框架之间的缝隙填充粘接剂，以固定连接所述芯片至所述支撑框架。
16.一种封装结构，其特征在于，包括：
透光基板；
芯片，所述芯片的正面包括感光区域和环绕所述感光区域的外围区域，所述外围区域设有导电焊盘；
器件基板，所述器件基板的正面包括用于电连接所述导电焊盘的芯片连接电路；
位于所述透光基板上的支撑框架，所述支撑框架包括支撑区、焊盘引出区和窗口区，所述焊盘引出区环绕所述支撑区，所述支撑区环绕所述窗口区，所述窗口区暴露所述透光基板；
从所述支撑区延伸至所述焊盘引出区的焊盘连接结构，所述焊盘连接结构在所述支撑区的位置包括与所述芯片上的导电焊盘的位置相对应的第一导电凸块；
其中，所述芯片正面倒置在所述支撑框架的支撑区上，所述导电焊盘与所述支撑区的焊盘连接结构对应相连；所述支撑框架的焊盘引出区与所述器件基板的正面固定连接，所述焊盘引出区的焊盘连接结构与所述芯片连接电路对应相连。
17.如权利要求16所述的封装结构，其特征在于，所述支撑框架为台阶结构，所述支撑区的顶面高于所述焊盘引出区的顶面。
18.如权利要求17所述的封装结构，其特征在于，所述第一导电凸块位于所述支撑区顶面的第一导电凸块；所述焊盘连接结构还包括位于所述焊盘引出区顶面的第二导电凸块，所述第一导电凸块和第二导电凸块通过从所述支撑区延伸至所述焊盘引出区的种子层电连接。
19.如权利要求18所述的封装结构，其特征在于，所述种子层的材料为钛铜合金或氮化钛，第一导电凸块和第二导电凸块的材料为铜或金。
20.如权利要求18所述的封装结构，其特征在于，所述芯片的导电焊盘上设有第三导电凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370878.3A CN111009542B (zh) | 2019-12-27 | 2019-12-27 | 一种封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370878.3A CN111009542B (zh) | 2019-12-27 | 2019-12-27 | 一种封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111009542A true CN111009542A (zh) | 2020-04-14 |
| CN111009542B CN111009542B (zh) | 2023-03-10 |
Family
ID=70118709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911370878.3A Active CN111009542B (zh) | 2019-12-27 | 2019-12-27 | 一种封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111009542B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022042472A1 (zh) * | 2020-08-25 | 2022-03-03 | 维沃移动通信有限公司 | 芯片封装模组及电子设备 |
| CN115000105A (zh) * | 2022-05-27 | 2022-09-02 | 长电科技管理有限公司 | 可透光的芯片封装结构及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117817A (zh) * | 2010-01-05 | 2011-07-06 | 昆山鸿荣电子有限公司 | 影像感测芯片的超薄式封装结构及其封装方法 |
| CN105448946A (zh) * | 2016-01-02 | 2016-03-30 | 北京工业大学 | 一种影像传感芯片封装结构与实现工艺 |
| CN106024823A (zh) * | 2016-07-29 | 2016-10-12 | 格科微电子（上海）有限公司 | Cmos图像传感器的封装方法 |
| CN107230684A (zh) * | 2017-06-28 | 2017-10-03 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级影像传感芯片的封装结构及其制造方法 |
| CN109638031A (zh) * | 2018-12-18 | 2019-04-16 | 华进半导体封装先导技术研发中心有限公司 | 一种高像素cis晶圆级扇出型封装结构及其制造方法 |
-
2019
- 2019-12-27 CN CN201911370878.3A patent/CN111009542B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117817A (zh) * | 2010-01-05 | 2011-07-06 | 昆山鸿荣电子有限公司 | 影像感测芯片的超薄式封装结构及其封装方法 |
| CN105448946A (zh) * | 2016-01-02 | 2016-03-30 | 北京工业大学 | 一种影像传感芯片封装结构与实现工艺 |
| CN106024823A (zh) * | 2016-07-29 | 2016-10-12 | 格科微电子（上海）有限公司 | Cmos图像传感器的封装方法 |
| CN107230684A (zh) * | 2017-06-28 | 2017-10-03 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级影像传感芯片的封装结构及其制造方法 |
| CN109638031A (zh) * | 2018-12-18 | 2019-04-16 | 华进半导体封装先导技术研发中心有限公司 | 一种高像素cis晶圆级扇出型封装结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022042472A1 (zh) * | 2020-08-25 | 2022-03-03 | 维沃移动通信有限公司 | 芯片封装模组及电子设备 |
| CN115000105A (zh) * | 2022-05-27 | 2022-09-02 | 长电科技管理有限公司 | 可透光的芯片封装结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111009542B (zh) | 2023-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134794B2 (en) | Image sensor chip sidewall interconnection | |
| US9214592B2 (en) | Method of making interposer package for CMOS image sensor | |
| US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| JP5078725B2 (ja) | 半導体装置 | |
| TWI508235B (zh) | 晶片封裝體及其製作方法 | |
| US9293630B2 (en) | Semiconductor package and method of forming semiconductor package | |
| CN111199984B (zh) | 摄像组件及其封装方法、镜头模组、电子设备 | |
| US20160190353A1 (en) | Photosensitive module and method for forming the same | |
| US9966400B2 (en) | Photosensitive module and method for forming the same | |
| JP2004088082A (ja) | 固体撮像装置およびその製造方法 | |
| JP2012094882A (ja) | ウェハーレベルのイメージセンサモジュールの製造方法 | |
| TW202013760A (zh) | 影像感測器封裝及其製造方法 | |
| US20090289318A1 (en) | Electronics device package and fabrication method thereof | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| US20200161356A1 (en) | Camera assembly and packaging method, lens module and electronic device | |
| WO2020103210A1 (zh) | 摄像组件及其封装方法、镜头模组、电子设备 | |
| CN111009542B (zh) | 一种封装方法及封装结构 | |
| CN111199986B (zh) | 摄像组件及其封装方法、镜头模组、电子设备 | |
| JP2004063786A (ja) | 固体撮像装置およびその製造方法 | |
| KR20210080718A (ko) | 반도체 패키지 | |
| JP2004063757A (ja) | 固体撮像装置およびその製造方法 | |
| US9978788B2 (en) | Photosensitive module and method for forming the same | |
| CN100446229C (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |