KR101547091B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101547091B1
KR101547091B1 KR1020150092374A KR20150092374A KR101547091B1 KR 101547091 B1 KR101547091 B1 KR 101547091B1 KR 1020150092374 A KR1020150092374 A KR 1020150092374A KR 20150092374 A KR20150092374 A KR 20150092374A KR 101547091 B1 KR101547091 B1 KR 101547091B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
back surface
area
mark
image sensor
Prior art date
Application number
KR1020150092374A
Other languages
English (en)
Other versions
KR20150082164A (ko
Inventor
요시후미 사카모토
Original Assignee
라피스 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라피스 세미컨덕터 가부시키가이샤 filed Critical 라피스 세미컨덕터 가부시키가이샤
Publication of KR20150082164A publication Critical patent/KR20150082164A/ko
Application granted granted Critical
Publication of KR101547091B1 publication Critical patent/KR101547091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(과제) W-CSP 와 같은 패키지 사이즈가 반도체 칩과 대략 동일한 반도체 장치에 있어서, 보다 넓은 날인 에어리어를 확보할 수 있는 반도체 장치의 구성을 제공하는 것을 목적으로 한다.
(해결 수단) 반도체 기판에는, 그 이면에서 표면 전극에 이르는 복수의 관통 전극과, 반도체 기판의 이면에 형성되어 관통 전극에 접속하는 이면 배선망과, 이면 배선망을 덮는 절연막을 갖는다. 반도체 기판의 이면에는 날인 마크를 갖는 날인 에어리어가 형성되어 있다. 날인 에어리어는 그 외연이 날인 마크 형성면의 면방향에 있어서 이면 배선망으로부터 이간되고, 또한 반도체 기판의 주연부에 배치되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로서, 특히 웨이퍼 레벨 칩 사이즈 패키지 (W-CSP) 구조를 갖는 반도체 장치에 관한 것이다.
최근의 카메라 장착 휴대 전화나 디지털 카메라로 대표되는 정보 기기는 소형화, 고밀도, 고기능화가 현저하게 진전되고 있다. 이들 기기에 탑재되는 CCD 나 CMOS 등의 촬상 소자의 소형화를 달성하는 기술로서 칩 사이즈와 동일한 패키지를 실현하는 웨이퍼 레벨 칩 사이즈 패키지 (이하 W-CSP 라고 칭한다) 가 알려져 있다.
W-CSP 는 웨이퍼 상태에서 모든 조립 공정을 완료시키는 새로운 컨셉의 패키지이다. W-CSP 는 FBGA (Fine Pitch Ball Grid Array) 와 동일하게, 패키지의 이면에 격자형으로 단자가 배열된 외형 형상을 갖고, 패키지 사이즈는 칩 사이즈와 대략 동일하다.
도 1 에 W-CSP 기술을 사용하여 제조된 이미지 센서 (30) 의 단면 구조를 나타낸다. 실리콘 등으로 이루어지는 이미지 센서 칩 (4) 의 표면에는 수광부 (3) 가 형성되어 있다. 수광부 (3) 는 매트릭스형으로 배치된 포토 다이오드와 전하 결합 소자 (CCD) 에 의해 구성된다. 수광부 (3) 의 표면에는 마이크로 렌즈 어레이 (3a) 가 적층된다. 이미지 센서 칩 (4) 의 표면에는 수광부 (3) 에 전기적으로 접속된 본딩 패드 (9) 가 형성된다. 본딩 패드 (9) 의 각각에는, 이미지 센서 칩 (4) 을 관통하고, 하면에 이르는 관통 전극 (10) 이 전기적으로 접속된다. 관통 전극 (10) 과 실리콘 칩 사이에는 양자 사이를 절연하는 절연막 (11) 이 형성되어 있다. 이미지 센서 칩의 이면에는 반사 방지막 (23) 이 형성되고, 그 개구부에 있어서 관통 전극 (10) 에 접속하는 이면 배선 (13) 이 형성된다. 땜납 범프 (12) 는, 이미지 센서 칩 (4) 의 이면측에 있어서 이면 배선 (13) 에 전기적으로 접속된다. 이미지 센서 (30) 의 실장 기판에 대한 실장은 이 땜납 범프 (12) 을 리플로우 (reflow) 함으로써 행해진다. 이미지 센서 칩 (4) 상에는, 공극을 사이에 두고 커버 글래스 (6) 가 형성된다. 이미지 센서 칩 상의 공극은 수광부 (3) 의 외주를 둘러싸도록 형성된 스페이서 (5) 에 의해 형성된다. 스페이서 (5) 와 커버 글래스 (6) 의 접합은 접착제 (20) 에 의해 행해진다.
이와 같이, 이미지 센서를 W-CSP 로 구성함으로써, 장치의 소형화, 경량화를 실현할 수 있을 뿐만 아니라, 클린 룸 내에서 플립 칩 본더를 사용하는 고가의 개별 실장 방식에 따르지 않고, 일반적인 일괄 리플로우에 의해 실장 기판에 대한 실장이 가능해진다.
특허 문헌 1 : 일본 공개특허공보 제2007-184680호
특허 문헌 2 : 일본 공개특허공보 제2006-73852호
일반적으로, 반도체 장치의 제조 공정에 있어서는, 패키지의 표면 또는 이면에 품명이나 제조 시기, 제조 로트 및 특성 등을 나타내는 문자, 숫자 및 기호 등을 레이저를 사용하여 묘화(描畵)하는 레이저 날인이 행해지고 있다. 레이저 날인에 의해 형성되는 날인 마크는 반도체 장치를 실장 기판에 실장할 때에 이종 부품의 혼입 방지를 위한 인식 마크나, 마운터로 마운트할 때의 위치 인식 마크로서 사용되고, 또, 문제가 발생했을 경우에 제조 이력의 추적 등에 사용된다. 그러나, 패키지 사이즈를 가능한 한 축소하는 것을 목적으로 하는 W-CSP 에 있어서는, 레이저 날인에 의한 폐해가 염려된다.
즉, W-CSP 에 있어서는, 날인면으로부터 반도체 칩 표면까지의 거리가 매우 짧기 때문에, 날인 마크의 형성에 의해 이면 배선이 노출되거나 레이저의 열에 의해 이면 배선이 용융되어 절연 불량에 이를 우려가 있다. 또, 이미지 센서와 동일한 수광부를 갖는 것에 있어서는, 수광 영역에 날인 마크를 형성할 수 없다. 이와 같이, W-CSP 에서는, 그 패키지의 특징에 기인하여 레이저 날인에 의해 날인 마크를 형성할 수 있는 영역이 매우 한정되어 있어, 날인 에어리어를 추출하는 것은 용이하지 않았다.
본 발명은 상기한 점을 감안하여 이루어진 것으로서, W-CSP 와 같은 패키지 사이즈가 반도체 칩과 대략 동일한 반도체 장치에 있어서 보다 넓은 날인 에어리어를 확보할 수 있는 반도체 장치의 구성을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치는, 직사각형의 반도체 기판과, 상기 반도체 기판의 표면에 형성된 복수의 표면 전극과, 상기 반도체 기판의 내부에 있어서 상기 반도체 기판의 이면으로부터 상기 표면 전극의 각각에 이르는 복수의 관통공과, 상기 관통공의 각각의 내벽을 덮는 도전체와, 상기 반도체 기판의 이면에 형성되어 상기 도전체에 접속된 이면 배선망과, 상기 이면 배선망을 덮는 절연막과, 상기 절연막 상에 형성된 날인 마크를 갖는 날인 에어리어를 포함하는 반도체 장치로서, 상기 날인 에어리어의 외연(外緣)이 상기 날인 마크 형성면에 평행한 방향에 있어서 상기 이면 배선망으로부터 이간(離間)되고, 또한 상기 반도체 기판의 외연에 일치하고 있는 것을 특징으로 하고 있다.
도 1 은 종래의 W-CSP 구조를 갖는 이미지 센서의 단면 구조도.
도 2 는 본 발명의 실시예인 이미지 센서의 단면 구조도.
도 3 은 본 발명의 실시예인 이미지 센서의 단면 구조도.
도 4 는 본 발명의 실시예인 이미지 센서의 이면측의 평면도.
도 5 는 날인 에어리어의 배치와 날인 에어리어의 면적을 비교한 도면.
도 6 은 본 발명의 실시예인 이미지 센서의 제조 공정을 나타내는 단면도.
도 7 은 본 발명의 실시예인 이미지 센서의 제조 공정을 나타내는 단면도.
도 8 은 본 발명의 다른 실시예인 이미지 센서의 단면도.
도 9 의 (a) 는 본 발명의 다른 실시예에 관련된 이미지 센서의 날인 에어리어를 나타내는 평면도, 도 (b) 는 (a) 에 있어서의 9b-9b 선단면을 따른 단면도.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다. 또한, 이하에 나타내는 도면에 있어서, 실질적으로 동일 또는 등가인 구성 요소 또는 부분에는 동일한 참조부호를 부여하고 있다.
(제 1 실시예)
도 2 는 본 발명의 제 1 실시예인 W-CSP 구조를 갖는 이미지 센서 (1) 의 단면 구조도이다. 실리콘 단결정으로 이루어지는 반도체 기판 (100) 은 이미지 센서 (1) 의 본체를 구성하고, 그 표면에 CMOS 회로 혹은 CCD 등의 수광 소자 (140) 가 형성되어 있다. 반도체 기판 (100) 상에는, 다수의 수광 소자가 화소수 분(分) 만큼 형성되어 있고, 외부에 형성되는 렌즈 등의 광학계에 의해 촬상 대상으로부터 발해진 광이 수광 소자 (140) 의 수광면에 결상(結像)되도록 되어 있다. 수광 소자 (140) 는 수광한 광의 강도에 따른 광전 변환 신호를 검지 출력 신호로서 출력한다. 그리고, 각 수광 소자의 위치와 검지 출력 신호로부터 화상 데이터가 생성된다.
반도체 기판 (100) 의 표면에는 예를 들어 알루미늄 등의 금속으로 이루어지는 표면 전극 (110) 이 형성되고, 이 표면 전극 (110) 을 통하여 검지 출력 신호의 송수신이나 바이어스 전압의 입력이 행해진다. 반도체 기판 (100) 의 표면에는, 표면 전극 (110) 의 형성 부분에 개구를 갖는 폴리이미드 등으로 이루어지는 패시베이션막 (112) 이 형성되어 있어, 반도체 기판 (100) 의 표면을 보호하고 있다.
반도체 기판 (100) 에는, 그 이면측으로부터 표면 전극 (110) 에 이르는 관통공 (120) 이 형성되어 있다. 관통공 (120) 의 내벽 표면은 구리 등의 도전막으로 덮여 있고, 이로써 관통 전극 (105a) 이 구성된다. 관통 전극 (105a) 은 관통공 (120) 의 저면에 있어서 표면 전극 (110) 에 전기적으로 접속된다. 반도체 기판 (100) 의 이면측에는 관통 전극 (105a) 에 전기적으로 접속된 이면 배선 (105b) 이 신장되어 있다. 관통공 (105a) 의 측벽 및 반도체 기판 (100) 의 이면은 절연막 (111) 으로 덮여 있고, 이로써 관통 전극 (105a) 및 이면 배선 (105b) 과 반도체 기판 (100) 은 절연된다. 반도체 기판 (100) 의 이면은 솔더 레지스트 등의 절연막 (106) 에 의해 덮여 있어, 이면측의 절연성이 확보되어 있다. 이면 배선 (105b) 의 종단부에는, 절연막 (106) 에 형성된 개구부를 통하여 땜납 범프 (108) 가 형성되어 있다. 땜납 범프 (108) 는 이면 배선 (105b) 및 관통 전극 (105a) 을 경유하여 표면 전극 (110) 에 전기적으로 접속되게 되고, 따라서, 반도체 기판 (100) 의 이면측으로부터 검지 출력 신호를 꺼내거나 바이어스 전압의 공급이 가능해진다. 땜납 범프 (108) 는 이미지 센서 (1) 를 실장하는 실장 기판과의 접합부를 구성한다.
반도체 기판 (100) 상에는, 광 투과성을 갖는 접착층 (101) 이 형성된다. 또한, 광 투과성 접착층을 형성하는 대신에 이 영역에 공극을 형성하는 것으로 해도 된다. 접착층 (101) 상에는 광 투과성을 갖는 유리 기판 (102) 이 형성된다. 유리 기판 (102) 상에는, 이미지 센서 (1) 의 제조 공정에 있어서 유리 기판 (102) 의 표면에 흠집가 생기지 않도록 보호 필름 (150) 이 부착되어 있다. 또한, 보호 필름 (150) 은 오로지 유리 기판 (102) 의 보호를 목적으로 하는 것으로서, 이미지 센서 (1) 가 실장 기판에 실장되기 전에 박리된다.
이미지 센서 (1) 의 이면측, 즉 땜납 범프 (108) 가 형성되어 있는 면에는, 품명이나 제조 시기 및 특성 등을 표시하는 문자, 숫자 및 기호 등으로 이루어지는 날인 마크 (200) 가 형성된다. 날인 마크 (200) 는 이미지 센서 (1) 의 이면을 덮는 절연막 (106) 상에 레이저 날인 방식에 의해 형성된다. 날인 마크 (200) 는 레이저 날인 장치로부터 조사되는 레이저의 파워에 의해 날인 마크 형성면에 홈을 새김으로써 형성된다. 따라서, 이면 배선 (105b) 상에 레이저 날인을 실시하면, 예를 들어 제조 편차에 의해 절연막 (106) 의 막두께가 얇아졌을 경우나, 레이저 날인 장치의 레이저 출력이 높아졌을 경우에, 날인 마크의 홈이 이면 배선 (105b) 에까지 달해, 그 결과, 이면 배선이 노출되어 절연성을 확보할 수 없게 될 우려가 있다. 따라서, 이면 배선 상에는, 날인 마크를 형성하지 않는 것으로 하고 있다.
또, 레이저 날인에 있어서는 레이저에 의한 열의 영향도 고려할 필요가 있기 때문에, 날인 마크 형성면에서 이면 배선 (105b) 까지의 깊이 방향의 거리뿐만이 아니라, 날인 마크 형성면에 평행한 방향의 거리도 확보할 필요가 있다. 즉, 날인 마크 (200) 의 외연은 바로 옆의 이면 배선 (105b) 이나 땜납 범프 (108) 의 형성 위치로부터 날인 형성면에 평행한 방향으로 적어도 거리 L 만큼 이간된 위치에 배치된다. 또한, 도 3 에 나타내는 바와 같이, 이면 배선이 다층 배선으로 되어 있는 경우에는, 상층의 배선 (105c) 상에는, 날인 마크를 형성하지 않는다.
도 4 에, 이미지 센서 (1) 를 이면측으로부터 바라본 평면도를 나타낸다. 이미지 센서 (1) 는 제조 프로세스의 최종 공정에 있어서 다이싱되고, 도 4 에 나타내는 바와 같이 칩 상태로 개편화(個片化)된다. 이미지 센서 (1) 의 이면은 절연막 (106) 에 덮여 있고, 그 개구부에 매트릭스형으로 배치된 복수의 땜납 범프 (108) 이 형성되어 있다. 또한, 도 4 에 있어서는, 절연막 (106) 의 하층에 형성되어 있는 관통 전극 (105a) 및 이면 배선 (105b) 이 나타나 있다. 관통 전극 (105a) 은 개편화된 이미지 센서 (1) 의 주연부를 따라 배치된다. 각 관통 전극 (105a) 에는 이면 배선 (105b) 이 접속하고, 각 이면 배선 (105b) 은 각각 땜납 범프 (108) 의 형성 위치까지 신장되어 있다. 각 땜납 범프 (108) 은 이면 배선 (105b) 의 종단부에 접속된다. 각 땜납 범프 (108) 으로부터 관통 전극 (105a) 사이를 연결하는 이면 배선 (105b) 의 각각은 다른 이면 배선과 서로 근접하지 않도록 적당한 스페이스를 확보한 배선 패턴이 형성되어 있다.
이와 같이, 이미지 센서 (1) 의 이면에는, 복수의 범프가 형성되어 있고, 또 표면으로부터 매우 얕은 위치에 이면 배선망이 존재하기 때문에, 필요한 범프수를 확보하면서 이미지 센서 (1) 의 이면측에 날인 에어리어를 확보하기 위해서는, 범프의 배열 형태나 이면 배선의 회선을 돌려서 감는 것에 대해 연구할 필요가 있다.
본 실시예에서는, 이미지 센서 (1) 의 이면에 있어서 도 4 의 파선으로 둘러싸인 날인 에어리어 (300) 가 확보되어 있다. 날인 에어리어 (300) 내에는 제품명, 제조 시기, 제조 로트 등을 나타내는 문자, 숫자 및 기호 등으로 이루어지는 날인 마크 (200) 가 형성된다. 본 실시예에 있어서 형성되는 날인 마크의 크기는 땜납 범프 (108) 의 피치와 동일한 정도이거나 또는 그 이상의 것이 상정된다.
날인 에어리어 (300) 는 상기한 바와 같이 이면 배선의 형성 영역의 상방에는 배치되지 않고, 또, 레이저에 의한 열이 인접하는 땜납 범프이나 이면 배선에 악영향을 미치지 않도록 날인 에어리어 (300) 의 외연은 측근의 땜납 범프이나 이면 배선의 형성 위치로부터 날인 형성면에 평행한 방향으로 적어도 거리 L 만큼 이간시킬 필요가 있기 때문에, 도면 중 사선으로 나타내는 영역은 날인 에어리어에서 제외된다. 예를 들어, 절연막 (106) 의 막두께의 편차나, 레이저 날인 장치의 레이저 파워의 편차 등을 고려하여, 이것들이 워스트 케이스 (worst case) 가 되었을 경우라도 레이저 날인에 의한 열 등의 영향이 이면 배선이나 땜납 범프에 이르지 않도록 거리 L 이 결정된다.
이와 같이, 날인 에어리어의 확보가 용이하지 않은 상황 하에서, 가능한 한 날인 에어리어의 확대를 도모하기 위해서, 본 발명의 반도체 장치는 도 4 에 나타내는 바와 같이 날인 에어리어 (300) 를 이미지 센서 (1) 의 주연부에 배치시키고 있다. 바꿔 말하면, 날인 에어리어의 외연이 개변화된 이미지 센서 칩의 외연과 일치하도록 날인 에어리어를 배치시킨다. 날인 에어리어 (300) 를 칩 주연부에 배치 함으로써, 패키지 사이즈를 확대하거나 땜납 범프이나 이면 배선의 삭감을 수반하지 않고 이미지 센서 (1) 의 중앙부에 날인 에어리어를 배치하는 경우와 비교하여 날인 에어리어를 확대시킬 수 있다.
도 5(a) 는 날인 에어리어 (300a) 를 이미지 센서 (1) 의 이면측 중앙부에 배치한 경우를 나타내고 있다. 즉, 이 경우, 날인 에어리어 (300a) 는 그 주위가 땜납 범프 (108) 에 둘러싸인 상태가 된다. 상기한 바와 같이, 날인 에어리어 (300a) 의 외연을 땜납 범프 (108) 의 형성 위치로부터 날인 형성면에 평행한 방향으로 거리 L 만큼 이간시킬 필요가 있기 때문에, 도면 중 사선으로 나타내는 영역은 날인 에어리어에서 제외된다. 즉, 날인 에어리어를 칩 중앙부에 배치시키는 경우에는, 날인 에어리어의 외연을 구성하는 4 변 모두를 땜납 범프 (108) 의 형성 위치로부터 거리 L 만큼 후퇴시킬 필요가 있다. 그 결과, 충분한 날인 스페이스를 확보할 수 없게 되어, 소정 문자 크기로, 소정 문자수의 날인 마크를 날인 에어리어 (300a) 에 형성할 수 없는 경우가 있다.
도 5(b) 는 날인 에어리어 (300b) 를 이미지 센서 (1) 의 주연부에 배치한 경우를 예시하고 있다. 동 도면에 나타내는 예에 있어서는, 날인 에어리어 (300b) 는 이미지 센서 (1) 의 좌측 단부에 배치된다. 이 경우, 날인 에어리어 (300b) 의 좌방에는 땜납 범프이나 이면 배선이 존재하지 않고, 날인 에어리어 (300b) 의 좌측 단부에 대해서는, 도 5(a) 에 나타내는 경우와 같이 거리 L 만큼 후퇴시킬 필요가 없다. 그 결과, 날인 에어리어 (300b) 의 좌단부를 칩 좌단부에까지 확장시키는 것이 가능해져, 날인 에어리어 (300b) 의 면적을 도 5(a) 에 나타내는 경우에 있어서의 날인 에어리어 (300a) 의 면적보다 확대시키는 것이 가능해진다.
도 5(d) 에 날인 에어리어 (300a) 와 날인 에어리어 (300b) 를 중첩하여 표시함으로써, 양자의 면적을 비교한 도면을 나타낸다. 동 도면의 사선 부분이 확대된만큼의 면적이다. 이와 같이, 날인 에어리어를 칩 주연부에 배치시킴으로써, 패키지 사이즈의 확대나, 땜납 범프이나 이면 배선의 삭감을 수반하지 않고, 날인 에어리어를 확대시키는 것이 가능해진다. 또한, 확대분의 영역은 날인 에어리어에 충당할 수 있는 것 이외에, 땜납 범프이나 이면 배선의 형성 영역에 충당하는 것으로 해도 된다.
도 5(c) 는 날인 에어리어 (300c) 를 칩 코너부에 배치한 경우를 예시하고 있다. 동 도면의 예에 있어서는, 날인 에어리어 (300c) 는 이미지 센서 (1) 의 좌하 코너부에 배치된다. 이 경우, 날인 에어리어 (300c) 의 좌방 및 하방에는 땜납 범프이나 이면 배선이 존재하지 않고, 날인 에어리어 (300c) 의 좌단부 및 하단부 에 대해서는, 도 5(a) 에 나타내는 경우와 같이 거리 L 만큼 후퇴시킬 필요가 없다. 그 결과, 날인 에어리어 (300c) 의 좌단부 및 하단부를 각각, 칩 좌측 단부 및 하단부에까지 확장시키는 것이 가능해져, 날인 에어리어 (300c) 의 면적을 도 5(a) 에 나타내는 경우에 있어서의 날인 에어리어 (300a) 의 면적보다 확대시키는 것이 가능해진다. 또, 이 경우, 도 5(b) 에 나타내는 경우에 있어서의 날인 에어리어 (300b) 의 면적보다 더욱 확대시키는 것이 가능해진다.
도 5(d) 에 날인 에어리어 (300a) 와 날인 에어리어 (300c) 를 중첩시켜 표시함으로써, 양자의 면적을 비교한 도면을 나타낸다. 동 도면의 사선 부분이 확대시킨 만큼의 면적이다. 이와 같이, 날인 에어리어 (300c) 를 칩 주연부 중에서, 특히 코너부에 배치시킴으로써, 패키지 사이즈의 확대나, 땜납 범프이나 이면 배선의 삭감을 수반하지 않고 날인 에어리어를 더욱 확대시킬 수 있게 된다. 확대분의 영역은 날인 에어리어에 충당할 수 있는 것 이외에, 땜납 범프이나 이면 배선의 형성 영역에 충당할 수도 있다.
다음으로, 상기 구성을 갖는 이미지 센서 (1) 의 제조 방법에 대해 도 6 의 (a) ∼ (e) 및 도 7 의 (f) ∼ (i) 에 나타내는 제조 공정도를 참조하면서 설명한다.
먼저, CMOS 회로나 CCD 등의 수광 소자의 형성 공정, 표면 전극 형성 공정, 그 밖에 이미지 센서로서 필요한 구성 부분이 형성된 실리콘 단결정 등으로 이루어지는 반도체 기판 (100) 을 준비한다 (도 6(a)).
한편, 표면에 보호 필름 (150) 을 부착시킨 유리 기판 (102) 을 준비한다. 보호 필름 (150) 은 유리 기판 (102) 이 제조 공정에서 손상되지 않도록 보호하기 위해서 형성되는 것이고, 유리 기판 (102) 의 상면을 전체면에 걸쳐서 피복하듯이 부착한다. 다음으로, 반도체 기판 (100) 의 수광 소자 형성면에 투명 접착제 (101) 를 도포하고, 반도체 기판 (100) 과 유리 기판 (102) 을 부착시킨다 (도 6(b)).
다음으로, 반도체 기판 (100) 의 두께가 소정치가 되도록 반도체 기판 (100) 의 이면을 연삭한다 (도 6(c)).
다음으로, 반도체 기판 (100) 의 이면측에 표면 전극 (도시 생략) 의 형성 위치에 대응하는 부분에 개구부를 갖는 포토마스크를 형성한 후, 포토마스크의 개구 부분에 노출된 반도체 기판 (100) 을 에칭하고, 관통 전극을 형성하기 위한 관통공 (104) 을 형성한다. 관통공 (104) 은 반도체 기판 (100) 의 표면에 형성되어 있는 표면 전극 (도시 생략) 에 달할 때까지 에칭된다 (도 6(d)).
다음으로, CVD 법에 의해, 관통공 (104) 의 내벽과 반도체 기판 (100) 의 이면을 덮도록 SiO2 등으로 이루어지는 절연막 (111) 을 퇴적시킨다. 그 후, 관통공 (104) 의 저면에 퇴적되어 있는 절연막 (104) 을 에칭하고, 관통공 (104) 의 내부에 있어서 표면 전극 (도시 생략) 을 노출시킨다. 다음으로, CVD 법에 의해 TiN 등으로 이루어지는 배리어 메탈층, 구리 (Cu) 로 이루어지는 도금 시드층을 관통공 (104) 의 측벽 및 저면과, 반도체 기판 (100) 의 이면에 순차적으로 퇴적시킨 후, 도금 시드층에 전극을 장착하여 전해 도금법에 의해 관통공 (104) 의 내벽에 구리 (Cu) 로 이루어지는 관통 전극 (105a) 을 형성함과 함께, 반도체 기판 (100) 의 이면의 절연막 (111) 상에 이면 배선 (105b) 을 형성한다. 그 후, 이면 배선 (105b) 에 대해서는 에칭에 의해 패터닝을 실시하여, 원하는 배선 패턴을 형성한다. 관통 전극 (105a) 은 관통공 (104) 의 저면에 있어서 표면 전극 (도시 생략) 에 전기적으로 접속된다 (도 6(e)).
다음으로, 이면 배선 (105b) 이 형성된 반도체 기판 (100) 의 이면 전체를 덮듯이, 광 경화성 에폭시 수지로 이루어지는 솔더 레지스트를 약 30um 정도의 두께로 도포하고, 건조시킨 후, 소정의 포토마스크를 개재하여 노광 부분을 광 경화시킨다. 그 후, 솔더 레지스트의 미노광 부분을 선택적으로 제거함으로써, 땜납 범프 형성 위치에 개구부 (107) 를 갖는 절연막 (106) 을 형성한다 (도 7(f)).
다음으로, 전계 도금법 등에 의해, 절연막 (106) 의 개구부 (107) 로부터 노출되어 있는 이면 배선 (105b) 에 전기적으로 접속된 땜납 범프 (108) 을 형성한다 (도 7(g)).
다음으로, 칩 상태로 개편화하기 전에 절연막 (106) 상에 레이저 날인 장치를 사용하여 날인 마크를 형성한다. 날인 마크는 도 4 에 나타내는 바와 같이 칩 주연부에 확보된 날인 에어리어 (300) 내에 형성된다. 레이저 날인에 의한 날인 깊이는 레이저 파워로 관리되고 있다. 날인 에어리어 (300) 는 날인 장치의 레이저 파워의 편차나, 절연막 (106) 의 편차를 고려하여, 이것들이 워스트 케이스가 되었을 경우에서도, 레이저 날인에 의한 열 등의 영향이 이면 배선이나 땜납 범프에 이르지 않도록 날인 에어리어 (300) 의 외연은 이면 배선 (105b) 이나 땜납 범프 (108) 으로부터 날인 형성면에 평행한 방향에 있어서 소정 거리 L 만큼 이간된 위치에 배치된다 (도 7(h)).
다음으로, 유리 기판 (102) 에 부착된 보호 필름 (150) 을 벗기고, 유리 기판 (102) 측을 웨이퍼 테이프 (300) 에 부착하여, 다이싱함으로써 이미지 센서 (1) 를 칩 상태로 개편화한다 (도 7(i)). 이상의 각 공정을 거쳐 본 발명의 이미지 센서 (1) 가 완성된다.
(제 2 실시예)
도 8 은 본 발명의 제 2 실시예인 W-CSP 구조를 갖는 이미지 센서 (2) 의 단면 구조도이다. 이미지 센서 (2) 는 날인 마크 (200) 가 반도체 기판 (100) 의 이면측이 아니고, 유리 기판 (102) 에 부착된 보호 필름 (150) 상에 형성되는 점 에 있어서 제 1 실시예에 관련된 이미지 센서 (1) 와 상이하다. 즉, 이미지 센서 (2) 의 보호 필름 (150) 의 바로 아래에는, 날인 마크의 형성을 피해야 할 이면 배선이 존재하지 않고, 또, 보호 필름 (150) 은 이미지 센서가 실장 기판에 실장되기 전에 박리되기 때문에, 사용시에 있어서 날인 마크가 수광의 방해가 되지 않아, 그 전체면을 날인 에어리어로 할 수 있다. 또한, 통상적으로, 보호 필름 (150) 은 다이싱 전에 박리되는 것이 일반적이지만, 보호 필름을 부착한 채로, 웨이퍼 상태 혹은 개편화된 칩 상태에서 출시되는 경우도 있을 수 있다. 사용자에 있어서는 보호 필름 (150) 을 박리하기 전에 보호 필름 (150) 상에 형성된 날인 마크 (200) 를 실장 기판에 실장할 때 위치 인식 마크나 방향 인식 마크로서 사용할 수 있다.
보호 필름 (150) 의 특성이나 막두께 등에 따라서는, 보호 필름 (150) 상에 레이저 날인을 실시함으로써 바로 아래의 유리 기판 (102) 에 흠집 등이 발생할 우려가 있는 경우에는, 이것이 장애물이 되어 수광 소자로부터 적정한 검지 출력 신호 를 얻을 수 없게 되는 경우가 있다. 이와 같은 경우에서는, 예를 들어, 도 9 의 (a) 및 (b) 에 나타내는 바와 같이 수광 소자 (140) 에 의해 수광되는 수광 에어리어 (400) 를 피하여 날인 마크를 형성하는 것이 바람직하다. 도 9(a) 는 이미지 센서 (2) 를 상면측으로부터 바라본 평면도이며, 도 9(b) 는 도 9(a) 에 있어서의 9b-9b 선 단면도이다. 즉, 수광 에어리어 (400) 는 예를 들어 이미지 센서 (2) 의 중앙부에 배치되고, 수광 에어리어 (400) 를 둘러싸는 외주 영역이 날인 에어리어 (300) 가 된다. 이와 같이, 수광 에어리어 (400) 를 피하여 날인 에어리어 (300) 를 배치함으로써, 이미지 센서로서의 기능을 저해하지 않고 보호 필름에 대한 날인이 가능해진다.
이와 같이 수광 에어리어의 주연부를 날인 에어리어 (300) 로 하는 경우에는, 유리 기판 (102) 에 직접 날인 마크를 형성하는 것으로 해도 된다. 이 경우에서도, 이미지 센서로서의 기능은 저해되지 않고, 또한 실장 후도 날인 마크를 남길 수 있다.
또, 제 1 실시예에서 나타내는 바와 같이 이미지 센서의 이면측에 날인 마크를 형성하는 경우라도, 본 실시예에서 나타내는 바와 같이 보호 필름이나 유리 기판 상에도 추가로 날인 마크를 형성하는 것으로 해도 된다.
또, 상기 각 실시예에 있어서는, 이미지 센서에 본 발명을 적용한 경우를 예로 설명했으나, 이것에 한정되지 않고, 반도체 장치로서의 기능은 다른 것이어도 된다.
1 : 이미지 센서
100 : 반도체 기판
102 : 유리 기판
105a : 관통 전극
105b : 이면 배선
108 : 땜납 범프
110 : 표면 전극
111 : 절연막
150 : 보호 필름
200 : 날인 마크
300 : 날인 에어리어

Claims (4)

  1. 직사각형의 반도체 기판과,
    상기 반도체 기판의 표면에 형성된 복수의 표면 전극과,
    상기 반도체 기판의 내부에 있어서 상기 반도체 기판의 이면으로부터 상기 표면 전극의 각각에 이르는 복수의 관통공과,
    상기 관통공의 각각의 내벽을 덮는 도전체와,
    상기 반도체 기판의 이면에 형성되어 상기 도전체에 접속된 이면 배선망과,
    상기 이면 배선망을 덮는 절연막과,
    상기 이면 배선망에 접속된 외부 전극과,
    상기 절연막 상에 형성되는 제 1 날인 마크와,
    상기 반도체 기판 상에 형성된 투명 기판과,
    상기 투명 기판의 전체면에 부착된 보호 필름과,
    상기 보호 필름 상에 형성된 제 2 날인 마크를 구비한 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 기판은 그 표면에 수광 소자를 갖고,
    상기 제 2 날인 마크는, 상기 보호 필름 상의 상기 수광 소자에 의해 수광되어야 할 촬상 대상으로부터의 광이 투과하는 수광 에어리어 이외의 영역에 배치되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 수광 에어리어는, 상기 보호 필름 상의 중앙부에 배치되고,
    상기 제 2 날인 마크는, 상기 보호 필름 상의 상기 수광 에어리어를 둘러싸는 외주 영역에 배치되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 날인 마크는, 상기 이면 배선망의 상방을 피해서 상기 절연막 상에 형성되는 것을 특징으로 하는 반도체 장치.
KR1020150092374A 2008-04-22 2015-06-29 반도체 장치 KR101547091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008111087A JP5078725B2 (ja) 2008-04-22 2008-04-22 半導体装置
JPJP-P-2008-111087 2008-04-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125027A Division KR20090111750A (ko) 2008-04-22 2008-12-10 반도체 장치

Publications (2)

Publication Number Publication Date
KR20150082164A KR20150082164A (ko) 2015-07-15
KR101547091B1 true KR101547091B1 (ko) 2015-08-24

Family

ID=41283442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092374A KR101547091B1 (ko) 2008-04-22 2015-06-29 반도체 장치

Country Status (4)

Country Link
US (2) US20090289319A1 (ko)
JP (1) JP5078725B2 (ko)
KR (1) KR101547091B1 (ko)
CN (3) CN101567350B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890268B2 (en) * 2010-02-26 2014-11-18 Yu-Lung Huang Chip package and fabrication method thereof
CN102201376B (zh) * 2010-03-22 2015-10-14 精材科技股份有限公司 封装用的光学盖板、影像感测件封装体及其制作方法
JP5703730B2 (ja) * 2010-12-13 2015-04-22 富士通株式会社 赤外線撮像装置
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
US9170222B2 (en) 2012-05-11 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9316603B2 (en) 2012-05-11 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9666730B2 (en) * 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
JP2016171149A (ja) 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR102564805B1 (ko) * 2016-04-25 2023-08-10 에스케이하이닉스 주식회사 외부 및 내부 어드레스 마커들을 가진 이미지 센서
CN107634019A (zh) * 2017-09-27 2018-01-26 江苏凯尔生物识别科技有限公司 一种薄膜冲压装置以及芯片喷码工艺
US10574025B2 (en) * 2018-01-26 2020-02-25 Lightwave Logic Inc. Hermetic capsule and method for a monolithic photonic integrated circuit
CN108693189A (zh) * 2018-04-02 2018-10-23 中国工程物理研究院激光聚变研究中心 大口径熔石英光学元件基准标识的构建方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142186A (ja) 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006012952A (ja) * 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006073852A (ja) 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284932A (ja) * 1985-06-11 1986-12-15 Nec Yamagata Ltd 半導体製造用樹脂封入金型
JPH07321146A (ja) * 1994-05-25 1995-12-08 Fuji Xerox Co Ltd ワイヤーボンディング用認識マークの配置方法
US5734155A (en) * 1995-06-07 1998-03-31 Lsi Logic Corporation Photo-sensitive semiconductor integrated circuit substrate and systems containing the same
US5937270A (en) * 1996-01-24 1999-08-10 Micron Electronics, Inc. Method of efficiently laser marking singulated semiconductor devices
CA2375365A1 (en) * 1999-05-27 2001-02-15 Patterning Technologies Limited Method of forming a masking pattern on a surface
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP3878868B2 (ja) * 2002-03-01 2007-02-07 シャープ株式会社 ＧａＮ系レーザ素子
JP2004056061A (ja) * 2002-05-27 2004-02-19 Kyocera Corp 撮像素子収納用パッケージ
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
TWI247409B (en) * 2004-05-13 2006-01-11 Via Tech Inc Flip chip package and process thereof
JP4471213B2 (ja) * 2004-12-28 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2006190879A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007180200A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 識別マークの読取方法及び識別マークの読取装置
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
TW200733336A (en) * 2006-02-17 2007-09-01 Advanced Semiconductor Eng Ball grid array package structure with identification marks and substrate thereof
TW200739851A (en) * 2006-04-12 2007-10-16 Advanced Semiconductor Eng Chip package structure and process thereof
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
US7884472B2 (en) * 2008-03-20 2011-02-08 Powertech Technology Inc. Semiconductor package having substrate ID code and its fabricating method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142186A (ja) 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006012952A (ja) * 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006073852A (ja) 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
CN101567350A (zh) 2009-10-28
US20090289319A1 (en) 2009-11-26
CN104952852A (zh) 2015-09-30
CN104882437A (zh) 2015-09-02
KR20150082164A (ko) 2015-07-15
JP2009266862A (ja) 2009-11-12
JP5078725B2 (ja) 2012-11-21
CN101567350B (zh) 2016-06-15
CN104952852B (zh) 2018-06-12
US20140103528A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
KR101547091B1 (ko) 반도체 장치
US9373653B2 (en) Stepped package for image sensor
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US8536672B2 (en) Image sensor package and fabrication method thereof
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
US20090212381A1 (en) Wafer level packages for rear-face illuminated solid state image sensors
EP2802005B1 (en) Semiconductor device and method for manufacturing same
US20100053407A1 (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
JP2010040672A (ja) 半導体装置およびその製造方法
US20060043514A1 (en) Semiconductor device with simplified constitution
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
US10566369B2 (en) Image sensor with processor package
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
CN111276503B (zh) 一种光学器件的扇出型封装方法及光学器件
CN211480029U (zh) 一种图像传感器
US20230290710A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic apparatus
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
KR20090111750A (ko) 반도체 장치
CN111341796A (zh) 一种图像传感器的扇出型封装方法
CN112909035A (zh) 光学装置的扇出晶圆级封装和相关方法
JP2010199422A (ja) センサーチップ及びその製造方法。

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 4