JP2016171149A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016171149A
JP2016171149A JP2015048889A JP2015048889A JP2016171149A JP 2016171149 A JP2016171149 A JP 2016171149A JP 2015048889 A JP2015048889 A JP 2015048889A JP 2015048889 A JP2015048889 A JP 2015048889A JP 2016171149 A JP2016171149 A JP 2016171149A
Authority
JP
Japan
Prior art keywords
substrate
identification mark
semiconductor device
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015048889A
Other languages
English (en)
Inventor
拓馬 鈴木
Takuma Suzuki
拓馬 鈴木
博文 藤澤
Hirobumi Fujisawa
博文 藤澤
努 白川
Tsutomu Shirakawa
努 白川
佐野　賢也
Kenya Sano
賢也 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015048889A priority Critical patent/JP2016171149A/ja
Priority to US14/840,850 priority patent/US9799608B2/en
Priority to TW104129061A priority patent/TWI604592B/zh
Priority to CN201510556151.XA priority patent/CN105977182A/zh
Publication of JP2016171149A publication Critical patent/JP2016171149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

【課題】デバイス不良の低減を可能とする半導体装置を提供する。
【解決手段】実施形態の半導体装置は、常圧で液相がない材料の単結晶の基板と、上記基板に設けられ、非晶質の上記材料の領域、又は、ストイキオメトリから外れた上記材料の領域を有する識別マークと、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体チップの製造情報等を事後的に確認するために、半導体チップに識別マーク（トレーサビリティＩＤ）を付与する場合がある。例えば、半導体チップの素子領域以外のスペースにレーザ光で識別マークを刻印する。しかし、レーザ光で識別マークを形成する際に発生するデブリ又はダストが素子領域上に飛散し、半導体チップのデバイス不良の原因となる恐れがある。
特開２０１０−６７８１５号公報
本発明が解決しようとする課題は、デバイス不良の低減を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、常圧で液相がない材料の単結晶の基板と、前記基板に設けられ、非晶質の前記材料の領域、又は、ストイキオメトリから外れた前記材料の領域を有する識別マークと、を備える。
第１の実施形態の半導体装置の模式図。 第１の実施形態の変形例の識別マークの断面図。 第２の実施形態の半導体装置の模式図。 実施例及び比較例の観察結果を示す図。 実施例及び比較例の識別マークの写真。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
（第１の実施形態）
本実施形態の半導体装置は、常圧で液相がない材料の単結晶の基板と、基板に設けられ、非晶質の上記材料の領域、又は、ストイキオメトリから外れた上記材料の領域を有する識別マークと、を備える。
図１は、本実施形態の半導体装置の模式図である。図１（ａ）は、本実施形態の半導体装置の斜視図である。図１（ｂ）は、本実施形態の識別マークの上面図である。図１（ｃ）は、本実施形態の識別マークの断面図である。図１（ｃ）は、図１（ｂ）のＡＡ’断面図である。本実施形態の半導体装置は、ＳｉＣ基板を用いたショットキーバリアダイオード（ＳＢＤ）である。
ＳＢＤ１００は、半導体基板（基板）１０、アノード電極１２、カソード電極（図示せず）、識別マーク１４を備える。ＳＢＤ１００は個片化された半導体チップである。
半導体基板１０は、常圧で液相がない材料の単結晶の基板である。半導体基板１０の材料は、例えば、ＳｉＣ（炭化珪素）である。常圧で液相がない材料としては、ＳｉＣの他にも、ＧａＮ（窒化ガリウム）、ダイヤモンド、サファイア等が挙げられる。
半導体基板１０は、表面、裏面及び側面を有する。半導体基板１０の表面にアノード電極１２が設けられる。半導体基板１０の裏面にカソード電極が設けられる。アノード電極１２と、カソード電極の間の、半導体基板１０に素子領域が形成されている。
識別マーク１４は、半導体基板１０の表面の、素子領域以外の領域に設けられる。識別マーク１４は、図１（ｂ）、図１（ｃ）に示すように領域１４ａを備える。領域１４ａにより、例えば、文字列が形成される。なお、領域１４ａにより、１次元や２次元のバーコードが形成されても構わない。
領域１４ａは、例えば、非晶質のＳｉＣである。領域１４ａは、例えば、単結晶のＳｉＣが非晶質化した領域である。
また、領域１４ａは、例えば、ストイキオメトリから外れたＳｉＣである。領域１４ａは、例えば、ＳｉＣの組成が変調した領域である。例えば、ＳｉＣのシリコン／炭素組成比（Ｓｉ／Ｃ組成比）が、１未満の領域である。
領域１４ａでは、非晶質、又は、ストイキオメトリから外れていることにより、乱反射が生じる。したがって、識別マーク１４の光学的な視認性が得られる。
識別マーク１４の表面の最大高さ（Ｒｚ）は１００ｎｍ以下である。識別マーク１４の表面の最大高さ（Ｒｚ）は５０ｎｍ以下であることが望ましい。
なお、最大高さ（Ｒｚ）とは、粗さ曲線の最大山高さと最大谷深さとの和である。言いかえれば表面の凹凸の最大の高低差である。本明細書では、最大高さ（Ｒｚ）をナノメートル（ｎｍ）で表す。
本実施形態のＳＢＤ１００の製造方法は、常圧で液相がない材料の単結晶の基板に上記材料のバンドギャップよりもエネルギーが大きいレーザー光を照射して、基板を非晶質化、又は、基板の組成を変調することにより識別マークを形成する。
まず、ＳＢＤ１００の素子領域を公知の製造方法により製造する。その後、半導体基板１０の表面に、識別マーク１４を形成する。
識別マーク１４は、半導体基板１０の表面に、半導体基板１０の材料のバンドギャップよりもエネルギーが大きいレーザー光を照射して形成される。レーザー光を照射することにより、半導体基板１０を非晶質化するか、又は、半導体基板１０の組成を変調することにより、領域１４ａを形成する。
レーザー光は、パルスレーザであることが望ましい。レーザー光は、フェムト秒レーザであることが望ましい。
半導体基板１０のバンドギャップよりもエネルギーが大きいレーザー光を照射することで、半導体基板１０の分子間結合を直接切断し、非晶質化、又は、組成の変調を行うことが可能となる。レーザ光のエネルギーはレーザ光の波長で特定できる。
半導体基板１０がＳｉＣの場合には、例えば、レーザ光としてＹＡＧレーザの第４高調波（ＦＨＧ）を用いる。ＹＡＧレーザのＦＨＧの波長は２６６ｎｍであり、エネルギーは４．６６ｅＶである。ＳｉＣのバンドギャップは、３．２６ｅＶであるため、レーザ光のエネルギーがＳｉＣのバンドギャップエネルギーよりも大きくなる。
次に、本実施形態の作用及び効果について説明する。
レーザ光を用いて基板の表面に識別マークを形成する方法として、基板の表面をアブレーション等により掘り下げて凹凸を形成する方法がある。この方法は、ハードマーキングと称される。ハードマーキングでは、凹凸を形成する際に、昇華物によるデブリ又はダストが素子領域上に飛散する。このため、配線のショート等のデバイス不良が生ずる恐れがある。
デブリ又はダストの発生を防止するために、例えば、基板がシリコンの場合には、レーザ光の照射条件を制御して、基板の表面のみを溶融させて、凹凸を形成する方法がある。この方法はソフトマーキングと称される。ソフトマーキングは、デブリ又はダストが生じないため、半導体チップに識別マークを形成する方法として好適である。
しかし、基板がＳｉＣのように、常圧下で液相がない材料の場合、基板の表面を溶融させることが出来ない。このため、ソフトマーキングを実行することが不可能である。
本実施形態では、レーザ光の照射条件を制御することにより、半導体基板１０を非晶質化するか、又は、半導体基板１０の組成を変調することにより、領域１４ａを形成する。このため、領域１４ａの半導体基板１０は、レーザ光の照射によって昇華せず、デブリ又はダストの発生が抑制される。したがって、識別マーク１４の形成に伴うデバイス不良の発生が抑制される。
また、本実施形態の識別マーク１４は、領域１４ａが非晶質、又は、ストイキオメトリから外れていることにより、Ｘ線により識別することが可能である。したがって、例えば、ＳＢＤ１００をモールド樹脂で覆った後であっても、Ｘ線検査装置を用いて、非破壊で識別マーク１４の情報を読み取ることが可能である。
図２は、本実施形態の変形例の識別マークの断面図である。領域１４ａの半導体基板１０の表面側が、ストイキメトリを保った単結晶である点で、実施形態と異なっている。本変形例の領域１４ａは、例えば、レーザ光のフォーカス位置を、半導体基板１０の表面よりも深く設定することで形成可能である。
ＳｉＣ基板、ＧａＮ基板、ダイヤモンド基板、サファイア基板は、透明基板であるため、領域１４ａが半導体基板１０内部に形成されても視認が可能である。本変形例によれば、半導体基板１０の表面からのデブリ又はダストの発生が更に抑制される。したがって、識別マーク１４の形成に伴うデバイス不良の発生が更に抑制される。
以上、本実施形態によれば、識別マークの形成に起因するデバイス不良の低減を可能とする半導体装置およびその製造方法が実現できる。また、モールド樹脂で覆った後でも非破壊で情報を読み取ることが可能な識別マークを備えた半導体装置およびその製造方法が実現できる。
（第２の実施形態）
本実施形態の半導体装置は、基板の側面に識別マークが設けられること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図３は、本実施形態の半導体装置の模式図である。図３（ａ）は、本実施形態の半導体装置の斜視図である。図３（ｂ）は、本実施形態の識別マークの上面図である。本実施形態の半導体装置は、ＳｉＣ基板を用いたショットキーバリアダイオード（ＳＢＤ）である。
ＳＢＤ２００は、半導体基板（基板）１０、アノード電極１２、カソード電極（図示せず）、識別マーク１４を備える。ＳＢＤ２００は個片化された半導体チップである。
半導体基板１０は、表面、裏面及び側面を有する。半導体基板１０の表面にアノード電極１２が設けられる。半導体基板１０の裏面にカソード電極が設けられる。アノード電極１２と、カソード電極の間の、半導体基板１０に素子領域が形成されている。
識別マーク１４は、半導体基板１０の側面に設けられる。識別マーク１４を半導体基板１０の側面に設けることにより、半導体基板１０の表面の、識別マーク形成用の領域を削減できる。したがって、半導体基板１０の表面の素子領域の占有率を上げることが可能となる。よって、ＳＢＤ２００の微細化が可能となる。
本実施形態によれば、第１の実施形態の効果の実現に加え、微細化が可能な半導体装置が実現できる。
以下、実施例について記述する。
（実施例）
ＳｉＣ基板の表面に、レーザ光を照射し、ＳｉＣ基板を非晶質化、又は、ＳｉＣ基板の組成を変調して識別マークを形成した。レーザ光として、ＹＡＧレーザの第４高調波（ＦＨＧ）のパルスレーザを用いた。ＹＡＧレーザのＦＨＧの波長は２６６ｎｍである。
（比較例）
ＳｉＣ基板の表面に、レーザ光を照射し、アブレーションによりＳｉＣ基板表面に凹凸を設けて識別マークを形成した。実施例よりも、１パルスあたりのエネルギーを高く設定した。１パルスあたりのエネルギー以外の条件は、実施例と同様である。
図４は、実施例及び比較例の識別マークの３Ｄ測定レーザ顕微鏡による観察結果を示す図である。図４（ａ）は実施例の結果、図４（ｂ）は比較例の結果である。図４（ａ）、図４（ｂ）のそれぞれに、識別マークの写真、識別マークの光量分布、識別マークの表面高さ分布を示す。
実施例の条件では、識別マークの表面の最大高さ（Ｒｚ）は１００ｎｍ以下であった。比較例の識別マークの表面の最大高さ（Ｒｚ）は１μｍ以上であった。
図５は、実施例及び比較例の識別マークの可視光による写真である。実施例の条件で十分に光学的な視認性が得られている。
第１及び第２の実施形態では、ＳＢＤを例に説明したが、ＰＩＮダイオード、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｕｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、その他のデバイスにも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板（基板）
１４ 識別マーク
１４ａ 領域
１００ ＳＢＤ（半導体装置）
２００ ＳＢＤ（半導体装置）

Claims (8)

  1. 常圧で液相がない材料の単結晶の基板と、
    前記基板に設けられ、非晶質の前記材料の領域、又は、ストイキオメトリから外れた前記材料の領域を有する識別マークと、
    を備える半導体装置。
  2. 前記材料がＳｉＣである請求項１記載の半導体装置。
  3. 前記識別マークの表面の最大高さ（Ｒｚ）が１００ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記基板が更に素子領域を備え、前記基板が表面、裏面及び側面を有し、前記識別マークが前記表面の前記素子領域以外の領域に設けられる請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記基板が表面、裏面及び側面を備え、前記側面に前記識別マークが設けられる請求項１乃至請求項３いずれか一項記載の半導体装置。
  6. 常圧で液相がない材料の単結晶の基板に前記材料のバンドギャップよりもエネルギーが大きいレーザー光を照射して、前記基板を非晶質化、又は、前記基板の組成を変調することにより識別マークを形成する半導体装置の製造方法。
  7. 前記材料がＳｉＣである請求項６記載の半導体装置の製造方法。
  8. 前記識別マークの表面の最大高さ（Ｒｚ）が１００ｎｍ以下である請求項６又は請求項７記載の半導体装置の製造方法。
JP2015048889A 2015-03-11 2015-03-11 半導体装置およびその製造方法 Pending JP2016171149A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015048889A JP2016171149A (ja) 2015-03-11 2015-03-11 半導体装置およびその製造方法
US14/840,850 US9799608B2 (en) 2015-03-11 2015-08-31 Semiconductor device and method for manufacturing the same
TW104129061A TWI604592B (zh) 2015-03-11 2015-09-02 Semiconductor device and its manufacturing method
CN201510556151.XA CN105977182A (zh) 2015-03-11 2015-09-02 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015048889A JP2016171149A (ja) 2015-03-11 2015-03-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016171149A true JP2016171149A (ja) 2016-09-23

Family

ID=56888148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015048889A Pending JP2016171149A (ja) 2015-03-11 2015-03-11 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9799608B2 (ja)
JP (1) JP2016171149A (ja)
CN (1) CN105977182A (ja)
TW (1) TWI604592B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048402A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946153B2 (ja) * 2017-11-16 2021-10-06 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
US11562928B2 (en) * 2019-01-25 2023-01-24 Omnivision Technologies, Inc. Laser marked code pattern for representing tracing number of chip
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
CN114121898B (zh) * 2022-01-28 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250754A (ja) * 2000-03-07 2001-09-14 Komatsu Ltd 半導体ウェハとその結晶軸方位の特定方法
JP2006043717A (ja) * 2004-08-02 2006-02-16 Sumitomo Heavy Ind Ltd マーキング方法、単結晶炭化ケイ素製部材の製造方法、及び単結晶炭化ケイ素製部材
JP2006203063A (ja) * 2005-01-21 2006-08-03 Toshiba Corp 半導体基板及び半導体基板の製造方法
JP2013093493A (ja) * 2011-10-27 2013-05-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2014031306A (ja) * 2012-07-10 2014-02-20 Hitachi Metals Ltd 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114129A (ja) 1998-10-09 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
TW454238B (en) 1999-11-25 2001-09-11 Komatsu Mfg Co Ltd Form of microscopic dot mark using laser beam and marking method thereof
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
US6812477B2 (en) 2002-12-04 2004-11-02 Texas Instruments Incorporated Integrated circuit identification
TWI349973B (en) 2007-10-31 2011-10-01 Chipmos Technologies Inc Method of fabricating alignment mark for cdim package structure
JP5078725B2 (ja) 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP5522914B2 (ja) 2008-09-11 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
DE102008059756A1 (de) 2008-12-01 2010-06-10 Tesa Se Verfahren zum Markieren oder Beschriften eines Werkstücks
JP2010283070A (ja) 2009-06-03 2010-12-16 Fujikura Ltd 半導体装置の製造方法
JP2012028664A (ja) 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置の製造方法
KR101713642B1 (ko) * 2010-10-01 2017-03-08 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판 및 부품 내장 기판의 제조 방법
WO2016100560A1 (en) * 2014-12-16 2016-06-23 Deca Technologies Inc. Method of marking a semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250754A (ja) * 2000-03-07 2001-09-14 Komatsu Ltd 半導体ウェハとその結晶軸方位の特定方法
JP2006043717A (ja) * 2004-08-02 2006-02-16 Sumitomo Heavy Ind Ltd マーキング方法、単結晶炭化ケイ素製部材の製造方法、及び単結晶炭化ケイ素製部材
JP2006203063A (ja) * 2005-01-21 2006-08-03 Toshiba Corp 半導体基板及び半導体基板の製造方法
JP2013093493A (ja) * 2011-10-27 2013-05-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2014031306A (ja) * 2012-07-10 2014-02-20 Hitachi Metals Ltd 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048402A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 표시장치
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
US11217537B2 (en) 2017-10-31 2022-01-04 Lg Display Co., Ltd. Display device including identification number pattern

Also Published As

Publication number Publication date
TWI604592B (zh) 2017-11-01
US20160268212A1 (en) 2016-09-15
CN105977182A (zh) 2016-09-28
TW201633490A (zh) 2016-09-16
US9799608B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
JP2016171149A (ja) 半導体装置およびその製造方法
JP6390898B2 (ja) 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置
JP5862733B1 (ja) 半導体片の製造方法
TWI564947B (zh) 半導體元件之製造方法
KR101548397B1 (ko) 가공대상물 절단방법
JP5771391B2 (ja) レーザ加工方法
US9508655B2 (en) Method for forming identification marks on refractory material single crystal substrate, and refractory material single crystal substrate
US20110174787A1 (en) Laser dicing apparatus
JP2014041924A (ja) 加工対象物切断方法
JP2007103791A (ja) 化合物半導体素子及びその製造方法
JP2014041927A (ja) 加工対象物切断方法
JP2012089709A (ja) ワークの分割方法
CN106463372B (zh) 切割形成有金属层的半导体晶片的激光加工方法和激光加工装置
JP6318900B2 (ja) 半導体発光素子の製造方法
KR20120068693A (ko) 기판 분할 방법
JP2014041926A (ja) 加工対象物切断方法
JP2012033668A (ja) レーザ加工方法
TWI708649B (zh) 雷射加工方法及雷射加工裝置
JP2017147289A (ja) ウェーハの加工方法
JP6542630B2 (ja) レーザ加工方法及びレーザ加工装置
TW201839845A (zh) 晶圓的雷射加工方法
JP2013055139A (ja) ウエーハ及び識別マーク形成方法
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2016139642A (ja) 半導体装置
JP5884935B1 (ja) 半導体片の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180417