CN114121898B - 晶圆级芯片封装结构、封装方法和电子设备 - Google Patents

晶圆级芯片封装结构、封装方法和电子设备 Download PDF

Info

Publication number
CN114121898B
CN114121898B CN202210103622.1A CN202210103622A CN114121898B CN 114121898 B CN114121898 B CN 114121898B CN 202210103622 A CN202210103622 A CN 202210103622A CN 114121898 B CN114121898 B CN 114121898B
Authority
CN
China
Prior art keywords
chip
carrier structure
wafer
carrier
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210103622.1A
Other languages
English (en)
Other versions
CN114121898A (zh
Inventor
陈泽
张聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202210103622.1A priority Critical patent/CN114121898B/zh
Publication of CN114121898A publication Critical patent/CN114121898A/zh
Application granted granted Critical
Publication of CN114121898B publication Critical patent/CN114121898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本申请提供了一种晶圆级芯片封装结构、封装方法和电子设备，涉及半导体领域。本申请实施例提供的晶圆级芯片封装结构包括载具结构、芯片、塑封体、重新布线层和金属凸块。载具结构不仅作为产品的一部分可以令封装结构不易翘曲，而且印字标识可以设置在载具结构上，相较于现有技术中将印字标识设置在背胶膜上，这种方式设置的印字标识不容易因磨损而不清晰。可见，本申请实施例提供的晶圆级芯片封装结构不易翘曲，而且印字标识不易因磨损而被破坏，易于保持清晰。本申请提供的晶圆级芯片封装方法用于制作上述的晶圆级芯片封装结构。本申请实施例提供的电子设备包含有上述的晶圆级芯片封装结构。

Description

晶圆级芯片封装结构、封装方法和电子设备
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种晶圆级芯片封装结构、封装方法和电子设备。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装(Fan-out wafer levelpackage，FOWLP)广泛应用于半导体行业中。其主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等。现有技术中，会在封装结构上制作印字标识，但是印字标识往往设置在背胶膜上，长期使用容易因磨损导致印字标识不清楚。
发明内容
本发明的目的包括提供一种晶圆级芯片封装结构、封装方法和电子设备，其印字标识不容易因磨损而不清晰。
本发明的实施例可以这样实现：
第一方面，本发明提供一种晶圆级芯片封装结构，包括：
载具结构，载具结构具有相对的正面和背面，载具结构上设置有印字标识，印字标识在载具结构的背面一侧可视；
芯片，芯片贴设于载具结构的正面，芯片上具有金属端子，金属端子背离载具结构；
包裹芯片的塑封体，并露出芯片的金属端子；
铺设于塑封体的重新布线层，重新布线层与金属端子电连接；
电连接于重新布线层的金属凸块。
在可选的实施方式中，载具结构为透明，印字标识为设置于载具结构正面的油墨标识。
在可选的实施方式中，印字标识为形成于载具结构的沟槽，载具结构为透明，印字标识形成于载具结构的正面。
在可选的实施方式中，印字标识为形成于载具结构的沟槽；印字标识形成于载具结构的背面，或者，印字标识贯穿载具结构的正面和背面。
在可选的实施方式中，载具结构包括载板和贴片膜，贴片膜贴设于载板，芯片贴设于贴片膜的表面。
在可选的实施方式中，印字标识为形成于载具结构的沟槽，印字标识形成于载板，贴片膜覆盖印字标识。
在可选的实施方式中，载具结构的背面铺设有背胶膜。
第二方面，本申请实施例提供一种晶圆级芯片封装方法，包括：
在载具结构上制作印字标识；
在载具结构的正面贴装芯片，芯片具有金属端子的一侧背离载具结构；
制作包裹芯片的塑封体，并露出芯片的金属端子；
在塑封体上制作连接于金属端子的重新布线层；
在重新布线层上设置金属凸块。
在可选的实施方式中，在载具结构上制作印字标识的步骤，包括：在透明的载具结构上制作印字标识，印字标识形成于载具结构的正面或内部。
在可选的实施方式中，在透明的载具结构上制作印字标识的步骤，包括：
在载具结构的正面采用油墨印刷的方式形成印字标识。
在可选的实施方式中，在透明的载具结构上制作印字标识的步骤，包括：
在载具结构的正面刻槽以形成印字标识。
在可选的实施方式中，载具结构包括透明的载板和贴设于载板的贴片膜，贴片膜用于贴装芯片；在透明的载具结构上制作印字标识的步骤，包括：
在载板上刻槽以形成印字标识；
将贴片膜覆盖于载板上设置有印字标识的一面。
在可选的实施方式中，在载具结构上制作印字标识的步骤，包括：
在载具结构的背面采用刻槽的方式制作印字标识；
晶圆级芯片封装方法还包括：
在载具结构的背面贴设背胶膜。
第三方面，本申请实施例提供一种晶圆级芯片封装方法，包括：
在载具结构的正面采用刻槽的方式制作印字标识；
在载具结构的正面贴装芯片，芯片具有金属端子的一侧背离载具结构；
制作包裹芯片的塑封体，并露出芯片的金属端子；
在塑封体上制作连接于金属端子的重新布线层；
在重新布线层上设置金属凸块；
从载具结构的背面削减载具结构的厚度，以使印字标识从载具结构的背面露出；
在载具结构的背面铺设背胶膜以覆盖印字标识。
第四方面，本申请实施例提供一种电子设备，包括上述第一方面中任一实施例提供的晶圆级芯片封装结构。
本发明实施例的有益效果包括：
本申请实施例提供的晶圆级芯片封装结构包括载具结构、芯片、塑封体、重新布线层和金属凸块。载具结构不仅作为产品的一部分可以令封装结构不易翘曲，而且印字标识可以设置在载具结构上，相较于现有技术中将印字标识设置在背胶膜上，这种方式设置的印字标识不容易因磨损而不清晰。可见，本申请实施例提供的晶圆级芯片封装结构不易翘曲，而且印字标识不易因磨损而被破坏，易于保持清晰。
本申请实施例提供的晶圆级芯片封装方法用于制作上述的晶圆级芯片封装结构。本申请实施例提供的电子设备包含有上述的晶圆级芯片封装结构，因此也具有上述的有益效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请第一种实施例中晶圆级芯片封装结构的示意图；
图2为本申请一种实施例中晶圆级芯片封装方法的流程图；
图3为本申请第二种实施例中晶圆级芯片封装结构的示意图；
图4为本申请第三种实施例中晶圆级芯片封装结构的示意图；
图5为本申请第四种实施例中晶圆级芯片封装结构的示意图；
图6为本申请另一种实施例中晶圆级芯片封装方法的流程图。
图标：010-晶圆级芯片封装结构；100-载具结构；110-载板；120-贴片膜；130-印字标识；200-芯片；210-金属端子；300-塑封体；400-重新布线层；500-金属凸块；600-背贴膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
现有的扇出型晶圆级芯片封装结构中，印字标识往往制作在载具背面，采用激光打印或者油墨印刷的方式制成。印字标识漏出在表面，存在长期使用存在磨损，导致印字不清楚。而且以及现有扇出型封装技术在载具表面贴装芯片时，无识别区域，存在贴装芯片误差，导致后续布线层与芯片的金属端子接触不良等问题。
为了改善上述现有技术存在的至少一个问题，本申请实施例提供一种晶圆级芯片封装结构以及封装方法。
图1为本申请第一种实施例中晶圆级芯片封装结构010的示意图。如图1所示，本实施例提供的晶圆级芯片封装结构010，包括：
载具结构100，载具结构100具有相对的正面和背面，载具结构100上设置有印字标识130，印字标识130形成于载具结构100的正面，印字标识130在载具结构100的背面一侧可视；
芯片200，芯片200贴设于载具结构100的正面，芯片200上具有金属端子210，金属端子210背离载具结构100；
包裹芯片200的塑封体300，并露出芯片200的金属端子210；
铺设于塑封体300的重新布线层400，重新布线层400与金属端子210电连接；
电连接于重新布线层400的金属凸块500。
在本实施例中，载具结构100包括载板110和贴片膜120，贴片膜120贴设于载板110，芯片200贴设于贴片膜120的表面。贴片膜120能够使得芯片200的位置得以固定，便于后续进行晶圆级塑封，塑封工艺中芯片200不容易移位。本实施例中，印字标识130是印刷在贴片膜120上的油墨。可选的，可以令芯片200覆盖印字标识130。
在本实施例中，印字标识130形成在载具结构100的正面，被芯片200或者塑封体300覆盖，因此，需要载具结构100为透明材质。在本实施例中，载板110可以选择为玻璃、氧化硅等材料制成；贴片膜120可以选择为粘合胶、环氧树脂(Epoxy)、聚酰亚胺(PI)中的其中一种。
本实施例中，芯片200上具有预先布置好的微电路，而且芯片200上预先设置有金属端子210，金属端子210与微电路连接。在本实施例中，金属端子210是铜柱，端部从塑封体300表面露出。可以理解，金属端子210也可以在封装结构制作过程中形成的。
重新布线层400包括介电层和线路层，其中线路层与金属端子210连接，介电层覆盖线路层，并开设有开口露出部分线路层。金属凸块500设置在介电层形成的开口处，从而与线路层电连接。金属凸块500可选的材料为SnAg、SnAgCu等；介电层材料可以为氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
在本实施例中，载具结构100的背面还设置有背胶膜，从而保护封装结构的背侧。
本申请实施例提供一种晶圆级芯片封装方法，可以用于制作本申请提出的晶圆级芯片封装结构010，该封装方法包括：在载具结构上制作印字标识；在载具结构的正面贴装芯片，芯片具有金属端子的一侧背离载具结构；制作包裹芯片的塑封体，并露出芯片的金属端子；在塑封体上制作连接于金属端子的重新布线层；在重新布线层上设置金属凸块。
图2为本申请一种实施例中晶圆级芯片封装方法的流程图。该实施例提供的晶圆级芯片封装方法可用于制作图1实施例中的晶圆级芯片封装结构010。如图2所示，该晶圆级芯片封装方法包括：
步骤S100，在透明的载具结构100上制作印字标识130，印字标识130形成于载具结构100的正面或内部。
以制作图1实施例提供的晶圆级芯片封装结构010为例，本实施例中，首先在载板110上贴设贴片膜120，贴片膜120用于贴装芯片200。然后在贴片膜120上采用油墨印刷的方式形成印字标识130。
步骤S200，在载具结构100的正面贴装芯片200，芯片200具有金属端子210的一侧背离载具结构100。
步骤S300，制作包裹芯片200的塑封体300，并露出芯片200的金属端子210。
在本实施例中，金属端子210可以预先设置在芯片200上，塑封后通过研磨塑封体300的方式露出金属端子210的顶端。在可选的其他实施例中，也可以在塑封后再开槽，并露出芯片200的焊盘，通过电镀方式形成金属端子210。
步骤S400，在塑封体300上制作连接于金属端子210的重新布线层400。
在本实施例中，重新布线层400包括介电层和线路层。制作时，可以先铺设一层介电材料（可以通过物理/化学气相沉积工艺），然后在该层介电材料上通过蚀刻的方式开槽，再利用电镀工艺在槽内形成线路层。然后再旋涂第二层介电材料，通过曝光显影等手段形成图案化的开口，露出部分线路层。
步骤S500，在重新布线层400上设置金属凸块500。
本实施例中，在重新布线层400的开口处设置金属凸块500，保证金属凸块500与重新布线层400的线路层连接。
除了上述步骤外，晶圆级芯片封装方法的流程还可以包括在载具结构100的背面贴装背贴膜600以及切割等工艺。
在本申请实施例提供的晶圆级芯片封装方法中，由于印字标识130是形成在载具结构100朝向芯片200一侧的，因此，印字标识130受到载具结构100的保护，在使用过程中不会被磨损。并且，在整个制作工艺流程中，印字标识130在贴装芯片200之前就已经形成，因此印字标识130能够作为贴装芯片200的定位标识，提高芯片200的贴装精度，从而提高产品良率。
图3为本申请第二种实施例中晶圆级芯片封装结构010的示意图。如图3所示，本实施例与图1实施例中的不同之处主要在于印字标识130的形成方式不同。如图3所示，印字标识130为形成于载具结构100的沟槽，载具结构100为透明，印字标识130形成于载具结构100的正面。在图3实施例中，印字标识130形成在贴片膜120上，并不穿透贴片膜120。在可选的其他实施例中，也可以印字标识130的沟槽深度可以大于贴片膜120的厚度从而延伸到载板110上，刻掉一部分的载板110。
在封装方法上，与图1实施例中晶圆级芯片封装结构010的封装方法大体一致，不同之处在于步骤S100中，本实施例具体是在载具结构100的正面刻槽以形成印字标识130。具体可以采用激光刻划或者蚀刻的方式在载具结构100的正面形成印字标识130。印字标识130的深度可以小于贴片膜120厚度，也可以刻掉载板110的一部分，比如刻掉一半或者三分之二的厚度。
图4为本申请第三种实施例中晶圆级芯片封装结构010的示意图。如图4所示，本实施例与图3实施例中的不同之处主要在于印字标识130的形成位置和方式不同。如图4所示，印字标识130的沟槽形成在载板110上，贴片膜120覆盖印字标识130，如此使得印字标识130形成在载具结构100的内部。在制作工艺上，与前述实施例的步骤S100具体实现方式有所不同，本实施例首先在载板110上刻槽以形成印字标识130；然后将贴片膜120覆盖于载板110上设置有印字标识130的一面。可以采用真空覆膜方式贴装贴片膜120，这样使得贴片膜120的材料能够嵌入到印字标识130的沟槽内，减少气隙，增加封装结构的散热能力。
图5为本申请第四种实施例中晶圆级芯片封装结构010的示意图。如图5所示，本实施例与图3、图4实施例中的不同之处主要在于印字标识130的形成位置和方式不同。如图5所示，印字标识130同样为沟槽的形式，但是其贯穿整个载板110，从而使印字标识130表露在载具结构100的背面，载具结构100的背面所铺设的背胶膜覆盖印字标识130。在本实施例中，贴片膜120可以被贯穿，也可以不被贯穿。
图6为本申请另一种实施例中晶圆级芯片封装方法的流程图。图6实施例的晶圆级芯片封装方法可以用于制作图5实施例提供的晶圆级芯片封装结构010。具体封装方法包括：
步骤S101，在载具结构100的正面采用刻槽的方式制作印字标识130；
步骤S200，在载具结构100的正面贴装芯片200，芯片200具有金属端子210的一侧背离载具结构100；
步骤S300，制作包裹芯片200的塑封体300，并露出芯片200的金属端子210；
步骤S400，在塑封体300上制作连接于金属端子210的重新布线层400；
步骤S500，在重新布线层400上设置金属凸块500；
步骤S600，从载具结构100的背面削减载具结构100的厚度，以使印字标识130从载具结构100的背面露出；
步骤S700，在载具结构100的背面铺设背胶膜以覆盖印字标识130。
上述封装方法的流程中的步骤S200~步骤S500可以参见图2实施例的介绍，此处不再赘述。
本实施例的步骤S101中，先通过激光或者蚀刻的方式制作印字标识130，并且印字标识130深至载板110内部，但不贯穿载板110。在步骤S600中，可以通过研磨的方式削减载具结构100的厚度，以使印字标识130从载具结构100的背面露出。在步骤S700中，可以利用真空覆膜的方式，使背贴膜600的材料嵌入到印字标识130的沟槽中，如此能够减少气隙，提高芯片200的散热。
对于印字标识130表露在载具结构100背面的封装结构，可以采用图6实施例的封装方法；当然，在可选的其他实施例中，也可以将步骤S101替换为：在载具结构100的背面采用刻槽的方式制作印字标识130。如此一来印字标识130的沟槽无需完全贯穿载板110，而且可以省去图6实施例的步骤S600，不必再从载板110的背面削减载板110厚度。
上述各实施例的晶圆级芯片封装结构010和方法中，也可以不设置背贴膜600。
另外，本申请实施例还提供一种电子设备，包括上述实施例提供的晶圆级芯片封装结构010。
综上所述，本申请实施例提供的晶圆级芯片封装结构010包括载具结构100、芯片200、塑封体300、重新布线层400和金属凸块500。载具结构100不仅作为产品的一部分可以令封装结构不易翘曲，而且印字标识130可以设置在载具结构100上，相较于现有技术中设置在背胶膜上，这种方式设置的印字标识130不容易因磨损而不清晰。可见，本申请实施例提供的晶圆级芯片封装结构010不易翘曲，而且印字标识130不易因磨损而被破坏，易于保持清晰。
本申请实施例提供的晶圆级芯片封装方法用于制作上述的晶圆级芯片封装结构010。本申请实施例提供的电子设备包含有上述的晶圆级芯片封装结构010，因此也具有上述的有益效果。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种晶圆级芯片封装结构，其特征在于，包括：
载具结构，所述载具结构具有相对的正面和背面，所述载具结构上设置有印字标识，所述印字标识为形成于所述载具结构的沟槽，所述载具结构为透明，所述印字标识在所述载具结构的背面一侧可视；
芯片，所述芯片贴设于所述载具结构的正面，所述芯片覆盖所述印字标识，所述芯片上具有金属端子，所述金属端子背离所述载具结构；
包裹所述芯片的塑封体，并露出所述芯片的所述金属端子；
铺设于所述塑封体的重新布线层，所述重新布线层与所述金属端子电连接；
电连接于所述重新布线层的金属凸块。
2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述印字标识形成于所述载具结构的正面。
3.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述印字标识贯穿所述载具结构的正面和背面。
4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述载具结构包括载板和贴片膜，所述贴片膜贴设于所述载板，所述芯片贴设于所述贴片膜的表面。
5.根据权利要求4所述的晶圆级芯片封装结构，其特征在于，所述印字标识形成于所述载板，所述贴片膜覆盖所述印字标识。
6.根据权利要求1-5中任一项所述的晶圆级芯片封装结构，其特征在于，所述载具结构的背面铺设有背胶膜。
7.一种晶圆级芯片封装方法，其特征在于，包括：
在载具结构上制作印字标识，所述印字标识为形成于所述载具结构的沟槽，所述载具结构为透明；
在所述载具结构的正面贴装芯片，所述芯片覆盖所述印字标识，所述芯片具有金属端子的一侧背离所述载具结构；
制作包裹所述芯片的塑封体，并露出所述芯片的所述金属端子；
在所述塑封体上制作连接于所述金属端子的重新布线层；
在所述重新布线层上设置金属凸块。
8.根据权利要求7所述的晶圆级芯片封装方法，其特征在于，所述在载具结构上制作印字标识的步骤，包括：在透明的载具结构上制作印字标识，所述印字标识形成于所述载具结构的正面或内部。
9.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，所述在透明的载具结构上制作印字标识的步骤，包括：
在所述载具结构的正面刻槽以形成所述印字标识。
10.根据权利要求8所述的晶圆级芯片封装方法，其特征在于，所述载具结构包括透明的载板和贴设于所述载板的贴片膜，所述贴片膜用于贴装所述芯片；所述在透明的载具结构上制作印字标识的步骤，包括：
在所述载板上刻槽以形成所述印字标识；
将所述贴片膜覆盖于所述载板上设置有所述印字标识的一面。
11.根据权利要求7所述的晶圆级芯片封装方法，其特征在于，
所述晶圆级芯片封装方法还包括：
在所述载具结构的背面贴设背胶膜。
12.一种晶圆级芯片封装方法，其特征在于，包括：
在载具结构的正面采用刻槽的方式制作印字标识，所述载具结构为透明；
在所述载具结构的正面贴装芯片，所述芯片覆盖所述印字标识，所述芯片具有金属端子的一侧背离所述载具结构；
制作包裹所述芯片的塑封体，并露出所述芯片的所述金属端子；
在所述塑封体上制作连接于所述金属端子的重新布线层；
在所述重新布线层上设置金属凸块；
从所述载具结构的背面削减所述载具结构的厚度，以使所述印字标识从所述载具结构的背面露出；
在所述载具结构的背面铺设背胶膜以覆盖所述印字标识。
13.一种电子设备，其特征在于，包括权利要求1-6中任一项所述的晶圆级芯片封装结构。
CN202210103622.1A 2022-01-28 2022-01-28 晶圆级芯片封装结构、封装方法和电子设备 Active CN114121898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210103622.1A CN114121898B (zh) 2022-01-28 2022-01-28 晶圆级芯片封装结构、封装方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210103622.1A CN114121898B (zh) 2022-01-28 2022-01-28 晶圆级芯片封装结构、封装方法和电子设备

Publications (2)

Publication Number Publication Date
CN114121898A CN114121898A (zh) 2022-03-01
CN114121898B true CN114121898B (zh) 2022-07-08

Family

ID=80361830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210103622.1A Active CN114121898B (zh) 2022-01-28 2022-01-28 晶圆级芯片封装结构、封装方法和电子设备

Country Status (1)

Country Link
CN (1) CN114121898B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361025B (zh) * 2022-03-21 2022-06-03 宁波芯健半导体有限公司 一种GaN超薄芯片扇出型封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034028A (zh) * 2019-03-29 2019-07-19 上海中航光电子有限公司 芯片封装方法和芯片封装结构
CN111863774A (zh) * 2019-04-17 2020-10-30 英飞凌科技股份有限公司 包括载体上和/或中的标识符的封装

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP2005260128A (ja) * 2004-03-15 2005-09-22 Yamaha Corp 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
CN104681456B (zh) * 2015-01-27 2017-07-14 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
JP2016171149A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
CN209389028U (zh) * 2019-03-19 2019-09-13 中芯长电半导体（江阴）有限公司 半导体封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034028A (zh) * 2019-03-29 2019-07-19 上海中航光电子有限公司 芯片封装方法和芯片封装结构
CN111863774A (zh) * 2019-04-17 2020-10-30 英飞凌科技股份有限公司 包括载体上和/或中的标识符的封装

Also Published As

Publication number Publication date
CN114121898A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
US6586836B1 (en) Process for forming microelectronic packages and intermediate structures formed therewith
CN101740415B (zh) 集成电路结构及其形成方法
US6271469B1 (en) Direct build-up layer on an encapsulated die package
US7727785B2 (en) Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
US20070080434A1 (en) Semiconductor package having an interfacial adhesive layer
US8053807B2 (en) Semiconductor packages, stacked semiconductor packages, and methods of manufacturing the semiconductor packages and the stacked semiconductor packages
CN114121898B (zh) 晶圆级芯片封装结构、封装方法和电子设备
US6930392B2 (en) Electronic parts packaging structure and method of manufacturing the same
CN108428662A (zh) 在芯片制造期间处置薄晶片
WO2020103226A1 (zh) 半导体器件及其制作方法、对位标记的制作方法
EP2040294B1 (en) Method of manufacturing a semiconductor device
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
CN101752274A (zh) 半导体装置的制造方法
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
KR100895820B1 (ko) 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
US8508038B2 (en) Method for producing an integrated circuit and resulting film chip
WO2006077630A1 (ja) 半導体装置の製造方法
US20070007666A1 (en) Substrate for manufacturing semiconductor device, semiconductor device manufacturing method
US8148254B2 (en) Method of manufacturing semiconductor device
TW201717310A (zh) 半導體加工方法
CN114068312A (zh) 使用背侧掩模层的管芯可追溯性
CN114496820A (zh) 晶圆级芯片封装方法、晶圆级芯片封装结构和电子设备
US20040082103A1 (en) Semiconductor package with marking film and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant