CN110034028A - 芯片封装方法和芯片封装结构 - Google Patents

芯片封装方法和芯片封装结构 Download PDF

Info

Publication number
CN110034028A
CN110034028A CN201910250625.6A CN201910250625A CN110034028A CN 110034028 A CN110034028 A CN 110034028A CN 201910250625 A CN201910250625 A CN 201910250625A CN 110034028 A CN110034028 A CN 110034028A
Authority
CN
China
Prior art keywords
chip
organic material
molecular organic
material layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910250625.6A
Other languages
English (en)
Other versions
CN110034028B (zh
Inventor
席克瑞
秦锋
刘金娥
李小和
崔婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201910250625.6A priority Critical patent/CN110034028B/zh
Priority to US16/456,392 priority patent/US11183463B2/en
Publication of CN110034028A publication Critical patent/CN110034028A/zh
Application granted granted Critical
Publication of CN110034028B publication Critical patent/CN110034028B/zh
Priority to US17/451,621 priority patent/US11901324B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种芯片封装方法和芯片封装结构，所述芯片封装方法包括：在透明基板的第一侧涂布有机高分子材料层；在有机高分子材料层上沉积保护层；在保护层上设置多个对位部，多个对位部位于保护层背离有机高分子材料层的一侧；贴附多个芯片；设置密封层；研磨密封层以暴露金属引脚；涂布第一绝缘层；形成多个金属部；使用激光照射透明基板的第二侧、以剥离透明基板。本发明提供的芯片封装方法中，能够减少整个芯片封装的制程、提高芯片封装的效率，提高芯片对位的精度，提升整个芯片封装的可靠性，提高芯片封装的良品率。

Description

芯片封装方法和芯片封装结构
技术领域
本发明涉及显示技术领域，更具体地，涉及一种芯片封装方法和芯片封装结构。
背景技术
芯片封装，通常是指将集成电路用绝缘的塑料或陶瓷材料打包的技术，也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是将芯片与外部电路进行连接的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。
随着集成化，体积小型化进一步提高，现有技术提供了一种基于晶圆级别扇出封装技术FOWLP(Fan-Out Wafer Level Packaging)，而基于晶圆级别的封装技术效率较低、成本较高。
发明内容
有鉴于此，本发明提供了一种芯片封装方法，包括：提供透明基板，透明基板包括相对设置的第一侧和第二侧；在透明基板的第一侧涂布有机高分子材料层；在有机高分子材料层上沉积保护层；在保护层上设置多个对位部，多个对位部位于保护层背离有机高分子材料层的一侧；贴附多个芯片，芯片包括多个金属引脚；设置密封层，密封层位于保护层背离有机高分子材料层的一侧；研磨密封层以暴露金属引脚；涂布第一绝缘层，在所述第一绝缘层上形成多个第一通孔；形成多个金属部，金属部沿所述第一通孔的孔壁延伸、并与金属引脚电连接，多个金属部之间相互绝缘；使用激光照射透明基板的第二侧、以剥离透明基板。
本发明还提供一种芯片封装结构，采用本发明提供的芯片封装方法，包括：有机高分子材料层；保护层，保护层覆盖有机高分子材料层；多个对位部，多个对位部位于保护层背离有机高分子材料层的一侧；多个芯片，多个芯片与对位部同侧设置，芯片包括多个金属引脚，且金属引脚位于芯片背离有机高分子材料层的一侧；密封层，密封层位于保护层背离有机高分子材料层的一侧；多个金属部，金属部位于密封层背离有机高分子材料层的一侧、且金属部与金属引脚电连接。
本发明还提供了一种芯片封装方法，包括：提供透明基板，透明基板包括相对设置的第一侧和第二侧；在透明基板的第一侧涂布有机高分子材料层；在有机高分子材料层上沉积保护层；在保护层上形成多个金属部，且多个金属部之间相互绝缘；在保护层背离透明基板的一侧涂布第一绝缘层，在第一绝缘层上形成多个第一通孔；形成多个对位部，金属部和多个对位部之间相互绝缘；焊接芯片，芯片包括多个金属引脚，沿垂直于有机高分子材料层的方向上，金属引脚与第一通孔至少部分交叠，且金属部沿第一通孔的孔壁延伸、并与金属引脚电连接；设置密封层，密封层位于第一绝缘层背离有机高分子材料层的一侧；使用激光照射透明基板的第二侧、以剥离透明基板。
本发明还提供一种芯片封装结构，采用本发明提供的芯片封装方法，包括：有机高分子材料层；保护层，保护层覆盖有机高分子材料层；多个金属部，金属部位于保护层背离有机高分子材料层的一侧；多个对位部，多个对位部与金属部位于有机高分子材料层的同侧；多个芯片，多个芯片位于金属部背离有机高分子材料层的一侧，芯片包括多个金属引脚，金属引脚位于芯片靠近有机高分子材料层的一侧，且金属引脚与金属部电连接；密封层，密封层位于金属部背离有机高分子材料层的一侧。
与现有技术相比，本发明提供的芯片封装方法和芯片封装结构，至少实现了如下的有益效果：
本发明提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响；使用有机高分子材料层作为柔性衬底，可以直接利用现有工艺制程进行制作，不仅能够增强整个芯片封装结构的平坦性，而且有利于使用激光对透明基板进行剥离，进一步提高芯片封装的良品率与效率。
当然，实施本发明的任一产品不必特定需要同时达到以上的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的芯片封装方法的流程图；
图2-11是图1提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图12是图1提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图13是本发明实施例提供的又一种芯片封装方法的流程图；
图14是图13提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图15是本发明实施例提供的一种芯片封装结构的剖面结构示意图；
图16是本发明实施例提供的另一种芯片封装结构的剖面示意图；
图17是本发明实施例提供的又一种芯片封装结构的剖面结构示意图；
图18是本发明实施例提供的又一种芯片封装方法的流程图；
图19-28是图18提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图29是本发明实施例提供的又一种芯片封装方法的流程图；
图30是图29提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图31是本发明实施例提供的又一种芯片封装方法的流程图；
图32是图31提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图33是本发明实施例提供的又一种芯片封装方法的流程图；
图34是图33提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图35是本发明实施例提供的又一种芯片封装方法的流程图；
图36是图35提供的芯片封装方法对应的芯片封装结构的剖面结构示意图；
图37是本发明实施例提供的又一种芯片封装结构的剖面结构示意图；
图38是本发明实施例提供的又一种芯片封装结构的剖面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请参见图1-图11，图1是本发明实施例提供的芯片封装方法的流程图，图2-11是图1提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图1-11所示，本发明实施例提供一种芯片封装方法，包括：
S1：提供透明基板10，透明基板10包括相对设置的第一侧C1和第二侧C2；
S2：在透明基板10的第一侧C1涂布有机高分子材料层11；
具体的，如图1、图3所示，在透明基板10的第一侧C1涂布有机高分子材料层11。可选的，有机高分子材料层11可以是聚酰亚胺。
S3：在有机高分子材料层11上沉积保护层12；
具体的，如图1、图4所示，在有机高分子材料层11上沉积保护层12，通常情况下，由于有机高分子材料层11采用涂布等制造工艺，在有机高分子材料层11上沉积保护层12能够使得整个封装结构的平坦性更高。可选的，有机高分子材料层11和保护层12均是可透光材料。
S4：在保护层12上设置多个对位部132，多个对位部132位于保护层12背离有机高分子材料层11的一侧；
S5：贴附多个芯片14，芯片14包括多个金属引脚141；
具体的，如图1、图5-6所示，在保护层12背离玻璃基板10的一侧设置对位部132，对位部132可以提高后续各工艺制程位置对准的精度。
S6：设置密封层15，密封层15位于保护层12背离有机高分子材料层11的一侧；
具体的，如图1、图7所示，在保护层12背离玻璃基板10的一侧设置密封层15，密封层15能够隔绝水氧等外部物质进入芯片14，避免水氧等外部物质对芯片14的性能造成影响。
S7：研磨密封层15以暴露金属引脚141；
具体的，如图1、图8所示，由于密封层15将整个芯片14完全密封，因此芯片14的引脚141无法与外部电路进行连接，所以需要对密封层15进行研磨、使得金属引脚14露出来，从而可以使得金属引脚141可以与外部电路进行连接。
S8：涂布第一绝缘层16，在第一绝缘层16上形成多个第一通孔K1；
S9：形成多个金属部17，金属部17沿第一通孔K1的孔壁延伸、并与金属引脚141电连接，多个金属部17之间相互绝缘；
具体的，如图1、图9所示，在密封层15背离透明基板10的一侧涂布第一绝缘层16，第一绝缘层16不仅可以防止金属部17与其他膜层之间发生短路，还可以起到缓冲、以及使得整个芯片封装的平坦性更均一的作用。第一绝缘层16包括多个第一通孔K1，沿垂直于有机高分子材料层11的方向Z上，第一通孔K1与金属引脚141至少部分交叠，第一金属部171通过第一通孔K1与金属引脚141电连接、从而将芯片14的电信号从金属引脚141引出。
S10：使用激光L照射透明基板10的第二侧C2、以剥离透明基板10。
具体的，如图1、图10-11所示，使用激光L照射透明基板10的第二侧C2后剥离透明基板10。可选的，剥离透明基板10后，还利用激光切割等方式对整个封装结构进行切割、从而将多个同时封装的芯片14分离成单个封装完成的芯片。
本实施例提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响；使用有机高分子材料层作为柔性衬底，可以直接利用现有工艺制程进行制作，不仅能够增强整个芯片封装结构的平坦性，而且有利于使用激光对透明基板进行剥离，进一步提高芯片封装的良品率与效率。
可选的，请参见图12，图12是图1提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图1、12所示，在保护层12上设置对位部132还包括：设置总对位部131，总对位部131位于保护层12背离有机高分子材料层11的一侧。总对位部131是芯片封装的总对位标记，后续每一道工艺均可以总对位部131位标准进行位置的对准。可选的，总对位部131的材料可以是金属。可以理解的是，本实施例仅以金属为例对总对位部131的材料进行示例性说明，总对位部131也可以采用其他材料，本发明对此不作具体限制。
本实施例提供的芯片封装方法中，在保护层背离透明基板的一侧设置总对位部，能够使得后续每道工艺制程均参考同一个对位标记，从而提高芯片封装的对位的准确性，从而提高芯片封装的良品率与效率。
可选的，请继续参见图12，每个芯片14与至少两个对位部132分别抵接、且至少两个对位部132位于芯片14的不同侧。
具体的，如图12所示，在保护层12背离透明基板10的一侧设有对位部132，对位部132是芯片14专用的对位标记，在贴附芯片14时，根据对位部132的位置对芯片14进行准确贴附，能够提高芯片贴附的精度，进一步提高芯片封装的效率与良品率。可选的，对位部132的材料可以是金属。可以理解的是，本实施例仅以金属为例对对位部132的材料进行示例性说明，对位部132也可以采用其他材料，本发明对此不作具体限制。
本实施例提供的芯片封装方法中，在保护层背离透明基板的一侧设置对位部，能够提高芯片贴附的准确性、使得金属部与芯片的金属引脚准确连接，进一步提高芯片封装的良品率与效率。
可选的，请参见图13-图14，图13是本发明实施例提供的又一种芯片封装方法的流程图，图14是图13提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图13-14所示，形成多个金属部17包括：
S91：形成多个第一金属部171和形成多个第二金属部172，第一金属部171位于第一绝缘层16背离芯片14的一侧，第二金属部172位于第一金属部171背离芯片14的一侧，第一金属部171和第二金属部172之间设有第二绝缘层18，第二绝缘层18上设有多个第二通孔K2；沿垂直于有机高分子材料层11的方向Z上，第一金属部171与金属引脚141至少部分交叠，第二通孔K2与第一金属部171至少部分交叠，第二金属部172通过第二通孔K2与第一金属部171电连接。
具体的，如图13-14所示，形成金属部17包括形成第一金属部171和第二金属部172，第一金属部171和第二金属部172之间设有第二绝缘层18。第二金属部172与第一金属部171电连接，第一金属部171与金属引脚141电连接，从而能够将芯片14的电信号引出，并且沿平行于透明基板10的方向X1上，第二金属部172的宽度W3大于第一金属部171的宽度W2、第一金属部171的宽度W2大于金属引脚141的宽度W1，较宽的第二金属部172能够提供较大的接触面积，在将封装好的芯片与其他线路或者产品进行连接时能够具有更稳定更准确的电信号传输。
本实施例提供的芯片封装方法中，在与其他线路或者产品进行电连接时，设置的第二金属部能够提供较大的可接触面积，从而使得传输的电信号更稳定准确，提高了芯片封装结构的实用性。
本发明实施例还提供一种采用本发明提供的芯片封装方法的芯片封装结构，请参见图15，图15是本发明实施例提供的一种芯片封装结构的剖面结构示意图。如图15所示，芯片封装结构包括：有机高分子材料层11；保护层12，保护层12覆盖有机高分子材料层11；多个对位部132，多个对位部132位于保护层12背离有机高分子材料层11的一侧；多个芯片14，多个芯片14与对位部132同侧设置，芯片14包括多个金属引脚141，且金属引脚141位于芯片14背离有机高分子材料层11的一侧；密封层15，密封层15位于保护层12背离有机高分子材料层11的一侧；多个金属部17，金属部17位于密封层15背离有机高分子材料层11的一侧、且金属部17与金属引脚141电连接。
具体的，如图15所示，本实施例提供的芯片封装结构中，在芯片的金属引脚141的另一侧，使用有机高分子材料层11和保护层12代替了密封层15。可选的，有机高分子材料层11可以是聚酰亚胺。通常情况下，由于有机高分子材料层11采用涂布等制造工艺，在有机高分子材料层11上沉积保护层12能够使得整个封装结构的平坦性更高。可选的，有机高分子材料层11和保护层12均是可透光材料。在有机高分子材料层11上沉积保护层12后，在保护层12背离玻璃基板10的一侧设置对位部132，对位部132可以提高后续各工艺制程位置对准的精度。在保护层12背离玻璃基板10的一侧设置密封层15，可选的，密封层15采用环氧树脂模塑料(EMC)。密封层15能够隔绝水氧等外部物质进入芯片14，避免水氧等外部物质对芯片14的性能造成影响。
本实施例提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要用环氧树脂模塑料(EMC)对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响；使用有机高分子材料层作为柔性衬底，可以直接利用现有工艺制程进行制作，不仅能够增强整个芯片封装结构的平坦性，而且有利于使用激光对透明基板进行剥离，进一步提高芯片封装的良品率与效率。
可选的，请继续参见图15，每个芯片14与至少两个对位部132分别抵接、且至少两个对位部132位于芯片14的不同侧。
具体的，如图15所示，在保护层12背离透明基板10的一侧设有总对位部131和对位部132，总对位部131是芯片封装的总对位标记，后续每一道工艺均可以总对位部131位标准进行位置的对准，对位部132是芯片14专用的对位标记，在贴附芯片14时，根据对位部132的位置对芯片14进行准确贴附，能够提高芯片贴附的精度，从而使得芯片14的金属引脚141与金属部17可以准确连接，进一步提高芯片封装的效率与良品率。可选的，总对位部131和对位部132的材料可以是金属。可以理解的是，本实施例仅以金属为例对总对位部131和对位部132的材料进行示例性说明，总对位部131和对位部132也可以采用其他材料，本发明对此不作具体限制。
本实施例提供的芯片封装方法中，在保护层背离透明基板的一侧设置总对位部，能够使得后续每道工艺制程均参考同一个对位标记，从而提高芯片封装的对位的准确性，从而提高芯片封装的良品率与效率；在保护层背离透明基板的一侧设置对位部，能够提高芯片贴附的准确性、使得金属部与芯片的金属引脚准确连接，进一步提高芯片封装的良品率与效率。
可选的，请继续参见图15，保护层12的材料包括硅化物。硅化物材料的保护层12的厚度可以比较薄，从而减少芯片封装结构的厚度；并且硅化物不仅能够有效隔绝水氧，还具有较好的透光性，从而能够进一步避免在切割分离多个芯片时对芯片等膜层结构造成损坏，提高产品的良品率。
可选的，请参见图16，图16是本发明实施例提供的另一种芯片封装结构的剖面示意图。如图16所示，保护层12包括第一保护层121和第二保护层122，第一保护层121位于有机高分子材料层11的一侧，第二保护层122位于第一保护层121背离有机高分子材料层11的一侧。可选的，第一保护层121的材料包括硅化物，第二保护层122的材料包括塑料。
具体的，如图16所示，保护层12包括第一保护层121和第二保护层122，第一保护层121的材料可以是氧化硅、氮化硅等硅化物，第二保护层122的材料可以是塑料。可选的，第二保护层122可以与密封层15的材料相同。可选的，有机高分子材料层11复用为第三保护层。由于有机高分子材料层11可以采用聚酰亚胺等柔性材料，也可以起到缓冲和保护的作用
本实施例提供的芯片封装结构中，保护层12包括第一保护层121和第二保护层122，能够有效防止水氧等外部物质进入芯片封装结构的内部，提高芯片封装的可靠性，延长了芯片的使用寿命。
可选的，请继续参见图16，密封层15的材料包括塑料。可选的，密封层15采用环氧树脂模塑料(EMC)。密封层15能够隔绝水氧等外部物质进入芯片14，避免水氧等外部物质对芯片14的性能造成影响。
本实施例提供的芯片封装结构中，密封层的材料采用塑料，塑封技术成熟，能够降低封装成本，还能够有效防止水氧等外部物质进入芯片封装结构的内部，提高芯片封装的可靠性，延芯片的使用寿命。
可选的，请参见图17，图17是本发明实施例提供的又一种芯片封装结构的剖面结构示意图。如图17所示，封装结构还包括金属球19，金属球19位于金属部17背离有机高分子材料层11的一侧。
具体的，如图17所示，在金属部17背离有机高分子材料层11的一侧，设有金属球19，从而便于将封装后的芯片焊接至电路板或者其他的电子线路上，便于封装芯片的使用。
请参见图18-图28，图18是本发明实施例提供的又一种芯片封装方法的流程图，图19-28是图18提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图18-28所示，本发明实施例还提供一种芯片封装方法，包括：
S101：提供透明基板10，透明基板10包括相对设置的第一侧C1和第二侧C2；
S102：在透明基板10的第一侧C1涂布有机高分子材料层11；
具体的，如图18、图20所示，在透明基板10的第一侧C1涂布有机高分子材料层11。可选的，有机高分子材料层11可以是聚酰亚胺。
S103：在有机高分子材料层11上沉积保护层12；
具体的，如图18、图21所示，在有机高分子材料层11上沉积保护层12，通常情况下，由于有机高分子材料层11采用涂布等制造工艺，在有机高分子材料层11上沉积保护层12能够使得整个封装结构的平坦性更高。可选的，有机高分子材料层11和保护层12均是可透光材料。
S104：在保护层12上形成多个金属部17，且多个金属部17之间相互绝缘；
具体的，如图18、22所示，在保护层12背离透明基板10的一侧形成多个金属部17。
S105：在保护层12背离透明基板10的一侧涂布第一绝缘层16，在第一绝缘层16上形成多个第一通孔K1；
具体的，如图18、23所示，在金属部17背离透明基板10的一侧涂布第一绝缘层16，第一绝缘层16不仅可以防止金属部17与其他膜层之间发生短路，还可以起到缓冲、以及使得整个芯片封装的平坦性更均一的作用。可选的，金属部17背离透明基板10的一侧的面积可以大于金属引脚141的面积、以保证金属引脚141与金属部17之间有足够的接触面积。
S106：在第一绝缘层16上形成多个对位部132，金属部17和对位部132之间相互绝缘；
具体的，如图18、24所示，在第一绝缘层16背离所述透明基板10的一侧形成多个对位部132，对位部132是芯片14专用的对位标记，在贴附芯片14时，根据对位部132的位置对芯片14进行准确贴附，能够提高芯片贴附的精度，从而使得芯片14的金属引脚141与金属部17可以准确连接，进一步提高芯片封装的效率与良品率。可选的，对位部132的材料可以是金属。可以理解的是，本实施例仅以金属为例对对位部132的材料进行示例性说明，对位部132也可以采用其他材料，本发明对此不作具体限制。
S107：焊接芯片14，芯片14包括多个金属引脚141，沿垂直于有机高分子材料层11的方向Z上，金属引脚141与第一通孔K1至少部分交叠，且金属部17沿第一通孔K1的孔壁延伸、并与金属引脚141电连接；
具体的，如图18、25所示，金属部17与芯片14的金属引脚141通过第一过孔K1电连接。可选的，沿平行于透明基板10的方向X1上，金属部17靠近金属引脚141的一侧、与金属引脚141电连接的位置的宽度大于金属引脚141的宽度，从而能够保证金属部17与金属引脚141之间有足有的接触面积，保证信号传输的可靠性。
S108：设置密封层15，密封层15位于第一绝缘层16背离有机高分子材料层11的一侧；
具体的，如图18、26所示，使用密封层15对芯片14进行密封，能够隔绝水氧等外部物质进入芯片14，避免水氧等外部物质对芯片14的性能造成影响。
S109：使用激光L照射透明基板10的第二侧C2、以剥离透明基板10。
具体的，如图18、图27-28所示，使用激光L照射透明基板10的第二侧C2后剥离透明基板10。可选的，剥离透明基板10后，还利用激光切割等方式对整个封装结构进行切割、从而将多个同时封装的芯片14分离成单个封装完成的芯片。
本实施例提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响。
可选的，请参见图29-30，图29是本发明实施例提供的又一种芯片封装方法的流程图，图30是图29提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图29-30所示，封装方法还包括：
S110：在有机高分子材料层11上形成多个第三通孔K3，沿垂直于有机高分子材料层11的方向Z上，第三通孔K3与金属部17至少部分交叠；在保护层12上形成多个第四通孔K4，沿垂直于有机高分子材料层11的方向Z上，第四通孔K3与第三通孔K3重叠。
具体的，如图29-30所示，在有机高分子材料层11和保护层12上分别形成第三通孔K3和第四通孔K4，能够暴露金属部17，从而金属部17能够将芯片14的电信号引出。
本实施例提供的芯片封装方法中，在有机高分子材料层和保护层上形成通孔以暴露金属部，从而将芯片的电信号引出，工艺简单易实现；此外，有机高分子材料层和保护层还能够隔绝水氧等外部物质进入芯片封装结构，保证了封装的有效性。
可选的，请参见图31-32，图31是本发明实施例提供的又一种芯片封装方法的流程图，图32是图31提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图31-32所示，封装方法还包括：
S111：剥离有机高分子材料层11；在保护层12上形成多个第四通孔K4，沿垂直于芯片14的方向Z上，第四通孔K4与金属部17至少部分交叠。
具体的，如图31-32所示，将有机高分子材料层11整层剥离后，研磨或者采用其他制作工艺在保护层12上形成第四通孔K4、以暴露出金属部17，从而金属部17能够将芯片14的电信号引出。
本实施例提供的芯片封装方法中，保护层还能够隔绝水氧等外部物质进入芯片封装结构，保证了封装的有效性。
可选的，请参见图33-34，图33是本发明实施例提供的又一种芯片封装方法的流程图，图34是图33提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图33-34所示，封装方法还包括：
S112：剥离有机高分子材料层11和保护层12。
具体的，如图33-34所示，由于密封层15已经将整个芯片14密封，整个芯片封装结构已经具有较高的密封性。因此，可以将有机高分子材料层11和保护层12均剥离，可以减小整个密封结构的厚度、进而减小整个密封结构的体积。
可选的，请参见图35-36，图35是本发明实施例提供的又一种芯片封装方法的流程图，图36是图35提供的芯片封装方法对应的芯片封装结构的剖面结构示意图。如图35-36所示，形成多个金属部17包括：
S1041：形成多个第一金属部171和形成多个第二金属部172，第一金属部171位于有机高分子材料层11背离透明基板10的一侧，第二金属部172位于第一金属部171背离透明基板10的一侧，第一金属部171和第二金属部172之间设有第二绝缘层18，第二绝缘层18上设有多个第二通孔K2；沿垂直于有机高分子材料层11的方向Z上，第一金属部171与金属引脚141至少部分交叠，第二通孔K2与第一金属部171至少部分交叠，第二金属部172通过第二通孔K2与第一金属部171电连接。
具体的，如图35-36所示，沿平行于透明基板10的方向X1上，第一金属部171的宽度W33大于第二金属部172的宽度W22、第二金属部172的宽度W22大于金属引脚141的宽度W11，较宽的第一金属部171能够提供较大的接触面积，在将封装好的芯片与其他线路或者产品进行连接时能够具有更稳定更准确的电信号传输。
本实施例提供的芯片封装方法中，采用第一金属部和第二金属部将芯片的电信号引出，且较宽的第一金属部能够提供较大的接触面积，从而使得传输的电信号更稳定准确，提高了芯片封装结构的实用性。
请参见图37，图37是本发明实施例提供的又一种芯片封装结构的剖面结构示意图。如图37所示，本发明实施例还提供一种采用本发明提供的芯片封装方法的芯片封装结构，包括：有机高分子材料层11；保护层12，保护层12覆盖有机高分子材料层11；多个金属部17，金属部17位于保护层12背离有机高分子材料层11的一侧；多个对位部132，多个对位部132与金属部17位于有机高分子材料层11的同侧；多个芯片14，多个芯片14位于金属部171背离有机高分子材料层11的一侧，芯片14包括多个金属引脚141，金属引脚141位于芯片14靠近有机高分子材料层11的一侧，且金属引脚141与金属部17电连接；密封层15，密封层15位于金属部17背离有机高分子材料层11的一侧。
具体的，如图37所示，在透明基板10的第一侧C1涂布有机高分子材料层11。可选的，有机高分子材料层11可以是聚酰亚胺。通常情况下，由于有机高分子材料层11采用涂布等制造工艺，因此在有机高分子材料层11上沉积保护层12能够使得整个封装结构的平坦性更高。可选的，有机高分子材料层11和保护层12均是可透光材料。在保护层12背离透明基板10的一侧形成多个金属部17，在第一绝缘层16背离所述透明基板10的一侧形成多个对位部132，对位部132是芯片14专用的对位标记，在贴附芯片14时，根据对位部132的位置对芯片14进行准确贴附，能够提高芯片贴附的精度，从而使得芯片14的金属引脚141与金属部17可以准确连接，进一步提高芯片封装的效率与良品率。可选的，对位部132的材料可以是金属。可以理解的是，本实施例仅以金属为例对对位部132的材料进行示例性说明，对位部132也可以采用其他材料，本发明对此不作具体限制。密封层15对芯片14进行密封，能够隔绝水氧等外部物质进入芯片14，避免水氧等外部物质对芯片14的性能造成影响。使用激光L照射透明基板10的第二侧C2后剥离透明基板10。可选的，剥离透明基板10后，还利用激光切割等方式对整个封装结构进行切割、从而将多个同时封装的芯片14分离成单个封装完成的芯片。
本实施例提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响。
可选的，请继续参见图37，沿垂直于有机高分子材料层11的方向Z上，每个芯片14在有机高分子材料层11的正投影与至少两个对位部132在有机高分子材料层11的正投影分别抵接、且至少两个对位部132位于芯片14的不同侧。
具体的，如图37所示，对位部132是芯片14专用的对位标记，在贴附芯片14时，根据对位部132的位置对芯片14进行准确贴附，能够提高芯片贴附的精度，从而使得芯片14的金属引脚141与金属部17可以准确连接，进一步提高芯片封装的效率与良品率。
可选的，请参见图38，图38是本发明实施例提供的又一种芯片封装结构的剖面结构示意图。如图38所示，金属部17复用为对位部132。
具体的，如图38所示，金属部17背离透明基板10的一侧由于需要露出、以便能够与金属引脚141电连接从而引出芯片14的电信号，因此也可以直接利用这部分露出的金属作为对位部132。
本实施例提供的芯片封装结构中，直接利用暴露出金属部作为对位部，能够减少芯片封装的工艺程序，提高芯片封装的效率。
通过上述实施例可知，本发明提供的芯片封装方法和芯片封装结构，至少实现了如下的有益效果：
本发明提供的芯片封装方法中，直接在有机高分子材料层与保护层上设置密封层封装芯片，取下透明基板后不需要对芯片靠近透明基板的一侧进行再次封装，能够减少整个芯片封装的制程、提高芯片封装的效率；设置的对位部能够提高芯片对位的精度，提高芯片引脚与金属部对接的准确性，从而提升整个芯片封装的可靠性，提高芯片封装的良品率；在透明基板上进行后续膜层结构的堆叠与设置、并且有机高分子材料层与保护层均采用具有一定透光性的材料，能够在后续切割时避免对芯片造成损伤，进一步提升芯片封装的可靠性、提高芯片封装的良品率；有机高分子材料层、保护层和密封层三者还共同构成了整个芯片封装的密封结构，能够有效隔绝水氧等外部物质进入芯片封装结构的内部，保护芯片不受外部物质的影响；使用有机高分子材料层作为柔性衬底，可以直接利用现有工艺制程进行制作，不仅能够增强整个芯片封装结构的平坦性，而且有利于使用激光对透明基板进行剥离，进一步提高芯片封装的良品率与效率。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种芯片封装方法，其特征在于，包括：
提供透明基板，所述透明基板包括相对设置的第一侧和第二侧；
在所述透明基板的第一侧涂布有机高分子材料层；
在所述有机高分子材料层上沉积保护层；
在所述保护层上设置多个对位部，所述多个对位部位于所述保护层背离所述有机高分子材料层的一侧；
贴附多个芯片，所述芯片包括多个金属引脚；
设置密封层，所述密封层位于所述保护层背离所述有机高分子材料层的一侧；
研磨所述密封层以暴露所述金属引脚；
涂布第一绝缘层，在所述第一绝缘层上形成多个第一通孔；
形成多个金属部，所述金属部沿所述第一通孔的孔壁延伸、并与所述金属引脚电连接，所述多个金属部之间相互绝缘；
使用激光照射所述透明基板的所述第二侧、以剥离所述透明基板。
2.根据权利要求1所述的芯片封装方法，其特征在于，
每个所述芯片与至少两个所述对位部分别抵接、且至少两个所述对位部位于所述芯片的不同侧。
3.根据权利要求1所述的芯片封装方法，其特征在于，
形成多个所述金属部包括：形成多个第一金属部和形成多个第二金属部，所述第一金属部位于所述第一绝缘层背离所述芯片的一侧，所述第二金属部位于所述第一金属部背离所述芯片的一侧，所述第一金属部和所述第二金属部之间设有第二绝缘层，所述第二绝缘层上设有多个第二通孔；
沿垂直于所述有机高分子材料层的方向上，所述第一金属部与所述金属引脚至少部分交叠，所述第二通孔与所述第一金属部至少部分交叠，所述第二金属部通过所述第二通孔与所述第一金属部电连接。
4.一种采用如权利要求1-3中任一项所述芯片封装方法的芯片封装结构，其特征在于，包括：
有机高分子材料层；
保护层，所述保护层覆盖所述有机高分子材料层；
多个对位部，所述多个对位部位于所述保护层背离所述有机高分子材料层的一侧；
多个芯片，所述多个芯片与所述对位部同侧设置，所述芯片包括多个金属引脚，且所述金属引脚位于所述芯片背离所述有机高分子材料层的一侧；
密封层，所述密封层位于所述保护层背离所述有机高分子材料层的一侧；
多个金属部，所述金属部位于所述密封层背离所述有机高分子材料层的一侧、且所述金属部与所述金属引脚电连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，
每个所述芯片与至少两个所述对位部分别抵接、且至少两个所述对位部位于所述芯片的不同侧。
6.根据权利要求4所述的芯片封装结构，其特征在于，
所述保护层的材料包括硅化物。
7.根据权利要求4所述的芯片封装结构，其特征在于，
所述保护层包括第一保护层和第二保护层，所述第一保护层位于所述有机高分子材料层的一侧，所述第二保护层位于所述第一保护层背离所述有机高分子材料层的一侧。
8.根据权利要求7所述的芯片封装结构，其特征在于，
所述第一保护层的材料包括硅化物，所述第二保护层的材料包括塑料。
9.根据权利要求4所述的芯片封装结构，其特征在于，
所述密封层的材料包括塑料。
10.根据权利要求4所述的芯片封装结构，其特征在于，
所述封装结构还包括金属球，所述金属球位于所述金属部背离所述有机高分子材料层的一侧。
11.一种芯片封装方法，其特征在于，包括：
提供透明基板，所述透明基板包括相对设置的第一侧和第二侧；
在所述透明基板的第一侧涂布有机高分子材料层；
在所述有机高分子材料层上沉积保护层；
在所述保护层上形成多个金属部，且所述多个金属部之间相互绝缘；
在所述保护层背离所述透明基板的一侧涂布第一绝缘层，在所述第一绝缘层上形成多个第一通孔；
在所述第一绝缘层上形成多个对位部，所述金属部和所述多个对位部之间相互绝缘；
焊接芯片，所述芯片包括多个金属引脚，沿垂直于所述有机高分子材料层的方向上，所述金属引脚与所述第一通孔至少部分交叠，且所述金属部沿所述第一通孔的孔壁延伸、并与所述金属引脚电连接；
设置密封层，所述密封层位于所述第一绝缘层背离所述有机高分子材料层的一侧；
使用激光照射所述透明基板的所述第二侧、以剥离所述透明基板。
12.根据权利要求11所述的芯片封装方法，其特征在于，
所述封装方法还包括：
在所述有机高分子材料层上形成多个第三通孔，沿垂直于所述有机高分子材料层的方向上，所述第三通孔与所述金属部至少部分交叠；
在所述保护层上形成多个第四通孔，沿垂直于所述有机高分子材料层的方向上，所述第四通孔与所述第三通孔重叠。
13.根据权利要求11所述的芯片封装方法，其特征在于，
所述封装方法还包括：
剥离所述有机高分子材料层；
在所述保护层上形成多个第四通孔，沿垂直于所述芯片的方向上，所述第四通孔与所述金属部至少部分交叠。
14.根据权利要求11所述的芯片封装方法，其特征在于，
所述封装方法还包括：
剥离所述有机高分子材料层和所述保护层。
15.根据权利要求11所述的芯片封装方法，其特征在于，
形成多个所述金属部包括：形成多个第一金属部和形成多个第二金属部，所述第一金属部位于所述有机高分子材料层背离所述透明基板的一侧，所述第二金属部位于所述第一金属部背离所述透明基板的一侧，所述第一金属部和所述第二金属部之间设有第二绝缘层，所述第二绝缘层上设有多个第二通孔；
沿垂直于所述有机高分子材料层的方向上，所述第一金属部与所述金属引脚至少部分交叠，所述第二通孔与所述第一金属部至少部分交叠，所述第二金属部通过所述第二通孔与所述第一金属部电连接。
16.一种采用如权利要求11-15中任一项所述芯片封装方法的芯片封装结构，其特征在于，包括：
有机高分子材料层；
保护层，所述保护层覆盖所述有机高分子材料层；
多个金属部，所述金属部位于所述保护层背离所述有机高分子材料层的一侧；
多个对位部，所述多个对位部与所述金属部位于所述有机高分子材料层的同侧；
多个芯片，所述多个芯片位于所述金属部背离所述有机高分子材料层的一侧，所述芯片包括多个金属引脚，所述金属引脚位于所述芯片靠近所述有机高分子材料层的一侧，且所述金属引脚与所述金属部电连接；
密封层，所述密封层位于所述金属部背离所述有机高分子材料层的一侧。
17.根据权利要求16所述的芯片封装结构，其特征在于，
沿垂直于所述有机高分子材料层的方向上，每个所述芯片在所述有机高分子材料层的正投影与至少两个所述对位部在所述有机高分子材料层的正投影分别抵接、且至少两个所述对位部位于所述芯片的不同侧。
18.根据权利要求16所述的芯片封装结构，其特征在于，
所述金属部复用为所述对位部。
CN201910250625.6A 2019-03-29 2019-03-29 芯片封装方法和芯片封装结构 Active CN110034028B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910250625.6A CN110034028B (zh) 2019-03-29 2019-03-29 芯片封装方法和芯片封装结构
US16/456,392 US11183463B2 (en) 2019-03-29 2019-06-28 Chip package method and chip package structure
US17/451,621 US11901324B2 (en) 2019-03-29 2021-10-20 Chip package method and chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910250625.6A CN110034028B (zh) 2019-03-29 2019-03-29 芯片封装方法和芯片封装结构

Publications (2)

Publication Number Publication Date
CN110034028A true CN110034028A (zh) 2019-07-19
CN110034028B CN110034028B (zh) 2021-04-30

Family

ID=67236967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910250625.6A Active CN110034028B (zh) 2019-03-29 2019-03-29 芯片封装方法和芯片封装结构

Country Status (2)

Country Link
US (1) US11183463B2 (zh)
CN (1) CN110034028B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121898A (zh) * 2022-01-28 2022-03-01 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230343606A1 (en) * 2022-04-22 2023-10-26 Tokyo Electron Limited Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435334C (zh) * 2002-05-31 2008-11-19 富士通株式会社 半导体器件及其制造方法
CN104465412A (zh) * 2013-09-17 2015-03-25 英飞凌科技股份有限公司 芯片封装及其制造方法和芯片组件及其制造方法
CN104716052A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法
CN204464250U (zh) * 2015-04-07 2015-07-08 上海微曦自动控制技术有限公司 芯片料盘结构
CN205177808U (zh) * 2015-11-18 2016-04-20 上海兆芯集成电路有限公司 芯片封装结构
CN205231087U (zh) * 2015-12-02 2016-05-11 钧石(中国)能源有限公司 一种太阳能电池载板
CN107068669A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 半导体装置封装以及半导体封装及其制造方法
CN107680912A (zh) * 2017-10-13 2018-02-09 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN107204333B (zh) 2017-05-23 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构的封装方法
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
US11062997B2 (en) * 2018-09-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435334C (zh) * 2002-05-31 2008-11-19 富士通株式会社 半导体器件及其制造方法
CN104465412A (zh) * 2013-09-17 2015-03-25 英飞凌科技股份有限公司 芯片封装及其制造方法和芯片组件及其制造方法
CN104716052A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法
CN204464250U (zh) * 2015-04-07 2015-07-08 上海微曦自动控制技术有限公司 芯片料盘结构
CN205177808U (zh) * 2015-11-18 2016-04-20 上海兆芯集成电路有限公司 芯片封装结构
CN205231087U (zh) * 2015-12-02 2016-05-11 钧石(中国)能源有限公司 一种太阳能电池载板
CN107068669A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 半导体装置封装以及半导体封装及其制造方法
CN107680912A (zh) * 2017-10-13 2018-02-09 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121898A (zh) * 2022-01-28 2022-03-01 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备
CN114121898B (zh) * 2022-01-28 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备

Also Published As

Publication number Publication date
CN110034028B (zh) 2021-04-30
US20200312779A1 (en) 2020-10-01
US11183463B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
CN107845625A (zh) 芯片封装结构
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
CN100468714C (zh) 半导体元件的制造方法
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
CN110034028A (zh) 芯片封装方法和芯片封装结构
CN108666301A (zh) 为半导体管芯提供电磁干扰屏蔽的线上流动管芯贴装薄膜和传导模塑料
US20210242112A1 (en) Semiconductor device with frame having arms and related methods
KR20050020500A (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
CN105706215B (zh) 半导体元件的制造方法和半导体元件
US6021563A (en) Marking Bad printed circuit boards for semiconductor packages
JP2002134660A (ja) 半導体装置およびその製造方法
JP3711341B2 (ja) 半導体装置
TW201911477A (zh) 半導體製程及半導體結構
TWI378515B (en) Method of fabricating quad flat non-leaded package
TW200926316A (en) Semiconductor package and method thereof
KR20000057952A (ko) 반도체 장치의 제조 방법
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN106783642A (zh) 一种芯片及其封装方法
CN207517687U (zh) 芯片的封装结构
JP3909036B2 (ja) 半導体装置の製造方法
KR20010004340A (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
CN108461458A (zh) 表面贴装型封装结构及其制作方法
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
CN113380762B (zh) 芯片封装结构及其制造方法
TWI726279B (zh) 半導體封裝裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant