CN108461458A - 表面贴装型封装结构及其制作方法 - Google Patents

表面贴装型封装结构及其制作方法 Download PDF

Info

Publication number
CN108461458A
CN108461458A CN201810251886.5A CN201810251886A CN108461458A CN 108461458 A CN108461458 A CN 108461458A CN 201810251886 A CN201810251886 A CN 201810251886A CN 108461458 A CN108461458 A CN 108461458A
Authority
CN
China
Prior art keywords
surface mount
antenna pattern
layer
mount packages
sandwich circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810251886.5A
Other languages
English (en)
Other versions
CN108461458B (zh
Inventor
林耀剑
陈灵芝
李宗怿
邹莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201810251886.5A priority Critical patent/CN108461458B/zh
Publication of CN108461458A publication Critical patent/CN108461458A/zh
Application granted granted Critical
Publication of CN108461458B publication Critical patent/CN108461458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

本发明提供了一种表面贴装型封装结构及其制作方法。所述表面贴装型封装结构包括具有相对设置的第一侧和第二侧的第一层线路、与所述第一层线路成型在同一层的天线图案、设置在所述第一层线路的第一侧并与所述第一层线路电性连接的芯片、在第一侧包封所述第一层线路、天线图案及芯片以保护芯片的保护层及设置在所述第一层线路的第二侧的绝缘层，所述绝缘层覆盖在天线图案上。本发明表面贴装型封装结构通过将所述第一层线路和天线图案同时成型在同一层，从而令信号传输线路减短，信号损耗降低，此外，所述表面贴装型封装结构整体厚度较小，顺应封装结构小型化及薄型化趋势，并且能够降低设计及制造成本。

Description

表面贴装型封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种表面贴装型封装结构及其制作方法。
背景技术
由于科技的进步，发展出各种高科技电子产品以便利人们的生活，特别是为了配合人们移动的需求而增加了无线通讯的功能。人们可以通过这些无线通讯功能将高科技电子产品装置在任何地点或是任何时刻使用这些高科技电子产品，从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性。然而无线通讯中天线的传统做法是将天线直接制作于电路板的表面，这种做法会让天线占据额外的电路板面积，使用较大的电路板则意味着较大的封装体积，从而增加整体电子产品的体积，不利于使用者携带，因此，如何减少天线所占电路板面积，将是这些电子装置所需克服的问题。随着频率的增加，天线尺寸变的越来越小，但是现有技术中天线所占面积较大的缺陷，导致基板面积较大，设计及制造成本较高。
因此，有必要提供一种改进的表面贴装型封装结构及其制作方法以解决上述问题。
发明内容
本发明的目的在于提供一种小型且薄型的表面贴装型封装结构及其制作方法。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构，所述表面贴装型封装结构包括具有相对设置的第一侧和第二侧的第一层线路、与所述第一层线路成型在同一层的天线图案、设置在所述第一层线路的第一侧并与所述第一层线路电性连接的芯片、在第一侧包封所述第一层线路、天线图案及芯片以保护芯片的保护层及设置在所述第一层线路的第二侧的绝缘层，所述绝缘层覆盖在天线图案上。
作为本发明的进一步改进，所述表面贴装型封装结构还具有设置在所述天线图案和所述绝缘层之间的镍保护层。
作为本发明的进一步改进，所述绝缘层上开设有窗口部，所述天线图案从所述窗口部露出。
作为本发明的进一步改进，所述表面贴装型封装结构还具有连接第一层线路并自第二侧露出所述保护层的外引脚及设置在所述外引脚上的金属球。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构的制作方法，包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，所述第一侧在上，在基板第一侧上电镀或溅射一层镍保护层；
S2.在所述镍保护层上同时成型出位于同一层的第一层线路及天线图案，并在第一层线路的第一侧形成外引脚；
S3.提供芯片，将芯片倒装在所述第一层线路的第一侧上；
S4.提供塑封料，包封所述第一层线路、天线图案、外引脚及芯片以形成保护芯片的保护层；
S5.减薄保护层以露出外引脚；
S6.在外引脚露出保护层的位置处植金属球；
S7.蚀刻或去除基板使得第一层线路及天线图案露出；
S8.在镍保护层的第二侧上设置一层绝缘材料以形成覆盖天线图案的绝缘层。
作为本发明的进一步改进，在S6中，在植好的金属球上贴一层保护膜。
作为本发明的进一步改进，所述制作方法还包括S9. 揭除金属球上的保护膜。
作为本发明的进一步改进，在S8中，在绝缘层上激光蚀刻开窗以露出天线图案。
作为本发明的进一步改进，在S1中，所述基板包括一般用冷轧碳钢薄板及钢带及在上下两侧成型的铜层。
作为本发明的进一步改进，在S2中，通过曝光、显影、电镀、蚀刻而成型出所述第一层线路及所述天线图案。
本发明的有益效果是：本发明表面贴装型封装结构通过将所述第一层线路和天线图案同时成型在同一层，从而令信号传输线路减短，信号损耗降低，此外，所述表面贴装型封装结构整体厚度较小，顺应封装结构小型化及薄型化趋势，并且能够降低设计及制造成本。
附图说明
图1~10是本发明表面贴装型封装结构第一实施方式的制作工序流程图。
图1~8及图11 和图12是本发明表面贴装型封装结构第二实施方式的制作工序流程图。
具体实施例
以下将结合附图所示的实施例对本发明进行详细描述。但这些实施例并不限制本发明，本领域的普通技术人员根据这些实施例所做出的结构或功能上的变换均包含在本发明的保护范围内。
参照图1至图12所示，表面贴装型封装结构是将表面贴装型组件( 如电子组件、主被动组件、射频模块、集成电路芯片、芯片天线或其它表面贴装型组件的组合)，经由真空热压合技术所进行的整合封装结构。本发明表面贴装型封装结构100包括具有相对设置的第一侧11和第二侧12的第一层线路1、与所述第一层线路1成型在同一层的天线图案2、设置在所述第一层线路1的第一侧11并与所述第一层线路1电性连接的芯片3、在第一侧11包封所述第一层线路1、天线图案2及芯片3以保护芯片3的保护层4及设置在所述第一层线路1的第二侧12的绝缘层5，所述绝缘层5覆盖在天线图案2上。通过将所述第一层线路1和天线图案2同时成型在同一层，从而令信号传输线路减短，信号损耗降低，此外，所述表面贴装型封装结构100整体厚度较小，顺应封装结构小型化及薄型化趋势。
所述表面贴装型封装结构100还具有设置在所述天线图案2和所述绝缘层5之间的镍保护层6。所述绝缘层5上开设有窗口部50，所述天线图案2从所述窗口部50露出。所述表面贴装型封装结构100还具有连接第一层线路1并自第二侧12露出所述保护层4的外引脚7及设置在所述外引脚7上的金属球8。
所述表面贴装型封装结构的制作方法，包括：
S1.提供基板9，所述基板9具有相对设置的第一侧11和第二侧12，所述第一侧11在上，在基板9的第一侧11上电镀或溅射一层镍保护层6；
S2.在所述镍保护层6上同时成型出位于同一层的第一层线路1及天线图案2，并在第一层线路1的第一侧11形成外引脚7；
S3.将所述芯片3倒装在所述第一层线路1的第一侧11上；
S4.提供塑封料，包封所述第一层线路1、天线图案2、外引脚7及芯片3以形成保护芯片3的保护层4；
S5.减薄保护层4以露出外引脚7；
S6.在外引脚7露出保护层4的位置处植金属球8，在植好的金属球8上贴一层保护膜81；
S7.蚀刻或去除基板9使得第一层线路1及天线图案2露出；
S8.在镍保护层6的第二侧12上设置一层绝缘材料以形成覆盖天线图案2的绝缘层5。
S9. 揭除金属球8上的保护膜81。
图1至图10为本发明的第一实施方式，选取基板9，所述基板9具有相对设置的第一侧11和第二侧12，所述第一侧11在上，所述基板9通常包括一般用冷轧碳钢薄板及钢带以及成型在上下两侧的铜层。在所述基板9的第一侧11上电镀或者溅射一层镍保护层6，通过曝光、显影、电镀、蚀刻而同时成型出所述第一层线路1及所述天线图案2，并在第一层线路1的第一侧11形成外引脚7。将所述芯片3倒装在所述第一层线路1的第一侧11上，并用塑封料包封所述第一层线路1、天线图案2、外引脚7及芯片3以形成保护芯片3的保护层4。通过减薄工艺减薄保护层4以露出外引脚7，并在所述外引脚7露出保护层4的位置处植金属球8，在植好的金属球8上贴一层保护膜81。蚀刻或去除基板9使得第一层线路1及天线图案2自第二侧12露出，并在镍保护层6的第二侧12上设置一层绝缘材料以形成覆盖天线图案2的绝缘层5，最后揭除金属球8上的保护膜81。
图1至图8及图11和图12为本发明的第二实施方式，所述第二实施方式与第一实施方式基本一致，除了在揭除金属球8上的保护膜81之前，在绝缘层5’上激光蚀刻开窗形成窗口部50’以露出天线图案2。
当然，在其他实施方式中，所述天线图案2亦可包括多层天线图样。
需要说明的是，本发明不局限于上述的任何一种特定的芯片制造和封装技术。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施例的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施例或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种表面贴装型封装结构，其特征在于：所述表面贴装型封装结构包括具有相对设置的第一侧和第二侧的第一层线路、与所述第一层线路成型在同一层的天线图案、设置在所述第一层线路的第一侧并与所述第一层线路电性连接的芯片、在第一侧包封所述第一层线路、天线图案及芯片以保护芯片的保护层及设置在所述第一层线路的第二侧的绝缘层，所述绝缘层覆盖在天线图案上。
2.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有设置在所述天线图案和所述绝缘层之间的镍保护层。
3.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述绝缘层上开设有窗口部，所述天线图案从所述窗口部露出。
4.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有连接第一层线路并自第二侧露出所述保护层的外引脚及设置在所述外引脚上的金属球。
5.一种表面贴装型封装结构的制作方法，其特征在于：包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，所述第一侧在上；
S2.在所述基板的第一侧上同时成型出位于同一层的第一层线路及天线图案，并在第一层线路的第一侧形成外引脚；
S3.提供芯片，将芯片倒装在所述第一层线路的第一侧上；
S4.提供塑封料，包封所述第一层线路、天线图案、外引脚及芯片以形成保护芯片的保护层；
S5.减薄保护层以露出外引脚；
S6.在外引脚露出保护层的位置处植金属球；
S7.蚀刻或去除基板使得第一层线路及天线图案表面露出；
S8.在镍保护层的第二侧上设置一层绝缘材料以形成覆盖天线图案的绝缘层。
6.根据权利要求5所述的表面贴装型封装结构的制作方法，其特征在于：在S6中，在植好的金属球上贴一层保护膜。
7.根据权利要求6所述的表面贴装型封装结构的制作方法，其特征在于：所述制作方法还包括S9. 揭除金属球上的保护膜。
8.根据权利要求5所述的表面贴装型封装结构的制作方法，其特征在于：在S8中，在绝缘层上激光蚀刻开窗以露出天线图案。
9.根据权利要求5所述的表面贴装型封装结构的制作方法，其特征在于：在S1中，所述基板包括一般用冷轧碳钢薄板及钢带及在上下两侧成型的铜层。
10.根据权利要求5所述的表面贴装型封装结构的制作方法，其特征在于：在S2中，通过曝光、显影、电镀、蚀刻而成型出所述第一层线路及所述天线图案。
CN201810251886.5A 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法 Active CN108461458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810251886.5A CN108461458B (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810251886.5A CN108461458B (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108461458A true CN108461458A (zh) 2018-08-28
CN108461458B CN108461458B (zh) 2020-07-28

Family

ID=63237944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810251886.5A Active CN108461458B (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108461458B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886593B2 (en) 2018-12-19 2021-01-05 Industrial Technology Research Institute Structure of integrated radio frequency multi-chip package and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681581A (zh) * 2013-12-05 2014-03-26 江苏长电科技股份有限公司 一次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN205984981U (zh) * 2016-08-10 2017-02-22 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线基板结构
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681581A (zh) * 2013-12-05 2014-03-26 江苏长电科技股份有限公司 一次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN205984981U (zh) * 2016-08-10 2017-02-22 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线基板结构
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886593B2 (en) 2018-12-19 2021-01-05 Industrial Technology Research Institute Structure of integrated radio frequency multi-chip package and method of fabricating the same

Also Published As

Publication number Publication date
CN108461458B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US6762078B2 (en) Semiconductor package having semiconductor chip within central aperture of substrate
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
TWI402950B (zh) 具單邊遮蓋的系統封裝模組
US5923958A (en) Method for semiconductor chip packaging
CN109844937A (zh) 具有增强性能的晶片级封装
CN109716511A (zh) 具有增强性能的晶片级封装
US20060249823A1 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
CN108305856A (zh) 天线的封装结构及封装方法
CN108231743A (zh) 晶圆级金属屏蔽封装结构及其制造方法
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN108336494A (zh) 天线的封装结构及封装方法
CN106165108A (zh) 光传感器装置
CN108538794A (zh) 表面贴装型封装结构及其制作方法
CN109473765A (zh) 三维封装天线及其封装方法
CN108461458A (zh) 表面贴装型封装结构及其制作方法
CN204508799U (zh) 表面传感芯片封装结构
CN104981102B (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
TW200926316A (en) Semiconductor package and method thereof
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN206259344U (zh) 指纹识别芯片封装结构
JP2004031916A (ja) 両面半導体チップのための半導体パッケージ及びその製造方法
CN208460760U (zh) 三维系统级封装结构
CN207517687U (zh) 芯片的封装结构
CN206282839U (zh) 一种薄型阵列塑料封装件
CN107452635A (zh) 半导体装置封装和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant