CN108538794A - 表面贴装型封装结构及其制作方法 - Google Patents

表面贴装型封装结构及其制作方法 Download PDF

Info

Publication number
CN108538794A
CN108538794A CN201810252555.3A CN201810252555A CN108538794A CN 108538794 A CN108538794 A CN 108538794A CN 201810252555 A CN201810252555 A CN 201810252555A CN 108538794 A CN108538794 A CN 108538794A
Authority
CN
China
Prior art keywords
layer
line layer
surface mount
antenna pattern
mount packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810252555.3A
Other languages
English (en)
Inventor
林耀剑
陈灵芝
李宗怿
邹莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201810252555.3A priority Critical patent/CN108538794A/zh
Publication of CN108538794A publication Critical patent/CN108538794A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供了一种表面贴装型封装结构，具有相对设置的第一侧和第二侧，所述表面贴装型封装结构包括第一线路层、倒装在所述第一线路层的第一侧的芯片、于第一侧包封所述第一线路层和芯片以保护芯片的保护层、形成在所述第一线路层的第一侧或第二侧的天线图案及填充在所述第一线路层与天线图案之间的绝缘层。如此设置，所述表面贴装型封装结构整体厚度较小，顺应封装结构小型化及薄型化趋势，并且能够降低设计及制造成本。

Description

表面贴装型封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种表面贴装型封装结构及其制作方法。
背景技术
由于科技的进步，发展出各种高科技电子产品以便利人们的生活，特别是为了配合人们移动的需求而增加了无线通讯的功能。人们可以通过这些无线通讯功能将高科技电子产品装置在任何地点或是任何时刻使用这些高科技电子产品，从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性。然而无线通讯中天线的传统做法是将天线直接制作于电路板的表面，这种做法会让天线占据额外的电路板面积，使用较大的电路板则意味着较大的封装体积，从而增加整体电子产品的体积，不利于使用者携带，因此，如何减少天线所占电路板面积，将是这些电子装置所需克服的问题。随着频率的增加，天线尺寸变的越来越小，但是现有技术中天线所占面积较大的缺陷，导致基板面积较大，设计及制造成本较高。
因此，有必要提供一种改进的表面贴装型封装结构及其制作方法以解决上述问题。
发明内容
本发明的目的在于提供一种小型且薄型的表面贴装型封装结构及其制作方法。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构，具有相对设置的第一侧和第二侧，所述表面贴装型封装结构包括第一线路层、倒装在所述第一线路层的第一侧的芯片、于第一侧包封所述第一线路层和芯片以保护芯片的保护层、形成在所述第一线路层的第一侧或第二侧的天线图案及填充在所述第一线路层与天线图案之间的绝缘层。
作为本发明的进一步改进，所述天线图案为形成在所述第一线路层的第二侧的第二线路层，所述天线图案表面与绝缘层表面齐平。
作为本发明的进一步改进，所述天线图案为形成在所述第一线路层的第二侧的若干天线线路层，所述绝缘层位于所述天线线路层之间及与所述第一线路层之间，所述天线图案表面与绝缘层表面齐平。
作为本发明的进一步改进，所述表面贴装型封装结构还包括位于第二侧最外层的天线图案上的锡合金保护线路层。
作为本发明的进一步改进，所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及设置在所述外引脚上的金属球。
作为本发明的进一步改进，所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及形成在所述外引脚上的第二线路层和第三线路层，所述第二线路层和第三线路层及天线图案通过两次重布线成型，所述天线图案表面与绝缘层表面齐平。
作为本发明的进一步改进，所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及通过一次重布线形成在所述外引脚上的第二线路层，所述第二线路层的第一侧设置有绝缘层，所述天线图案贴装在所述绝缘层上。
作为本发明的进一步改进，所述天线图案于第二侧设置有保护线路层。
作为本发明的进一步改进，所述表面贴装型封装结构还包括填充在所述天线图案和保护线路层周围的绝缘介电层，所述绝缘介电层与所述保护线路层齐平。
作为本发明的进一步改进，所述第二线路层为屏蔽层。
作为本发明的进一步改进，所述表面贴装型封装结构还具有连接第一线路层并自第二侧露出所述保护层的内引脚、印刷在所述内引脚上的油墨层及设置在所述内引脚上的金属球。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构的制作方法，包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层和芯片以形成保护芯片的保护层；
S4.去除基板使得第一线路层在第二侧露出；
S5. 在第一线路层的第二侧成型天线图案，并在第一线路层与天线图案之间填充绝缘材料以形成绝缘层；
S6. 减薄保护层以露出外引脚；
S7.在外引脚上植金属球。
作为本发明的进一步改进，在S5中，所述天线图案为成型在第一线路层上一层第二线路层或若干层天线线路层。
作为本发明的进一步改进，在S5中，在位于第二侧最外层的天线图案上成型锡合金保护线路层，令锡合金保护层与绝缘层齐平。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构的制作方法，包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚，在第一层线路的第二侧形成内引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层及芯片以形成保护芯片的保护层；
S4. 减薄保护层以在第一侧露出外引脚；
S5. 在露出的外引脚上通过两次重布线形成第二线路层、第三线路层及天线图案，并在第一线路层、第二线路层、第三线路层及天线图案之间填充绝缘材料以形成绝缘层；
S6.去除基板使得第一线路层自第二侧露出内引脚；
S7.在所述内引脚上印刷一层油墨，并蚀刻开窗出焊盘以植金属球。
作为本发明的进一步改进，在S5中，在成型后的天线图案上镀设保护线路层令保护线路层与所述绝缘层齐平。
为实现上述发明目的，本发明提供了一种表面贴装型封装结构的制作方法，包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚，在第一层线路的第二侧形成内引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层及芯片以形成保护芯片的保护层；
S4. 减薄保护层以在第一侧露出外引脚；
S5. 在露出的所述外引脚上通过一次重布线形成第二线路层，并在所述第一线路层和第二线路层之间及第二线路层的第一侧填充绝缘材料以形成绝缘层；
S6. 在绝缘层上贴装天线图案；
S7. 去除基板使得第一线路层自第二侧露出内引脚；
S8.在内引脚上印刷一层油墨，并蚀刻开窗出焊盘以植金属球。
作为本发明的进一步改进，在S6中，在成型后的天线图案上镀设保护线路层。
作为本发明的进一步改进，在S7后，在所述天线图案和保护线路层周围形成绝缘介电层，以令绝缘介电层与保护线路层齐平。
本发明的有益效果是：本发明表面贴装型封装结构将天线图案和芯片集成在同一个封装内，并令天线图案设置在封装结构表面，且天线图案表面覆盖一层惰性金属的保护线路层，以防止氧化。此外，所述表面贴装型封装结构整体厚度较小，顺应封装结构小型化及薄型化趋势，并且能够降低设计及制造成本。本发明表面贴装型封装结构的天线图案还具有多层天线线路层，使得所述表面贴装型封装结构具有平面型天线结构及3D侧面天线结构，从而辐射呈现全向或定向特征。
附图说明
图1~5是本发明表面贴装型封装结构第一实施方式的制作工序流程图。
图1~3及图6和图7是本发明表面贴装型封装结构第二实施方式的制作工序流程图。
图8~10是本发明表面贴装型封装结构第三实施方式的制作工序流程图。
图8、图11 和图12是本发明表面贴装型封装结构第四实施方式的制作工序流程图。
图13~20是本发明表面贴装型封装结构第五实施方式的制作工序流程图。
图13~16及图21~25是本发明表面贴装型封装结构第六实施方式的制作工序流程图。
图13~16及图26~30是本发明表面贴装型封装结构第七实施方式的制作工序流程图。
具体实施例
以下将结合附图所示的实施例对本发明进行详细描述。但这些实施例并不限制本发明，本领域的普通技术人员根据这些实施例所做出的结构或功能上的变换均包含在本发明的保护范围内。
参照图1至图30所示，表面贴装型封装结构是将表面贴装型组件(如电子组件、主被动组件、射频模块、集成电路芯片、芯片天线或其它表面贴装型组件的组合)，经由真空热压合技术所进行的整合封装结构。
本发明表面贴装型封装结构100具有相对设置的第一侧11和第二侧12，所述表面贴装型封装结构100包括第一线路层1、倒装在所述第一线路层1的第一侧11的芯片2、于第一侧11包封所述第一线路层1和芯片2以保护芯片2的保护层3、形成在所述第一线路层1的第一侧11或第二侧12的天线图案4及填充在所述第一线路层1与天线图案4之间的绝缘层5。如此设置，所述表面贴装型封装结构100整体厚度减小，且占用面积较小，顺应封装结构小型化及薄型化趋势，并且能够降低设计及制造成本。
图1至图5为本发明表面贴装型封装结构100的第一实施方式，图1~3及图6和图7是本发明表面贴装型封装结构100的第二实施方式。
所述表面贴装型封装结构100包括第一线路层1、倒装在所述第一线路层1的第一侧11的芯片2、于第一侧11包封所述第一线路层1和芯片2以保护芯片2的保护层3、形成在所述第一线路层1的第二侧12的天线图案4及填充在所述第一线路层1与天线图案4之间的绝缘层5。所述表面贴装型封装结构100还具有连接第一线路层1并自第一侧11露出所述保护层3的外引脚6及设置在所述外引脚6上的金属球61。所述天线图案4表面与绝缘层5表面齐平，位于第二侧12最外层的天线图案4上还设置有用以防止氧化的锡合金保护线路层6。
在本发明的第一实施方式中，所述天线图案4为形成在所述第一线路层1的第二侧12的第二线路层。
在本发明的第二实施方式中，所述天线图案4为形成在所述第一线路层1的第二侧12的若干天线线路层，使得所述表面贴装型封装结构100具有平面型天线结构及3D侧面天线结构，从而辐射呈现全向或定向特征。
参照图1至图7所示，本发明所述表面贴装型封装结构100第一实施方式和第二实施方式的制作方法大致相同，其包括：
S1. 提供基板200，所述基板200具有相对设置的第一侧11和第二侧12，在所述基板200的第一侧11通过曝光、显影、蚀刻、电镀等步骤成型出所述第一线路层1，并在所述第一层线路1的第一侧11形成所述外引脚7；
S2. 将所述芯片2倒装在所述第一线路层1的第一侧11；
S3. 提供塑封料，包封所述第一线路层1和芯片2以形成保护芯片2的保护层3；
S4. 去除基板200使得第一线路层1在第二侧12露出；
S5. 在第一线路层1的第二侧12成型天线图案4，并在第一线路层1与天线图案4之间填充绝缘材料以形成所述绝缘层5，在位于第二侧12最外层的天线图案4上成型锡合金保护线路层6，令锡合金保护层6与绝缘层5齐平，并贴上保护膜；
S6. 减薄保护层以露出外引脚7；
S7. 在外引脚上植金属球8，并去除保护膜。
在本发明的第一实施方式中，所述天线图案4为成型在第一线路层1上的一层第二线路层。在本发明的第二实施方式中，所述天线图案4为成型在第一线路层1上若干层天线线路层。
图8~10是本发明表面贴装型封装结构100’的第三实施方式，图8、图11 和图12是本发明表面贴装型封装结构100’的第四实施方式。本发明表面贴装型封装结构100’具有相对设置的第一侧11’和第二侧12’，所述表面贴装型封装结构100’包括第一线路层1’、倒装在所述第一线路层1’的第一侧11’的芯片2’、于第一侧11’包封所述第一线路层1’和芯片2’以保护芯片2’的保护层3’、形成在所述第一线路层1’的第二侧12’的天线图案4’及填充在所述第一线路层1’与天线图案4’之间的绝缘层5’。所述天线图案4’表面与绝缘层5’表面齐平，位于第二侧12’最外层的天线图案4’上还设置有用以防止氧化的惰性金属的保护线路层6’。所述表面贴装型封装结构100’还具有连接第一线路层1’并自第一侧11’露出所述保护层3’的外引脚7’及设置在所述外引脚7’上的金属球8’。
在本发明的第一实施方式中，所述天线图案4’为形成在所述第一线路层1’的第二侧12’的第二线路层。
在本发明的第二实施方式中，所述天线图案4为形成在所述第一线路层1’的第二侧12’的若干天线线路层，使得所述表面贴装型封装结构100’具有平面型天线结构及3D侧面天线结构，从而辐射呈现全向或定向特征。
参照图8至图12所示，本发明所述表面贴装型封装结构100第三实施方式和第四实施方式的制作方法大致相同，其包括：
S1.提供基板200’，所述基板200’具有相对设置的第一侧11’和第二侧12’，所述第一侧11’在上，在基板200’第一侧11’上电镀一层保护线路层6’；
S2.在所述保护线路层6’上成型出天线图案4’，并在天线图案4’的第一侧11’电镀第二层线路91’并形成外引脚7’；
S3.将芯片2’倒装在所述第二层线路91’的第一侧11’上；
S4.提供塑封料，包封所述第一层线路1’、天线图案4’、第二层线路91’、外引脚7’及芯片2’以形成保护芯片2’的保护层3’；
S5.减薄保护层3’以露出外引脚7’；
S6.在外引脚7’露出保护层3’的位置处植金属球8’，并贴上保护膜；
S7.蚀刻或去除基板200’使得天线图案4’露出，并去除保护膜。
在本发明的第三实施方式中，所述天线图案4’为成型在保护线路层6’上的一层天线线路层。在本发明的第四实施方式中，所述天线图案4’为成型在保护线路层6’上若干层天线线路层，且所述若干层天线线路层之间填充有绝缘材料。
图13~20是本发明表面贴装型封装结构100’’的第五实施方式。
本发明表面贴装型封装结构100’’具有相对设置的第一侧11’’和第二侧12’’，所述表面贴装型封装结构100’’包括第一线路层1’’、倒装在所述第一线路层1’’的第一侧11’’的芯片2’’、于第一侧11’’包封所述第一线路层1’’和芯片2’’以保护芯片2’’的保护层3’’、形成在所述第一线路层1’’的第一侧11’’的天线图案4’’及填充在所述第一线路层1’’与天线图案4’’之间的绝缘层5’’。
所述表面贴装型封装结构100’’还具有连接第一线路层1’’并自第一侧11’’露出所述保护层3’’的外引脚7’’及形成在所述外引脚7’’上的第二线路层91’’和第三线路层92’’，所述第二线路层91’’和第三线路层92’’及天线图案4’’通过两次重布线成型，所述天线图案4表面与绝缘层5’’表面齐平。所述天线图案4’’表面与绝缘层5’’表面齐平，位于第一侧11’’最外层的天线图案4’’上还设置有用以防止氧化的保护线路层6’’。
本发明所述表面贴装型封装结构100’’第五实施方式的制作方法包括：
S1.提供基板200’’，所述基板200’’具有相对设置的第一侧11’’和第二侧12’’，在所述基板200’’的第一侧11’’通过曝光、显影、蚀刻、电镀等步骤成型出第一线路层1’’，并在所述第一层线路1’’的第一侧11’’形成外引脚7’’，在第一层线路1’’的第二侧12’’形成内引脚13’’；
S2. 将所述芯片2’’倒装在所述第一线路层1’’的第一侧11’’；
S3. 提供塑封料，包封所述第一线路层1’’及芯片以形成保护芯片2’’的保护层3’’；
S4. 减薄保护层3’’以在第一侧11’’露出外引脚7’’；
S5. 在露出的外引脚7’’上通过两次重布线形成第二线路层91’’、第三线路层92’’及天线图案4’’，并在第一线路层1’’、第二线路层91’’、第三线路层92’’及天线图案4’’之间填充绝缘材料以形成绝缘层5’’，在成型后的天线图案4’’上镀设保护线路层6’’令保护线路层6’’与所述绝缘层5’’齐平；
S6.去除基板200’’使得第一线路层1’’自第二侧12’’露出内引脚13’’；
S7.在所述内引脚上13’’印刷一层油墨51’’，并蚀刻开窗出焊盘52’’以植金属球8’’。
图13~16及图21~25是本发明表面贴装型封装结构100’’’的第六实施方式，图13~16及图26~30是本发明表面贴装型封装结构100’’’的第七实施方式。
本发明表面贴装型封装结构100’’’具有相对设置的第一侧11’’’和第二侧12’’’，所述表面贴装型封装结构100’’’包括第一线路层1’’’、倒装在所述第一线路层1’’’的第一侧11’’’的芯片2’’’、于第一侧11’’’包封所述第一线路层1’’’和芯片2’’’以保护芯片2’’’的保护层3’’’、形成在所述第一线路层1’’’的第一侧11’’’的天线图案4’’’及填充在所述第一线路层1’’’与天线图案4’’’之间的绝缘层5’’’。
所述表面贴装型封装结构100’’’还具有连接第一线路层1’’’并自第一侧11’’’露出所述保护层3’’’的外引脚7’’’及通过一次重布线形成在所述外引脚7’’’上的第二线路层91’’’，所述第二线路层91’’’的第一侧11’’’设置有绝缘层5’’’，所述天线图案4’’’贴装在所述绝缘层5’’’上。所述天线图案4’’’于第二侧设置有保护线路层6’’’。 所述表面贴装型封装结构还具有连接第一线路层并自第二侧露出所述保护层的内引脚、印刷在所述内引脚上的油墨层及设置在所述内引脚上的金属球。
在第六实施方式中，所述天线图案4’’’及保护线路层6’’’均设置在所述绝缘层5’’’第一侧，且周围并无包裹绝缘材料。
在第七实施方式中，所述表面贴装型封装结构100’’’还包括填充在所述天线图案4’’’和保护线路层6’’’周围的绝缘介电层53’’’，所述绝缘介电层53’’’与所述保护线路层6’’’齐平。
参照图13至图30所示，本发明所述表面贴装型封装结构100’’’第六实施方式和第七实施方式的制作方法大致相同，其包括：
S1.提供基板200’’，所述基板200’’具有相对设置的第一侧11’’’和第二侧12’’’， 通过曝光、显影、蚀刻、电镀等步骤,在所述基板200’’的第一侧成型出第一线路层1’’’，并在所述第一层线路1’’’的第一侧11’’’形成外引脚7’’’，在第一层线路1’’’的第二侧12’’’形成内引脚13’’’；
S2.将芯片2’’’倒装在所述第一线路层1’’’的第一侧11’’’；
S3. 提供塑封料，包封所述第一线路层1’’’及芯片2’’’以形成保护芯片2’’’的保护层3’’’；
S4. 减薄保护层3’’’以在第一侧11’’’露出外引脚7’’’；
S5. 在露出的所述外引脚7’’’上通过一次重布线形成第二线路层91’’’，并在所述第一线路层1’’’和第二线路层91’’’之间及第二线路层91’’’的第一侧11’’’填充绝缘材料以形成绝缘层5’’’；
S6. 在绝缘层5’’’上贴装天线图案4’’’ ,在成型后的天线图案4’’’上镀设保护线路层6’’’ ；
S7. 去除基板200’’使得第一线路层1’’’自第二侧12’’’露出内引脚13’’’；
S8. 在内引脚13’’’上印刷一层油墨51’’’，并蚀刻开窗出焊盘52’’’以植金属球8’’’。
在第七实施方式中，于步骤S7后且S8前，在所述天线图案4’’’和保护线路层6’’’周围形成绝缘介电层53’’’，以令绝缘介电层53’’’与保护线路层6’’’齐平。
在本发明的第五、第六、第七实施方式中，所述第二线路层91”均可以作为屏蔽层。
本发明表面贴装型封装结构100、100’、100’’、100’’’将天线图案4、4’、4’’、4’’’和芯片2、2’、2’’、2’’’集成在同一个封装内，并令天线图案4、4’、4’’、4’’’设置在封装结构表面，且天线图案4、4’、4’’、4’’’表面覆盖一层惰性金属的保护线路层6、6’、6’’、6’’’，以防止氧化。封装结构整体厚度较小，占用面积较小。
需要说明的是，本发明不局限于上述的任何一种特定的芯片制造和封装技术。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施例的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施例或变更均应包含在本发明的保护范围之内。

Claims (19)

1.一种表面贴装型封装结构，具有相对设置的第一侧和第二侧，其特征在于：所述表面贴装型封装结构包括第一线路层、倒装在所述第一线路层的第一侧的芯片、于第一侧包封所述第一线路层和芯片以保护芯片的保护层、形成在所述第一线路层的第一侧或第二侧的天线图案及填充在所述第一线路层与天线图案之间的绝缘层。
2.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述天线图案为形成在所述第一线路层的第二侧的第二线路层，所述天线图案表面与绝缘层表面齐平。
3.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述天线图案为形成在所述第一线路层的第二侧的若干天线线路层，所述绝缘层位于所述天线线路层之间及与所述第一线路层之间，所述天线图案表面与绝缘层表面齐平。
4.根据权利要求2或3所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还包括位于第二侧最外层的天线图案上的锡合金保护线路层。
5.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及设置在所述外引脚上的金属球。
6.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及形成在所述外引脚上的第二线路层和第三线路层，所述第二线路层和第三线路层及天线图案通过两次重布线成型，所述天线图案表面与绝缘层表面齐平。
7.根据权利要求1所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有连接第一线路层并自第一侧露出所述保护层的外引脚及通过一次重布线形成在所述外引脚上的第二线路层，所述第二线路层的第一侧设置有绝缘层，所述天线图案贴装在所述绝缘层上。
8.根据权利要求6或7所述的表面贴装型封装结构，其特征在于：所述天线图案于第二侧设置有保护线路层。
9.根据权利要求8所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还包括填充在所述天线图案和保护线路层周围的绝缘介电层，所述绝缘介电层与所述保护线路层齐平。
10.根据权利要求6或7所述的表面贴装型封装结构，其特征在于：所述第二线路层为屏蔽层。
11.根据权利要求6或7所述的表面贴装型封装结构，其特征在于：所述表面贴装型封装结构还具有连接第一线路层并自第二侧露出所述保护层的内引脚、印刷在所述内引脚上的油墨层及设置在所述内引脚上的金属球。
12.一种表面贴装型封装结构的制作方法，其特征在于：包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层和芯片以形成保护芯片的保护层；
S4.去除基板使得第一线路层在第二侧露出；
S5. 在第一线路层的第二侧成型天线图案，并在第一线路层与天线图案之间填充绝缘材料以形成绝缘层；
S6. 减薄保护层以露出外引脚；
S7.在外引脚上植金属球。
13.根据权利要求11所述的表面贴装型封装结构的制作方法，其特征在于：在S5中，所述天线图案为成型在第一线路层上一层第二线路层或若干层天线线路层。
14.根据权利要求11所述的表面贴装型封装结构的制作方法，其特征在于：在S5中，在位于第二侧最外层的天线图案上成型锡合金保护线路层，令锡合金保护层与绝缘层齐平。
15.一种表面贴装型封装结构的制作方法，其特征在于：包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚，在第一层线路的第二侧形成内引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层及芯片以形成保护芯片的保护层；
S4. 减薄保护层以在第一侧露出外引脚；
S5. 在露出的外引脚上通过两次重布线形成第二线路层、第三线路层及天线图案，并在第一线路层、第二线路层、第三线路层及天线图案之间填充绝缘材料以形成绝缘层；
S6.去除基板使得第一线路层自第二侧露出内引脚；
S7.在所述内引脚上印刷一层油墨，并蚀刻开窗出焊盘以植金属球。
16.根据权利要求15所述的表面贴装型封装结构的制作方法，其特征在于：在S5中，在成型后的天线图案上镀设保护线路层令保护线路层与所述绝缘层齐平。
17.一种表面贴装型封装结构的制作方法，其特征在于：包括：
S1.提供基板，所述基板具有相对设置的第一侧和第二侧，在所述基板的第一侧蚀刻出第一线路层，并在所述第一层线路的第一侧形成外引脚，在第一层线路的第二侧形成内引脚；
S2. 提供芯片，将芯片倒装在所述第一线路层的第一侧；
S3. 提供塑封料，包封所述第一线路层及芯片以形成保护芯片的保护层；
S4. 减薄保护层以在第一侧露出外引脚；
S5. 在露出的所述外引脚上通过一次重布线形成第二线路层，并在所述第一线路层和第二线路层之间及第二线路层的第一侧填充绝缘材料以形成绝缘层；
S6. 在绝缘层上贴装天线图案；
S7. 去除基板使得第一线路层自第二侧露出内引脚；
S8.在内引脚上印刷一层油墨，并蚀刻开窗出焊盘以植金属球。
18.根据权利要求17所述的表面贴装型封装结构的制作方法，其特征在于：在S6中，在成型后的天线图案上镀设保护线路层。
19.根据权利要求17所述的表面贴装型封装结构的制作方法，其特征在于：在S7后，在所述天线图案和保护线路层周围形成绝缘介电层，以令绝缘介电层与保护线路层齐平。
CN201810252555.3A 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法 Withdrawn CN108538794A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810252555.3A CN108538794A (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810252555.3A CN108538794A (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN108538794A true CN108538794A (zh) 2018-09-14

Family

ID=63484822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810252555.3A Withdrawn CN108538794A (zh) 2018-03-26 2018-03-26 表面贴装型封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108538794A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534485A (zh) * 2019-07-31 2019-12-03 江苏中科智芯集成科技有限公司 一种集成天线的封装方法及封装结构
CN110739526A (zh) * 2019-10-29 2020-01-31 中国科学院微电子研究所 天线射频前端封装制造方法
WO2022105161A1 (zh) * 2020-11-17 2022-05-27 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN106611747A (zh) * 2015-10-21 2017-05-03 力成科技股份有限公司 模封互连基板及其制造方法
EP3171403A2 (en) * 2015-11-17 2017-05-24 MediaTek Inc. Fan-out package structure including antenna
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN107393883A (zh) * 2017-06-29 2017-11-24 江苏长电科技股份有限公司 埋入预制天线低损耗部件的封装结构
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN106611747A (zh) * 2015-10-21 2017-05-03 力成科技股份有限公司 模封互连基板及其制造方法
EP3171403A2 (en) * 2015-11-17 2017-05-24 MediaTek Inc. Fan-out package structure including antenna
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN107393883A (zh) * 2017-06-29 2017-11-24 江苏长电科技股份有限公司 埋入预制天线低损耗部件的封装结构
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534485A (zh) * 2019-07-31 2019-12-03 江苏中科智芯集成科技有限公司 一种集成天线的封装方法及封装结构
CN110739526A (zh) * 2019-10-29 2020-01-31 中国科学院微电子研究所 天线射频前端封装制造方法
WO2022105161A1 (zh) * 2020-11-17 2022-05-27 江苏长电科技股份有限公司 天线封装结构及天线封装结构制造方法

Similar Documents

Publication Publication Date Title
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN101887875B (zh) 单层金属层基板结构、应用之封装件结构及其制造方法
CN109712952A (zh) 半导体封装件及其制造方法
US7087461B2 (en) Process and lead frame for making leadless semiconductor packages
CN107230666A (zh) 扇出型半导体封装件
US20210242113A1 (en) Land structure for semiconductor package and method therefor
CN107527884A (zh) 扇出型半导体封装件
EP1855316A1 (en) Stackable integrated circuit package
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US20060097379A1 (en) Substrate for electrical device and methods for making the same
JP2000340713A (ja) 半導体パッケージ及びその製造方法
CN107836036A (zh) 使用芯片嵌入技术的开口腔封装
JP2000340714A (ja) 半導体パッケージ及びその製造方法
CN106560917A (zh) 半导体封装结构
CN109755234A (zh) 扇出型半导体封装件
CN104835745B (zh) 封装集成电路的方法
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN108538794A (zh) 表面贴装型封装结构及其制作方法
CN102153045B (zh) 具微机电元件的封装结构及其制法
KR20130117931A (ko) 반도체 패키지 및 그 제조 방법
US9293398B2 (en) Land structure for semiconductor package and method therefor
CN107768363A (zh) 可堆叠模制封装及其制造方法
CN103021890A (zh) 一种qfn封装器件的制造方法
JP2009094434A (ja) 半導体装置およびその製造方法
US20160056094A1 (en) Ball grid array package with more signal routing structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180914

WW01 Invention patent application withdrawn after publication