JP2004031916A - 両面半導体チップのための半導体パッケージ及びその製造方法 - Google Patents

両面半導体チップのための半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2004031916A
JP2004031916A JP2003070798A JP2003070798A JP2004031916A JP 2004031916 A JP2004031916 A JP 2004031916A JP 2003070798 A JP2003070798 A JP 2003070798A JP 2003070798 A JP2003070798 A JP 2003070798A JP 2004031916 A JP2004031916 A JP 2004031916A
Authority
JP
Japan
Prior art keywords
semiconductor chip
loc
bonding
type substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003070798A
Other languages
English (en)
Inventor
Ho Tae Jin
陳　鎬　泰
Kishaku Kim
金　▲き▼　錫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004031916A publication Critical patent/JP2004031916A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】両面に集積回路が形成された半導体チップのための半導体パッケージを提供する。
【解決手段】第１面Ａ及び第２面Ｂにそれぞれ集積回路が形成された半導体チップ１００と、半導体チップ１００の第１面Ａに接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板１１０と、半導体チップ１００の第１面Ａのボンディングパッドと、ＬＯＣ型基板１１０の第２面のボンディングフィンガーとを連結する第１ワイヤ１３０と、半導体チップ１００の第２面Ｂのボンディングパッドと、ＬＯＣ型基板１１０の第１面のボンディングフィンガーとを連結する第２ワイヤ１３２と、半導体チップの第１面Ａと、第１ワイヤ１３０を覆う第１シーリング材１４０と、ＬＯＣ型基板１１０の下部において半導体チップ１００と、第２ワイヤ１３２を覆う第２シーリング材１４２と、ＬＯＣ型基板１１０の第２面１１４に搭載されたソルダボール１５０と、を備える。
【選択図】　　　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子に係り、より詳細には、両面半導体チップのための半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
半導体パッケージは、電子製品をはじめとしてコンピュータ、移動電話及びネットワーク装備などの情報産業においてもその需要が爆発的に増加している。特に、情報産業においては半導体パッケージの複合化、多機能化、高速化、小型薄膜化が切望されている。
【０００３】
これらの条件を満たすために、パッケージング工程中に一つの半導体パッケージに２つ以上の半導体チップを入れて組立てる半導体パッケージが開発された。これをマルチチップパッケージ（ＭＣＰ：Ｍｉｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）と呼ぶ。
【０００４】
前記ＭＣＰを製造する方法は、相異なる２つの半導体チップを積層するか、あるいはパッケージング済みの２つの半導体パッケージを積層してなされる。しかし、２つの半導体チップ（または、半導体パッケージ）を積層して製造するＭＣＰは、２つの半導体チップ（または、半導体パッケージ）を物理的に貼り合わせる方法によるため、接着面の剥離やボイドなどの欠陥が生じる可能性がある。さらに、それぞれの中央部にボンディングパッドを有する相異なる２つの半導体チップを貼り合わせる場合、ワイヤボンディングが正常に行われないという構造的な問題点がある。これらの問題はＭＣＰの品質や信頼性を落とす原因となる。なお且つ、前記従来の方式は、半導体パッケージを根本的に縮めるには限界があるのが現状である。
なお、図１に示すように、既存の半導体チップ１００は片面にのみ集積回路が形成され、その反対面には集積回路が形成されないのが普通であるが、集積度を高めるために、第１面Ａ及び第２面Ｂの両方ともに集積回路を形成する技術が開発されている（たとえば、特許文献１参照）。
【０００５】
図１は、両面に集積回路が形成された半導体チップを説明するための断面図である。このような両面半導体チップは、第１面Ａ及び第２面Ｂにそれぞれ素子分離膜１０２Ａ、１０２Ｂ、ゲート電極１０４Ａ、１０４Ｂ、メタル層１０６Ａ、１０６Ｂ及び保護膜１０８Ａ、１０８Ｂが形成されてなる。両面にそれぞれ集積回路を形成する方法は、片面に対するウェーハの製造工程時に反対面にはフォトレジストなどよりなるブロッキング層を形成することにより、工程中に生じる熱、圧力などのストレスにより加工されていない反対面のパターンが損傷されることを防止する。
【０００６】
このような方法により既存の２５６メガの半導体メモリチップ１００の両面に集積回路を形成すれば５１２メガの半導体メモリチップが得られ、その結果、集積度が２倍ほど高まる。また、第１面Ａにはメモリのうちダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の機能を行う集積回路を形成し、反対面である第２面ＢにはスタティックＲＡＭ（ＳＲＡＭ）や不揮発性メモリあるいはＡＳＩＣ素子など他の機能を行う集積回路を形成することにより、一つの半導体チップ１００に多機能を持たせる場合もある。
【０００７】
また、両面に集積回路が形成された半導体チップ１００は、エレクトリック・ダイ・ソート工程中に第１面Ａに不良が生じても残りの第２面Ｂに形成された集積回路の機能を用いてパッケージングできるので、製品の歩留まりという側面で有利である。
【０００８】
【特許文献１】
米国特許第６，１５０，７０８号公報（ＡＭＤ（Ａｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅｓ）社により出願されて登録された米国特許第６，１５０，７０８号公報（題目：Ａｄｖａｎｃｅｄ　ＣＭＯＳ　Ｃｉｒｃｕｉｔｒｙ　ｔｈａｔ　ｕｔｉｌｉｚｅｓ　ｂｏｔｈ　ｓｉｄｅ　ｏｆ　ｗａｆｅｒ　ｓｕｒｆａｃｅ　ｆｏｒ　ｉｎｃｒｅａｓｅｄ　ｃｉｒｃｕｉｔ　ｄｅｎｓｉｔｙ）
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、その両面にそれぞれ集積回路が形成された半導体チップを用いて半導体パッケージを製造することから、小型薄膜化に有利であり、しかも多機能化及び高速化を実現する好適な両面半導体チップのための半導体パッケージを提供するところにある。
【００１０】
本発明が解決しようとする他の技術的な課題は、前記両面半導体チップのための半導体パッケージの製造方法を提供するところにある。
【００１１】
【課題を解決するための手段】
前記技術的な課題を達成するために、本発明は、第１及び第２面にそれぞれ集積回路が形成された半導体チップと、前記半導体チップの第１面に接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板と、前記半導体チップの第１面にあるボンディングパッドと、前記ＬＯＣ型基板の第２面にあるボンディングフィンガーとを連結する第１ワイヤと、前記半導体チップの第２面にあるボンディングパッドと、前記ＬＯＣ型基板の第１面にあるボンディングフィンガーとを連結する第２ワイヤと、前記ＬＯＣ型基板の上部中央において露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を覆う第１シーリング材と、前記ＬＯＣ型基板の下部において前記半導体チップと、前記第２ワイヤ及び前記ＬＯＣ型基板の第１面を覆う第２シーリング材と、前記ＬＯＣ型基板の第２面に搭載されたソルダボールと、を備えることを特徴とする両面半導体チップのための半導体パッケージを提供する。
【００１２】
本発明の好適な実施形態によれば、前記半導体チップの第１面に形成された集積回路はボンディングパッドが中央に形成されたことが好ましく、第２面に形成された集積回路はボンディングパッドが縁部に形成されたことが好ましい。
【００１３】
また、前記半導体チップの第１及び第２面に形成された集積回路は、同じ機能を有する集積回路であっても良く、相異なる機能を有する集積回路であっても良い。
【００１４】
好ましくは、前記ＬＯＣ型基板はポリイミドテープよりなり、前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は天然ゴムである。
【００１５】
さらに、好ましくは、前記第１シーリング材は液状封止剤であり、前記第２シーリング材はＥＭＣである。
【００１６】
前記他の技術的な課題を達成するために、本発明は、第１面及び第２面の両面に集積回路が形成された半導体チップを用意する段階と、前記半導体チップの第１面に接着手段によりその両面に金属パターンの形成されたＬＯＣ型基板を取り付ける段階と、前記半導体チップの第２面にあるボンディングパッド及び前記ＬＯＣ型基板の第１面にあるボンディングフィンガーを第２ワイヤにより連結するワイヤボンディングを行う段階と、前記半導体チップと、第２ワイヤ及び前記ＬＯＣ型基板の第１面を第２シーリング材により覆う第１シーリング工程を行う段階と、前記ＬＯＣ型基板により露出された半導体チップの第１面にあるボンディングパッド及びＬＯＣ型基板の第２面にあるボンディングフィンガーを第１ワイヤにより連結するワイヤボンディングを行う段階と、前記露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を第１シーリング材により覆う第２シーリング工程を行う段階と、前記ＬＯＣ型基板の第２面にソルダボールを搭載する段階と、を含むことを特徴とする両面半導体チップのための半導体パッケージの製造方法を提供する。
【００１７】
本発明の好適な実施形態によれば、前記第２シーリング材を用いた第１シーリング工程はモールディング装備により行われることが好ましく、前記第１シーリング材を用いた第２シーリング工程はディスペンサーにより行われることが好ましい。
【００１８】
前記ソルダボールの搭載段階後に、前記第２シーリング材の表面にマーキングを行う段階及びストリップ状態のＬＯＣ型基板をバラに分離する切断を行う段階をさらに含むことが好ましい。
【００１９】
本発明によれば、半導体パッケージの小型薄膜化、多機能化及び高密度化を図ることができると共に、半導体パッケージの品質及び信頼性を高めることができる。
【００２０】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。しかし、後述する実施形態は本発明を限定するものではなく、本発明が属する技術分野における当業者に、本発明の開示が実施可能な形に完全になるように発明の範ちゅうを知らせるために提供される。
【００２１】
この明細書における半導体チップは最も広い意味として用いられ、メモリなど、特定の機能のみを行う半導体チップに限定することはない。本発明はその精神及び必須の特徴を離脱しない範囲内において他の方式によっても実施できる。
【００２２】
例えば、後述する好適な実施形態においては、半導体チップの第１面及び第２面に形成された半導体集積回路がメモリ機能を有する素子であるが、これに限定されることなく、ＬＯＳＩＣ回路としての機能やその他のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒｅｔｅｄ　Ｃｉｒｃｕｉｔ）としての機能を行う素子であっても良い。
【００２３】
また、第１ワイヤが金線よりなるが、これに限定されることなく、半田付けバンプなどよりなっても良い。さらに、半導体チップとＬＯＣ（リード・オン・チップ）型基板とを貼り合わせる接着手段は天然ゴムであるが、これに限定されることなく、エポキシまたは接着テープなどの他の接着手段も採用可能である。よって、後述する好適な実施形態は単なる例示的なものに過ぎず、限定的な意味として用いられることはない。
【００２４】
＜両面半導体チップのための半導体パッケージの構造＞
図２は、本発明に係る両面半導体チップのための半導体パッケージの断面図である。
【００２５】
図２を参照すれば、本発明に係る両面半導体チップのための半導体パッケージの構成は、図１と同様に、第１面Ａ及び第２面Ｂに集積回路が形成された半導体チップ１００、前記半導体チップ１００の第１面に取り付けられたＬＯＣ型基板１１０、第１ワイヤ１３０、第２ワイヤ１３２、第１シーリング材１４０及び第２シーリング材１４２を含んでなる。
【００２６】
前記半導体チップ１００のボンディングパッド（図示せず）は、第１面Ａにおいては中央部に形成され、第２面Ｂにおいては縁部に沿って形成されている。また、第１面及び第２面に形成された集積回路はメモリ、ＡＳＩＣ、マイクロ・コントローラ・ユニット、ＬＯＳＩＣ素子のうち何れか一つであっても良く、これらとは異なる集積回路であっても良い。
【００２７】
メモリ素子を半導体チップ１００の第１面Ａ及び第２面Ｂに形成すれば集積度を２倍ほど高めることができ、他の機能の集積回路を形成すれば半導体チップの機能を多様化できるという長所がある。
【００２８】
前記ＬＯＣ型基板１１０は、中央部がポリイミドよりなるテープ１１２であり、両面に金属パターン１１４、１１６が形成されている。そして、ＬＯＣ型基板１１０の中央部は、センターパッド型半導体チップ１００のワイヤボンディングのために開放されている。従って、ＬＯＣ型基板の第１面１１６は接着手段、例えば天然ゴム１１８により半導体チップ１００と貼り合わせられる。
【００２９】
一方、前記ＬＯＣ型基板の第２面１１４にある金属パターン、例えばボンディングフィンガーは、半導体チップ１００の第１面Ａの中央部にあるボンディングパッド（図示せず）と第１ワイヤ１３０により連結される。そして、露出された半導体チップ１００の第１面の一部、第１ワイヤ１３０及びＬＯＣ型基板１１０の第２面１１４の一部は第１シーリング材１４０、例えば液状封止剤により覆われて外部の衝撃から保護される。
【００３０】
前記ＬＯＣ型基板の第１面１１４にある金属パターン、例えばボンディングフィンガーは、半導体チップ１００の第２面Ｂの縁部にあるボンディングパッドと第２ワイヤ１３２により連結される。そして、前記半導体チップ１００、第２ワイヤ１３２、ＬＯＣ型基板の第１面１１６は第２シーリング材、例えばＥＭＣ（エポキシ・モールド・コンパウンド）により覆われて外部の衝撃から保護される。
【００３１】
最後に、前記ＬＯＣ型基板１１０の両面にある金属パターン１１４、１１６は、ＬＯＣ型基板１１０の第２面１１４においてソルダボール１５０とそれぞれ対応するように連結され、前記ソルダボール１５０は両面半導体チップを含む半導体パッケージが印刷回路基板などの外部回路と連結される端子となる。
【００３２】
従って、本発明のように単一の半導体チップを用いて製造された半導体パッケージは、２つの半導体チップ（または、半導体パッケージ）を積層して貼り合わせた時と同じ機能を実現することができる。これにより、半導体パッケージは一層小型薄膜化する。また、２つの半導体チップ（または、半導体パッケージ）を積層して貼り合わせた時に生じ易い接着面の剥離問題や接着剤におけるボイドなどの工程欠陥を解消する結果、半導体パッケージの信頼性を高めることができる。
【００３３】
＜両面半導体チップのための半導体パッケージの製造方法＞
図３ないし図９は、図２に示された半導体パッケージの製造方法を説明するための断面図である。
【００３４】
図３を参照すれば、まず、両面に集積回路が形成された半導体チップ１００を製造した後、ソーイング工程を通じてウェーハ状態の半導体チップ１００をバラに分離する。その後、前記両面Ａ、Ｂに集積回路が形成された半導体チップ１００の第１面Ａに接着手段である天然ゴム１１８によりＬＯＣ型基板１１０を取り付ける。前記ＬＯＣ型基板１１０は、ポリイミドテープ１１２が中央部にあり、下部及び上部の第１面１１６及び第２面１１４にボンディングフィンガーなどの金属パターンがそれぞれ形成されている。
【００３５】
図４を参照すれば、前記半導体チップ１００及びＬＯＣ型基板１１０の取り付けられた半導体パッケージをひっくり返し、第２ワイヤ１３２を用いたワイヤボンディングを行う。ワイヤボンディングを行う方法は、半導体チップ１００の第２面Ｂの縁部に形成されたボンディングパッドと、ＬＯＣ型基板の第１面１１６にあるボンディングフィンガーとを金線により連結することによる。もし、半導体チップの第２面Ｂにもその中央部にボンディングパッドがあるならば、これを縁部に移動させるウェーハ製造工程をさらに行って半導体チップ１００の設計を変えても良い。
【００３６】
図５を参照すれば、前記ワイヤボンディング済みの半導体パッケージをモールディング装備に搭載して第２シーリング材１４２、例えばＥＭＣにより第１シーリング工程を行う。従って、半導体チップ１００、第２ワイヤ１３２及びＬＯＣ型基板の第１面１１６がＥＭＣにより覆われて外部の衝撃から保護される状態となる。
【００３７】
図６を参照すれば、前記第１シーリング工程済みの半導体パッケージをさらにひっくり返してワイヤボンディングをもう一回行う。前記ワイヤボンディング工程は、半導体チップ１００の第１面Ａの中央にあるボンディングパッドと、ＬＯＣ型基板１１０の第２面１１４にあるボンディングフィンガーとを金線により連結する工程である。
【００３８】
図７を参照すれば、前記ワイヤボンディング済みの半導体パッケージに対して第２シーリング工程を行う。前記第２シーリング工程は、第１シーリング材１４０、例えば液状の封止剤をディスペンサーに入れて滴下した後に硬化させる方式により行う。従って、露出された半導体チップ１００の第１面Ａの一部、第１ワイヤ１３０及びＬＯＣ型基板の第２面１１４の一部が第１シーリング材１３２により覆われて外部の衝撃から保護される。
【００３９】
図８を参照すれば、前記第２シーリング工程済みの半導体パッケージにソルダボール１５０を搭載する。前記ソルダボール１５０はＬＯＣ型基板１１０の第２面１１４に搭載されるが、前記ソルダボール１５０は前記ＬＯＣ型基板の両面にある金属パターン１１６、１１４のボンディングフィンガーとそれぞれ対応する。
【００４０】
図９を参照すれば、前記ソルダボール１５０の搭載済みの半導体パッケージにマーキング工程を行う。製品名及び製造会社などを刻み込むマーキングは第２シーリング材１４２の下部表面Ｃにおいて行われる。前記マーキング工程済みの半導体パッケージはストリップ状態で多数の半導体パッケージが束ねられているが、切断工程を行い、束ねられた状態の半導体パッケージをバラに分離する。
【００４１】
【発明の効果】
上述したように、本発明によれば、下記の如き効果が得られる。
【００４２】
まず、半導体チップの両面に集積回路を形成して半導体パッケージを製造することにより、半導体チップの高集積化及び半導体パッケージの小型薄膜化を図ることができる。
【００４３】
第二に、半導体チップの両面にそれぞれの面に対して相異なる機能を行う集積回路を形成してパッケージングすることにより、半導体パッケージの機能複合化及び多機能化を図ることができる。
【００４４】
第三に、従来のように接着手段により半導体チップや半導体パッケージを積層して貼り合わせることがないので、接着面における剥離問題や接着剤におけるボイドなどの工程不良を減らす結果、半導体パッケージの信頼性を高めることができる。
【００４５】
本発明は前記実施形態に限定されず、本発明が属する技術的な思想内であれば、当業者によるさらに多くの変形が可能であるということは言うまでもない。
【図面の簡単な説明】
【図１】両面に集積回路が形成された半導体チップを説明するための断面図である。
【図２】本発明に係る両面半導体チップのための半導体パッケージの断面図である。
【図３】図２に示された半導体パッケージの製造方法を説明するための断面図である。
【図４】図３に続く半導体パッケージの製造方法を説明するための断面図である。
【図５】図４に続く半導体パッケージの製造方法を説明するための断面図である。
【図６】図５に続く半導体パッケージの製造方法を説明するための断面図である。
【図７】図６に続く半導体パッケージの製造方法を説明するための断面図である。
【図８】図７に続く半導体パッケージの製造方法を説明するための断面図である。
【図９】図８に続く半導体パッケージの製造方法を説明するための断面図である。
【符号の説明】
１００…半導体チップ、
Ａ…半導体チップの第１面、
Ｂ…半導体チップの第２面、
１０２…フィールド酸化膜、
１０４…ゲート電極、
１０６…メタル層、
１０８…保護膜、
１１０…ＬＯＣ型基板、
１１２…ポリイミドテープ、
１１４…ＬＯＣ型基板の第２面の金属パターン、
１１６…ＬＯＣ型基板の第１面の金属パターン、
１１８…天然ゴム、
１３０…第１ワイヤ
１３２…第２ワイヤ、
１４０…第１シーリング材、
１４２…第２シーリング材、
１５０…ソルダボール、
Ｃ…マーキングが行われる面。

Claims (20)

  1. 第１及び第２面にそれぞれ集積回路が形成された半導体チップと、
    前記半導体チップの第１面に接着手段により接着されその両面に金属パターンが形成されたＬＯＣ型基板と、
    前記半導体チップの第１面にあるボンディングパッドと、前記ＬＯＣ型基板の第２面にあるボンディングフィンガーとを連結する第１ワイヤと、
    前記半導体チップの第２面にあるボンディングパッドと、前記ＬＯＣ型基板の第１面にあるボンディングフィンガーとを連結する第２ワイヤと、
    前記ＬＯＣ型基板の上部中央において露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を覆う第１シーリング材と、
    前記ＬＯＣ型基板の下部において前記半導体チップと、前記第２ワイヤ及び前記ＬＯＣ型基板の第１面を覆う第２シーリング材と、
    前記ＬＯＣ型基板の第２面に搭載されたソルダボールと、を備えることを特徴とする両面半導体チップのための半導体パッケージ。
  2. 前記半導体チップの第１面に形成された集積回路は、ボンディングパッドが中央に形成されたことを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  3. 前記半導体チップの第２面に形成された集積回路は、ボンディングパッドが縁部に形成されたことを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  4. 前記ＬＯＣ型基板は、ポリイミドテープよりなることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  5. 前記半導体チップの第１及び第２面に形成された集積回路は、同じ機能を有することを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  6. 前記半導体チップの第１及び第２面に形成された集積回路は、相異なる機能を有することを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  7. 前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は、天然ゴムであることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  8. 前記第１シーリング材は、液状封止剤であることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  9. 前記第２シーリング材は、ＥＭＣであることを特徴とする請求項１に記載の両面半導体チップのための半導体パッケージ。
  10. 第１面及び第２面の両面に集積回路が形成された半導体チップを用意する段階と、
    前記半導体チップの第１面に接着手段によりその両面に金属パターンの形成されたＬＯＣ型基板を取り付ける段階と、
    前記半導体チップの第２面にあるボンディングパッド及び前記ＬＯＣ型基板の第１面にあるボンディングフィンガーを第２ワイヤにより連結するワイヤボンディングを行う段階と、
    前記半導体チップと、第２ワイヤ及び前記ＬＯＣ型基板の第１面を第２シーリング材により覆う第１シーリング工程を行う段階と、
    前記ＬＯＣ型基板により露出された半導体チップの第１面にあるボンディングパッド及びＬＯＣ型基板の第２面にあるボンディングフィンガーを第１ワイヤにより連結するワイヤボンディングを行う段階と、
    前記露出された半導体チップの第１面と、第１ワイヤ及びＬＯＣ型基板の第２面の一部を第１シーリング材により覆う第２シーリング工程を行う段階と、
    前記ＬＯＣ型基板の第２面にソルダボールを搭載する段階と、を含むことを特徴とする両面半導体チップのための半導体パッケージの製造方法。
  11. 前記半導体チップの両面には、同じ機能を有する集積回路が形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  12. 前記半導体チップの両面には、相異なる機能を有する集積回路が形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  13. 前記半導体チップの第１面には、ボンディングパッドが中央部に形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  14. 前記半導体チップの第２面には、ボンディングパッドが縁部に形成されたことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  15. 前記半導体チップとＬＯＣ型基板とを貼り合わせる接着手段は、天然ゴムであることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  16. 前記ＬＯＣ型基板は、ポリイミドテープよりなることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  17. 前記第２シーリング材を用いた第１シーリング工程は、モールディング装備を用いて行われることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  18. 前記第１シーリング材を用いた第２シーリング工程は、ディスペンサーを用いて行われることを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  19. 前記ソルダボールの搭載段階後に、前記第２シーリング材の表面にマーキングを行う段階をさらに含むことを特徴とする請求項１０に記載の両面半導体チップのための半導体パッケージの製造方法。
  20. 前記マーキング段階後に、ストリップ状態のＬＯＣ型基板をバラに分離する切断を行う段階をさらに含むことを特徴とする請求項１９に記載の両面半導体チップのための半導体パッケージの製造方法。
JP2003070798A 2002-04-08 2003-03-14 両面半導体チップのための半導体パッケージ及びその製造方法 Pending JP2004031916A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019035A KR100510486B1 (ko) 2002-04-08 2002-04-08 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2004031916A true JP2004031916A (ja) 2004-01-29

Family

ID=28673089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003070798A Pending JP2004031916A (ja) 2002-04-08 2003-03-14 両面半導体チップのための半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (2) US6787393B2 (ja)
JP (1) JP2004031916A (ja)
KR (1) KR100510486B1 (ja)
DE (1) DE10308452A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997782B1 (ko) * 2004-04-22 2010-12-02 주식회사 하이닉스반도체 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
DE10335182B4 (de) * 2003-07-30 2007-03-01 Infineon Technologies Ag Anordnung zur Verbesserung der Modulzuverlässigkeit
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
JP2010010269A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US7911070B2 (en) * 2008-09-25 2011-03-22 Stats Chippac Ltd. Integrated circuit packaging system having planar interconnect
EP2362432B1 (en) * 2010-02-25 2017-06-07 Saint-Augustin Canada Electric Inc. Solar cell assembly
JP6663965B1 (ja) * 2018-10-04 2020-03-13 日本航空電子工業株式会社 電子部品の実装構造を生産する方法、電子部品の実装構造、電子部品実装用モジュール及び電子部品実装用配線板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5667870A (en) * 1995-07-24 1997-09-16 Chip Coolers, Inc. Plastic article with interrupted interior threads for securing a threaded heat sink to a heat generating member
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
US6423596B1 (en) * 1998-09-29 2002-07-23 Texas Instruments Incorporated Method for two-sided fabrication of a memory array
US6150708A (en) 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
KR20000040218A (ko) * 1998-12-17 2000-07-05 윤종용 멀티 칩 패키지
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
KR20010068513A (ko) * 2000-01-06 2001-07-23 윤종용 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997782B1 (ko) * 2004-04-22 2010-12-02 주식회사 하이닉스반도체 반도체 칩 패키지의 제조 방법 및 이에 따라 제조된반도체 칩 패키지

Also Published As

Publication number Publication date
US20040224439A1 (en) 2004-11-11
US6787393B2 (en) 2004-09-07
KR100510486B1 (ko) 2005-08-26
DE10308452A1 (de) 2003-10-30
KR20030080432A (ko) 2003-10-17
US20030189250A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
TWI355034B (en) Wafer level package structure and fabrication meth
US6830955B2 (en) Semiconductor package and method for manufacturing the same
JP3941877B2 (ja) 両面電極パッケージ及びその製造方法
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
JP2003234359A (ja) 半導体装置の製造方法
JP2003031760A (ja) 半導体装置
KR100333385B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP4635202B2 (ja) 両面電極パッケージの製造方法
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
JP2004031916A (ja) 両面半導体チップのための半導体パッケージ及びその製造方法
KR20020061222A (ko) 적층형 반도체 패키지
KR20050024017A (ko) 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JP2004015015A (ja) 半導体装置及びその製造方法
JP2001274319A (ja) 半導体装置およびその製造方法
KR100631946B1 (ko) 스택 패키지
KR100308393B1 (ko) 반도체패키지및그제조방법
KR20220126603A (ko) 스택 패키지 및 제조 방법
KR20020029251A (ko) 반도체패키지 및 그 제조 방법
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
KR20010094409A (ko) 반도체 패키지와 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512