DE10335182B4 - Anordnung zur Verbesserung der Modulzuverlässigkeit - Google Patents

Anordnung zur Verbesserung der Modulzuverlässigkeit Download PDF

Info

Publication number
DE10335182B4
DE10335182B4 DE10335182A DE10335182A DE10335182B4 DE 10335182 B4 DE10335182 B4 DE 10335182B4 DE 10335182 A DE10335182 A DE 10335182A DE 10335182 A DE10335182 A DE 10335182A DE 10335182 B4 DE10335182 B4 DE 10335182B4
Authority
DE
Germany
Prior art keywords
substrate
intermediate layer
chip
contact pads
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10335182A
Other languages
English (en)
Other versions
DE10335182A1 (de
Inventor
Martin Reiss
Kerstin Nocke
Carsten Bender
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10335182A priority Critical patent/DE10335182B4/de
Priority to US10/903,873 priority patent/US20050051896A1/en
Publication of DE10335182A1 publication Critical patent/DE10335182A1/de
Application granted granted Critical
Publication of DE10335182B4 publication Critical patent/DE10335182B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Anordnung bei der Chips mit einem Die-Attach-Material auf einem Substrat befestigt sind, wobei auf der dem Chip gegenüber liegenden Seite auf Kontaktpads einer auf das Substrat auflaminierten und photolithografisch strukturierten Kupferfolie montierte Lötkugeln zur elektrischen Verbindung mit Leiterplatten angeordnet sind und wobei der Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind, wobei zwischen den Kontaktpads (2) sowie Leitbahnen (4) der Kupferfolie und dem Substrat (1) eine Zwischenlage (3) aus einem nachgiebigen oder flexiblem Material eingefügt ist, wobei sich die Leitbahnen (4) und die Kontaktpads (2) zur Aufnahme der Lötkugeln (5) in der gleichen Ebene befinden und dass die Zwischenlage (3) und die Kupferschicht gemeinsam photolithographisch strukturiert sind..

Description

  • Die Erfindung betrifft eine Anordnung, bei der Chips mit einem Die-Attach-Material auf einem Substrat befestigt sind, wobei auf der dem Chip gegenüber liegenden Seite auf Kontaktpads einer auf das Substrat auflaminierten und photolithographisch strukturierten Kupferfolie montierte Lötkugeln zur elektrischen Verbindung mit Leiterplatten angeordnet sind und wobei der Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind.
  • Derartige substratbasierte IC-Packages werden auch als BGA-Package bezeichnet, wobei BGA für Ball Grid Array steht. Aus der US 6048755A geht ein derartiges BGA-Package hervor. Es versteht sich, dass auch mehrere Chips bzw. Packages auf einem gemeinsamen Substratstreifen (Matrixstreifen) angeordnet werden können. Das Substrat selbst besteht aus einem üblichen PCB (Printed Circuit Board, d.h. einer gedruckten Leiterplatte), vorzugsweise in Form eines Glasfaserlaminates. Dieses Glasfaserlaminat ist mit einer Kupferfolie laminiert, die mittels Photolithographie oder Laserstrukturierung o.ä. strukturiert worden ist, wodurch Leitbahnen und sogenannte Landing Pads für die Lötkugeln erzeugt worden sind.
  • Bei derartigen substratbasierten Packages dient die aus einem Kunststoffmaterial bestehende Moldkappe dem Schutz des Chips und auch dem Schutz der Chip-Kanten Die Moldkappe umhüllt dabei die Chiprückseite und angrenzende Bereiche des Substrates, so dass ein hinreichender Schutz der empfindlichen Chipkanten erreicht wird.
  • Bei diesen Packages kann der Chip auf unterschiedliche Art und Weise auf dem Substrat fixiert werden. So werden die Chips üblicher Weise mittels eines Tapes oder eines gedruckten oder dispensten Klebers unter Ausübung einer ausreichenden Andruckkraft auf dem Substrat befestigt. Besonders effektiv ist es, den Kleber unter Zwischenlage einer Druckschablone auf das Substrat zu drucken und anschließend der Chip auf das Substrat zu kleben. Danach erfolgt eine elektrische Verbindung der Bondpads der Chips mit Kontaktpads auf dem PCB mit Hilfe von Drahtbrücken, die durch einen Bondkanal im PCB gezogen werden. Der Bondkanal wird anschließend zum Schutz der Drahtbrücken mit Moldcompound verschlossen.
  • Bei diesen substratbasierten Packages für integrierte Schaltkreise, insbesondere bei Ball Grid Arrays mit Rückseitenschutz, bestehen nach wie vor Schwierigkeiten in Bezug auf deren Zuverlässigkeit. Das bezieht sich insbesondere auf die Thermozyklen auf Modulebene. Die daraus verursachten Ausfälle entstehen insbesondere durch Abrisse der Lötkugeln beim Thermozyklen, also beim Testen der Packages und auch beim normalen Gebrauch. Diese Abrisse werden durch die unterschiedlichen Ausdehnungskoeffizienten der einzelnen Montagematerialien (Chip, Substrat, PCB) induziert. So hat sich auch herausgestellt, dass die Haftung der Kupferfolie auf dem Substrat nicht besonders gut ist, so dass thermisch bedingte Verschiebungen der Kupferfolie zu Abrissen der Lötkugeln führen kann.
  • Diese Abrisse der Lötkugeln führen dann zu irreparablen Schäden des Packages. Dieses Problem wirkt sich insbesondere bei sehr großen Chips aus, da hier die Kräfte auf die Lötkugeln in kritischen Positionen besonders groß sind.
  • Zur Reduzierung dieser Probleme wurde versucht, durch Designänderungen beim Ballout des Packages (spezielle Lötstoppmasken, bzw. Gestaltung der Lötpads) vorzunehmen und alternativ bzw. zusätzlich optimierte Montagematerialien zu verwenden. Es ist allerdings schon aus Zeitgründen nicht möglich, eine ständige Anpassung der Montagematerialien an die Chipgröße vorzunehmen, da die Anpassung von Materialien immer eine sehr große Vorlaufzeit erfordert.
  • Aus der JP 08-46084 A geht eine Halbleiteranordnung mit einem Substrat hervor, auf dem Chips mit einem Klebemittel befestigt sind, wobei die Chips jeweils mit einer Moldkappe umhüllt sind. Auf der den Chips gegenüber liegenden Seite sind Kontaktpads einer strukturierten Kupferfolie vorgesehen, auf denen Lötkugeln montiert sind. Zwischen den Kontaktpads und dem Substrat ist eine Zwischenlage aus einem nachgiebigen oder flexiblen Material eingefügt.
  • Diese Anordnung ist technisch aufwändig zu realisieren, weil die elastische Zwischenlage und die Kupferfolie in unterschiedlichen Arbeitsgängen hergestellt und strukturiert werden müssen.
  • Schließlich geht aus der US 2002/013412 A1 eine Halbleitervorrichtung hervor, bei der auf der aktiven Seite ganzflächig eine Pufferschicht ganzflächig aufgetragen ist. Diese Pufferschicht kann ein Resist mit einer niedrigen Elastizität sein der anschließend in einzelne Abschnitte aufgeteilt wird. Auf den Abschnitten werden Bumps aufgebracht, die mit elektrischen Leitungen versehen werden, um eine Verbindung zu Kontaktinseln auf dem Chip herzustellen. Auf den Spitzen der Bumps sind schließlich Lötkugeln angeordnet.
  • Diese Halbleitervorrichtung ist ebenfalls in ihrer Fertigung sehr aufwändig.
    •
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, die besonders einfach hergestellt werden kann und bei der die im Stand der Technik aufgezeigten Probleme nicht mehr auftreten.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch eine Anordnung gelöst, bei der Chips mit einem Die-Attach-Material auf einem Substrat befestigt sind, wobei auf der dem Chip gegenüber liegenden Seite auf Kontaktpads einer auf das Substrat auflaminierten und photolithografisch strukturierten Kupferfolie montierte Lötkugeln zur elektrischen Verbindung mit Leiterplatten angeordnet sind und wobei der Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind, wobei zwischen den Kontaktpads sowie Leitbahnen der Kupferfolie und dem Substrat eine Zwischenlage aus einem nachgiebigen oder flexiblem Material eingefügt ist, wobei sich die Leitbahnen und die Kontaktpads zur Aufnahme der Lötkugeln in der gleichen Ebene befinden und dass die Zwischenlage und die Kupferschicht gemeinsam photolithographisch strukturiert sind.
  • Durch diese besonders einfach zu realisierende Lösung werden auftretende Spannungen auf größere Bereiche verteilt und punktuelle Belastungen der einzelnen Lötkontakte reduziert.
  • Die Zwischenlage kann aus unterschiedlichen Materialien, wie z.B. aus einem Kunststoff, oder einem Resist bestehen.
  • Es sind auch andere thermisch hinreichend beständige Materialen geeignet, die eine gewisse Elastizität aufweisen.
  • In einer weiteren Fortführung der Erfindung ist die Zwischenlage mittels eines Haftvermittlers aufgebracht worden.
  • Eine weitere Fortbildung der Erfindung sieht vor, dass die Zwischenlage aus einem Epoxydharz besteht, das auch mit einem Füller angereichert sein kann.
    •
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: eine schematische Darstellung der erfindungsgemäßen Anordnung einer strukturierten elastischen Zwischenlage unter einem Kontaktpad; und
  • 2: die Anordnung einer elastischen Zwischenlage auf dem gesamten Substrat.
  • Bei der Beschreibung des Ausführungsbeispieles wurde bewusst auf eine Bezugnahme auf ein bestimmtes Modul mit BGA- oder BGA-ähnlichen Komponenten verzichtet, da die Erfindung nicht auf bestimmte Module begrenzt ist. Wesentlich ist jedoch, dass ein Substrat 1 vorhanden ist, auf dem Leitbahnen 4 und mit diesen elektrisch verbundene Kontaktpads 2 angeordnet sind. Die Leitbahnen 4 und die Kontaktpads 2 werden üblicherweise aus einer auf das Substrat 1 auflaminierten Kupferfolie lithographisch strukturiert. Die Kontaktpads 2 sind zur Aufnahme von Lötkugeln (Mikroballs) 5 vorgesehen. Diese Lötkugeln 5 dienen zur Herstellung einer elektrischen Verbindung zwischen den Kontaktpads 2 und Kontaktflächen auf Leiterplatten durch Löten. Da die Leiterplatte ebenfalls mit Leitbahnen 4 aus einer lithografisch strukturierten Kupferfolie besteht, wird im Folgenden nur die Substratseite beschrieben, wobei darauf hingewiesen wird, dass die Leiterplattenseite einen identischen erfindungsgemäßen Strukturaufbau erhalten kann.
  • Kern der Erfindung ist eine mindestens zwischen den Kontaktpads 2 und dem Substrat 1 angeordnete Zwischenlage 3 aus einem nachgiebigen oder flexiblem Material. Als geeignet hierfür hat sich ein hinreichend elastischer Kunststoff, wie beispielsweise ein Epoxidharz oder ein mit einem Füller angereichertes Epoxidharz erwiesen, wobei auch ein Resist besonders geeignet ist. Wegen der beim Thermozyklen und im Lötprozess auftretenden höheren Temperaturen muss die Zwischenlage aus einem thermisch beständigen Material bestehen.
  • Entsprechend 2 kann sich die Zwischenlage 3 über die gesamte Fläche des Substrates bzw., der Leiterplatte erstrecken, was durch Laminieren einfach realisiert werden kann. Anschließend wird dann die für die elektrische Verdrahtung benötigte Kupferfolie auf die Zwischenlage 3 auflaminiert Die Zwischenlage 3 wird dann gemeinsam mit der Kupferschicht strukturiert (1), so dass sich die Zwischenlage 3 nur unter den Leitbahnen 4 und den Kontaktpads 2 befindet.
  • Um eine höhere Haftfestigkeit der Zwischenlage 2 auf dem Substrat 1 zu erreichen, kann die Zwischenlage 3 mittels eines Haftvermittlers aufgebracht werden.
  • Eine andere Möglichkeit für die Herstellung der Zwischenlage 3 besteht darin, diese auf das Substrat 1 aufzusprühen.
    • 1
    Substrat
    2
    Kontaktpad
    3
    Zwischenlage
    4
    Leitbahn
    5
    Lötkugel

Claims (7)

  1. Anordnung bei der Chips mit einem Die-Attach-Material auf einem Substrat befestigt sind, wobei auf der dem Chip gegenüber liegenden Seite auf Kontaktpads einer auf das Substrat auflaminierten und photolithografisch strukturierten Kupferfolie montierte Lötkugeln zur elektrischen Verbindung mit Leiterplatten angeordnet sind und wobei der Chip und das Substrat auf der Chipseite mit einer Moldkappe verkapselt sind, wobei zwischen den Kontaktpads (2) sowie Leitbahnen (4) der Kupferfolie und dem Substrat (1) eine Zwischenlage (3) aus einem nachgiebigen oder flexiblem Material eingefügt ist, wobei sich die Leitbahnen (4) und die Kontaktpads (2) zur Aufnahme der Lötkugeln (5) in der gleichen Ebene befinden und dass die Zwischenlage (3) und die Kupferschicht gemeinsam photolithographisch strukturiert sind..
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Zwischenlage (3) aus einem Kunststoff besteht.
  3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Zwischenlage (3) aus einem Resist besteht.
  4. Anordnung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass die Zwischenlage (3) aus einem thermisch beständigen Material besteht.
  5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Zwischenlage (3) und dem Substrat (1) bzw. der Leiterplatte ein Haftvermittler angeordnet ist.
  6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zwischenlage (3) aus einem Epoxidharz besteht.
  7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass das Epoxidharz mit einem Füller angereichert ist.
DE10335182A 2003-07-30 2003-07-30 Anordnung zur Verbesserung der Modulzuverlässigkeit Expired - Fee Related DE10335182B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10335182A DE10335182B4 (de) 2003-07-30 2003-07-30 Anordnung zur Verbesserung der Modulzuverlässigkeit
US10/903,873 US20050051896A1 (en) 2003-07-30 2004-07-30 Arrangement for improving module reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335182A DE10335182B4 (de) 2003-07-30 2003-07-30 Anordnung zur Verbesserung der Modulzuverlässigkeit

Publications (2)

Publication Number Publication Date
DE10335182A1 DE10335182A1 (de) 2005-03-10
DE10335182B4 true DE10335182B4 (de) 2007-03-01

Family

ID=34177259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335182A Expired - Fee Related DE10335182B4 (de) 2003-07-30 2003-07-30 Anordnung zur Verbesserung der Modulzuverlässigkeit

Country Status (2)

Country Link
US (1) US20050051896A1 (de)
DE (1) DE10335182B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103541A1 (ja) * 2012-12-27 2014-07-03 日本碍子株式会社 電子部品及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
JP3506211B2 (ja) * 1998-05-28 2004-03-15 シャープ株式会社 絶縁性配線基板及び樹脂封止型半導体装置
US6187652B1 (en) * 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
TW515064B (en) * 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
KR100510486B1 (ko) * 2002-04-08 2005-08-26 삼성전자주식회사 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof

Also Published As

Publication number Publication date
DE10335182A1 (de) 2005-03-10
US20050051896A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
DE102005043013B4 (de) Sensoranordnung mit einem Stopper zur Begrenzung einer Verschiebung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE2736090A1 (de) Aufbau einer elektrischen schaltung
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE102006023879A1 (de) Verfahren zum Häusen eines Bildsensors und ein gehäuster Bildsensor
DE102007002707A1 (de) System-in Package-Modul
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE10031952A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10339770A1 (de) FBGA-Anordnung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE602004000657T2 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10335182B4 (de) Anordnung zur Verbesserung der Modulzuverlässigkeit
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004059031A1 (de) Gehäusestruktur
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10327515B4 (de) Verfahren zum Herstellen eines substratbasierten IC-Packages
DE102006009540A1 (de) Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit
DE102006024652B4 (de) Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee