DE102013113469A1 - Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren - Google Patents
Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren Download PDFInfo
- Publication number
- DE102013113469A1 DE102013113469A1 DE102013113469.6A DE102013113469A DE102013113469A1 DE 102013113469 A1 DE102013113469 A1 DE 102013113469A1 DE 102013113469 A DE102013113469 A DE 102013113469A DE 102013113469 A1 DE102013113469 A1 DE 102013113469A1
- Authority
- DE
- Germany
- Prior art keywords
- die
- flip
- electronic package
- encapsulant
- tevs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 39
- 239000000853 adhesive Substances 0.000 claims description 32
- 230000001070 adhesive effect Effects 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 238000005553 drilling Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 230000006386 memory function Effects 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000010304 firing Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 34
- 239000000463 material Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 239000004033 plastic Substances 0.000 description 9
- 239000002390 adhesive tape Substances 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920002313 fluoropolymer Polymers 0.000 description 3
- 239000004811 fluoropolymer Substances 0.000 description 3
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 241000269913 Pseudopleuronectes americanus Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002981 blocking agent Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013068 supply chain management Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82909—Post-treatment of the connector or the bonding area
- H01L2224/82951—Forming additional members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
- GEBIET DER OFFENBARUNG
- Diese Offenbarung betrifft Vorrichtungen und Verfahren zum Herstellen von Elektronik, insbesondere von elektronischen Baueinheiten (electronic packages), sowie Verfahren für deren Herstellung.
- HINTERGRUND
- Bei der Herstellung integrierter Schaltungen (ICs) werden die als „Chips” oder „Dies” bezeichneten ICs im Allgemeinen vor dem Ausliefern und dem Zusammenführen mit anderen Elektronik-Baugruppen „verpackt” (Packaging). Dieses Packaging beinhaltet üblicherweise das Einkapseln der Chips in einem Material und das Bereitstellen elektrischer Kontakte auf der Außenseite des Gehäuses, um eine Schnittstelle für den Chip bereitzustellen. Chip-Packaging kann unter anderem Schutz vor Verunreinigungen bieten, für eine mechanische Unterstützung sorgen, Wärme ableiten und thermomechanische Belastungen verringern.
- Aufgrund der Beziehung zwischen IC-Herstellung und IC-Packaging muss der Fortschritt beim IC-Packaging im Allgemeinen mit dem sehr schnellen Fortschritt in der Halbleiterindustrie Schritt halten. Insbesondere besteht ein ständiger Wunsch danach, ICs und andere Elektronik zu „verpacken”, um sie kleiner, schneller und verlässlicher zu machen.
- KURZDARSTELLUNG
- Bei einem ersten Aspekt dieser Offenbarung enthält eine elektronische Baueinheit ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine Einkapselungsmasse, die um den ersten Die und den zweiten Die herum ausgebildet ist; einen Satz durch die Einkapselung verlaufende Vias (through encapsulant vias, TEVs) (via, vertical interconnect acces), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse hindurch zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet.
- Bei einem anderen Aspekt dieser Offenbarung wird ein Verfahren zum Herstellen einer elektronischen Baueinheit bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Flip-Chip-Bauelements mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; Kleben des ersten Die an einen zweiten Die; Ausbilden einer Einkapselungsmasse um den ersten Die und den zweiten Die herum; Bohren eines Satzes durch die Einkapselung verlaufende Vias (TEVs) von einer ersten Seite der elektronischen Baueinheit zu dem Flip-Chip-Substrat, das sich auf einer zweiten Seite der elektronischen Baueinheit befindet; Füllen des Satzes TEVs mit einem elektrisch leitenden Material und Aufbringen einer Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet.
- Bei einem weiteren Aspekt dieser Offenbarung enthält eine Speichereinheit ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine Einkapselungsmasse, die um den ersten Die und den zweiten Die herum ausgebildet ist; einen Satz durch die Einkapselung verlaufende Vias (TEVs), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet. Der erste Die und/oder der zweite Die enthalten eine Speicherfunktion.
- Bei einem noch anderen Aspekt dieser Offenbarung zählen zu einer elektronischen Baueinheit eine erste elektronische Baueinheit und eine zweite elektronische Baueinheit. Die zweite elektronische Baueinheit enthält ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine Einkapselungsmasse, die um den ersten Die und den zweiten Die herum ausgebildet ist; einen Satz durch die Einkapselung verlaufende Vias (TEVs), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet. Die erste elektronische Baueinheit und die zweite elektronische Baueinheit sind aufeinandergesetzt, um eine elektronische Package-on-Package-Baueinheit (PoP-Baueinheit) zu bilden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Um das Vorstehende sowie andere Vorteile und Merkmale der vorliegenden Erfindung noch deutlicher darzulegen, wird eine spezifischere Beschreibung der Erfindung durch Bezugnahme auf bestimmte Ausführungsformen der Erfindung gegeben, die in den angefügten Zeichnungen veranschaulicht sind. Es sollte beachtet werden, dass diese Zeichnungen lediglich typische Ausführungsformen der Erfindung zeigen und daher nicht als deren Schutzbereich einschränkend anzusehen sind. Die Erfindung wird mithilfe der begleitenden Zeichnungen genauer und mit zusätzlichen Einzelheiten beschrieben, wobei die Zeichnungen Folgendes darstellen:
-
1 ist eine Flip-Chip-Drahtbond-Baueinheit (flip-chip wire-bond package). -
2 ist eine Flip-Chip-Wafer-Level-Baueinheit (flip-chip wafer-level package). -
3 veranschaulicht ein Verfahren zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit. -
4 bis13 zeigen einen Prozessablauf zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit. -
14 bis23 zeigen einen alternativen Prozessablauf zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit. -
24 ist eine Flip-Chip-Wafer-Level-Baueinheit mit einer Drei-Chip-Konfiguration. - AUSFÜHRLICHE BESCHREIBUNG
- Im Folgenden wird auf Figuren Bezug genommen, wobei gleiche Strukturen mit gleichen Bezugszeichen versehen sind. Es versteht sich, dass die Zeichnungen schaubildartige und schematische Darstellungen beispielhafter Ausführungsformen der Erfindung sind und die vorliegende Erfindung weder einschränken noch notwendigerweise maßstabsgerecht gezeichnet sind.
- Chips (die hier alternativ auch als „Dies” bezeichnet werden) werden im Allgemeinen vor dem Ausliefern und dem Zusammenführen mit anderen Elektronik-Baugruppen „verpackt”. Dieses Packaging beinhaltet üblicherweise das Einkapseln der Chips in einem Material und das Bereitstellen elektrischer Kontakte auf der Außenseite des Gehäuses, um eine Schnittstelle für den Chip bereitzustellen. Chip-Packaging kann unter anderem Schutz vor Verunreinigungen bieten, für eine mechanische Unterstützung sorgen, Wärme ableiten und thermo-mechanische Belastungen verringern.
- Das Aufeinandersetzen mehrerer Chips in einer einzigen Chip-Baueinheit ist eine zunehmend übliche Packaging-Anforderung, um beispielsweise die Gesamtgröße der Baugruppe, die funktionelle Schaltungsgeschwindigkeit und die Gesamtkosten zu senken.
-
1 ist eine Flip-Chip-Drahtbond-Baueinheit10 . Die Flip-Chip-Drahtbond-Baueinheit10 enthält zwei Chips1 ,3 , die so angeordnet sind, dass der Chip1 auf den Chip3 aufgesetzt ist. Der Chip3 ist mithilfe einer Kontakthöcker-Unterfüllschicht9 mit einem geschichteten Substrat11 verbunden. Das geschichtete Substrat11 ist wiederum mit Lotkugeln13 verbunden. Auf diese Weise ist der Chip3 sowohl physikalisch als auch elektrisch indirekt derart mit einigen der Lotkugeln13 verbunden, dass eine Teilmenge von Lotkugeln13 eine elektrische Schnittstelle für den Chip3 bildet. Der Chip1 ist mithilfe gebondeter Drähte5 gleichermaßen elektrisch mit dem geschichteten Substrat11 verbunden. Auf diese Weise ist der Chip1 indirekt elektrisch derart mit einigen der Lotkugeln13 verbunden, dass eine Teilmenge von Lotkugeln13 eine elektrische Schnittstelle für den Chip1 bildet. Die Einkapselungsmasse7 ist um die Chips1 ,3 , die Drahtbonds5 und die Kontakthöcker-Unterfüllschicht9 herum geformt. Die Einkapselungsmasse7 ist im Allgemeinen auf dem geschichteten Substrat11 ausgebildet. Auf diese Weise bildet die Flip-Chip-Drahtbond-Baueinheit10 eine unitäre Baueinheit mit einer mithilfe von Lotkugeln13 bereitgestellten Schnittstelle. - Obwohl die Flip-Chip-Drahtbond-Baueinheit
10 und andere Arten des Drahtbond-Packaging Mittel zur Fertigung von Baueinheiten darstellen, entsteht durch ständige Fortschritte in der Branche ein Trend hin zu dünneren Baueinheiten und erhöhter elektrischer Leistung. - Silizium-Durchkontaktierung (Through Silicon Vias, TSVs) bietet eine Verbindung durch den Halbleiter-Wafer zwecks Aufeinandersetzens. Mithilfe von TSVs kann für eine bessere elektrische Leistung und ein dünneres Profit gesorgt werden. Allerdings kann eine weitverbreitete Verwendung von TSVs in der Branche im Allgemeinen durch die Kosten und das Problem eines zuverlässigen Lieferkettenmanagements eingeschränkt werden.
-
2 ist eine Flip-Chip-Wafer-Level-Baueinheit10' . Die Flip-Chip-Wafer-Level-Baueinheit10' enthält ein Flip-Chip-Bauelement18 , das den Die3' enthält, der mit dem Flip-Chip-Substrat11' verbunden ist. Wie gezeigt, ist der Die3' mit dem Flip-Chip-Substrat11' mithilfe der Kontakthöcker-Unterfüllschicht9' verbunden. - Der Die
1' ist auf dem Die3' angeordnet, und die Einkapselungsmasse7' ist um den Die1' und den Die3' herum ausgebildet. Der Die1' kann vor dem Ausbilden der Einkapselungsmasse7' auf den Die3' geklebt werden, indem ein Klebemittel15 wie beispielsweise eine Die-Klebefolie (die attach film, DAF) zwischen den Dies1' und3' aufgebracht wird. Das Klebemittel15 kann beispielsweise mithilfe von Laminieren oder Drucken aufgebracht werden, oder indem das Klebemittel auf einem der Dies verteilt und der verbleibende Die anschließend vor dem Aushärten auf dem Klebemittel platziert wird. - Durch einen Satz durch die Einkapselung verlaufende Vias (TEVs)
19 werden elektrische Verbindungen durch die Einkapselungsmasse7' der Flip-Chip-Wafer-Level-Baueinheit10' bereitgestellt. Außerdem verbindet eine Umverteilungsschicht17 die TEVs19 elektrisch mit dem Die1' . Die Flip-Chip-Wafer-Level-Baueinheit10' enthält außerdem Lotkugeln13' , die auf dem Flip-Chip-Substrat11' haftend befestigt sind, und möglicherweise eine Schutzschicht16 , die die Umverteilungsschicht17 und die TEVs19 bedeckt, um die andernfalls freiliegenden Bauelemente16' zu schützen. Die Flip-Chip-Wafer-Level-Baueinheit10' kann außerdem eine dielektrische Schicht zwischen dem zweiten Die und der Umverteilungsschicht enthalten. - Die Dies
1' und3' können gemäß standardmäßigen Halbleiter-Herstellungsprozessen gefertigt sein. Das heißt, im Allgemeinen wird nach dem Züchten eines Ingots dieser in Wafer geschnitten. Bereiche des Wafer können Prozesse zum Beschichten, Entfernen, Strukturieren und Dotieren durchlaufen. Nach der Bearbeitung des Wafer, wird der Wafer im Allgemeinen befestigt und in einzelne Dies geschnitten. Insbesondere wird der Die3' weiter bearbeitet und als Teil des Flip-Chip-Bauelements18 bereitgestellt. Das heißt, der Die3' wird mithilfe von Flip-Chip-Technologie derart bearbeitet, dass der Die3' mit dem Flip-Chip-Substrat11' verbunden wird, wodurch das Flip-Chip-Bauelement18 ausgebildet wird. - Die Einkapselungsmasse
7' besteht im Allgemeinen aus einem Kunststoffmaterial, aber andere Materialien wie beispielsweise Keramikmaterialien, Metalle, Silizium oder Glas können, falls gewünscht, verwendet werden. Insbesondere sind wärmehärtende Formmassen eine Art von Kunststoffmaterial auf der Grundlage von Epoxidharzen. Diese Arten von Massen wurden historisch im Rahmen der Elektronik-Gehäusetechnik verwendet. Thermoplaste wie beispielsweise ein hochreines Fluorpolymer sind eine andere Art von Kunststoffmaterialien, die als Einkapselungsmasse7' verwendet werden können. - Die TEVs
19 werden durch Bohren von Löchern durch die Einkapselungsmasse7' und anschließendes Füllen der gebohrten Löcher mit einem elektrisch leitenden Material ausgebildet. Das Ausbilden der TEV-Löcher kann beispielsweise mithilfe eines mechanischen Bohrers, eines Lasers oder mithilfe von chemischem Ätzen ausgeführt werden. - Die Kontakte auf dem Die
1' können auf unterschiedliche Weise angeordnet sein. Allerdings ist in2 der Die1' so angeordnet, dass seine Kontakte entgegengesetzt zu den Kontakten auf dem Die3' angeordnet sind. Auf diese Weise kann die Umverteilungsschicht17 direkt über dem Die1' aufgebracht werden und dadurch mit den Kontakten auf dem Die1' in Verbindung kommen. Die Umverteilungsschicht17 wird bevorzugt mithilfe von Dünnschichttechnologie aufgebracht. Dünnschichtabscheidung kann neben anderen Techniken beispielsweise mithilfe von Sputtern, Plattieren oder chemischer Gasphasenabscheidung (chemical vapor deposition, CVD) bewirkt werden. - Elektronische Baueinheiten, die entsprechend der Flip-Chip-Wafer-Level-Baueinheit
10' aufgebaut sind, können außerdem eines oder mehrere der folgenden Merkmale aufweisen oder damit kombiniert werden. Der Die1' und/oder der Die3' können eine Speicherfunktion beinhalten. Beispielsweise kann mithilfe der Flip-Chip-Wafer-Level-Baueinheit10' ein dynamischer Speicher mit wahlfreiem Zugriff (dynamic random access memory, DRAM) realisiert werden. Eine elektronische Baueinheit kann eine erste elektronische Baueinheit und eine zweite elektronische Baueinheit enthalten, von denen mindestens eine entsprechend der Flip-Chip-Wafer-Level-Baueinheit10' aufgebaut ist; die erste elektronische Baueinheit kann mit der zweiten elektronischen Baueinheit aufeinandergesetzt sein, um eine elektronische Package-on-Package-Baueinheit (PoP-Baueinheit) zu bilden. Auf diese Weise werden die in1 gezeigten Dies1' und3' durch die erste und zweite elektronische Baueinheit ersetzt, während die verbleibende Struktur der Flip-Chip-Wafer-Level-Baueinheit10' relativ gleich bleibt. - Die Flip-Chip-Wafer-Level-Baueinheit
10' kann weitere Dies enthalten, die auf den Die3' des Flip-Chip-Bauelements18 aufgesetzt sind. Das heißt, die Flip-Chip-Wafer-Level-Baueinheit10' kann neben den Dies1' und3' weitere Dies enthalten, sodass die Gesamtzahl der Dies in der Flip-Chip-Wafer-Level-Baueinheit10' drei oder mehr beträgt. - Die Flip-Chip-Wafer-Level-Baueinheit
10' kann so konstruiert sein, dass der Abstand zwischen dem Satz Kontakte auf dem zweiten Die und einer Oberfläche der ersten Seite der elektronischen Baueinheit weniger als etwa 20 μm beträgt. Durch eine solche Gestaltung wird die Größe der Baueinheit verringert, und die Gesamtgröße der elektronischen Baugruppe kann verkleinert werden. - Weitere Einzelheiten hinsichtlich der Herstellung der Wafer-Level-Baueinheit
10' werden nachfolgend insbesondere mit Bezug auf3 bis23 erörtert.3 veranschaulicht ein Verfahren zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit, während4 bis13 einen Prozessablauf zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit10' zeigen und14 bis23 einen alternativen Prozessablauf zum Herstellen der in2 gezeigten Flip-Chip-Wafer-Level-Baueinheit10' zeigen. - Mit Bezug auf
3 : Es wird ein Verfahren30 zum Herstellen einer elektronischen Baueinheit bereitgestellt. In4 wird ein Formenträger33 mit lösbarem Klebeband35 bereitgestellt. Beispielsweise kann eine Klebefolie als lösbares Klebeband35 verwendet und z. B. mithilfe von Laminieren auf den Formenträger33 aufgebracht werden. - In
5 ist der Die1' mithilfe des lösbaren Klebebands35 auf den Formenträger33 aufgeklebt. Der Die1' wird bevorzugt mit der Vorderseite nach unten auf dem lösbarem Klebeband35 platziert. Das heißt, der Die1' ist so angeordnet, dass die elektrischen Kontakte darauf zu dem Formenträger33 hin gerichtet sind. Die Dies1' und3' können gemäß standardmäßigen Halbleiter-Herstellungsprozessen gefertigt sein. - Das heißt, im Allgemeinen wird nach dem Züchten eines Ingots dieser in Wafer geschnitten. Bereiche des Wafer können Prozesse zum Beschichten, Entfernen, Strukturieren und Dotieren durchlaufen. Nach der Bearbeitung des Wafer, wird der Wafer im Allgemeinen befestigt und in einzelne Dies geschnitten. Insbesondere wird der Die
3' weiter bearbeitet und als Teil des Flip-Chip-Bauelements18 bereitgestellt. Das heißt, der Die3' wird mithilfe von Flip-Chip-Technologie derart bearbeitet, dass der Die3' mit dem Flip-Chip-Substrat11' verbunden wird, wodurch das Flip-Chip-Bauelement18 ausgebildet wird. - In
6 wird dann das Klebemittel15 auf eine Seite des Die1' aufgebracht. Bevorzugt wird das Klebemittel15 auf die Seite des Die1' aufgebracht, die der auf den Formenträger33' geklebten Seite des Die1' entgegengesetzt ist, oder einfacher ausgedrückt: Das Klebemittel15 wird bevorzugt auf die Rückseite des Die1' aufgebracht. Der Die1' kann auf den Die3' geklebt werden, indem ein Klebemittel15 wie beispielsweise eine Die-Klebefolie (DAF) zwischen den Dies1' und3' aufgebracht wird. Das Klebemittel15 kann beispielsweise mithilfe von Laminieren, Drucken oder Verteilen des Klebemittels aufgebracht werden. - Das Verfahren
30 beinhaltet dann, wie in7 gezeigt, das Bereitstellen21 eines Flip-Chip-Bauelements18 , wobei der Die3' mit dem Flip-Chip-Substrat11' verbunden und der Die3' auf den Die1' geklebt23 ist. Da, wie vorstehend mit Bezug auf6 erörtert wurde, auf die Rückseite des Die1' bereits Klebemittel15 aufgebracht wurde, kann der Die3' mithilfe des zuvor bereitgestellten Klebemittels15 auf den Die1' geklebt werden. Auf diese Weise wird das Flip-Chip-Bauelement18 mithilfe der Haftung der Dies1' und3' auf den Formenträger33 geklebt. Wenn erforderlich, kann das Klebemittel15 durch Hinzufügen von Energie gehärtet werden. Beispielsweise können zum Härten des Klebemittels15 chemisches, thermisches oder ultraviolettes Licht (UV-Licht) hinzugefügt werden. - Das Verfahren
30 beinhaltet, wie in8 gezeigt, außerdem das Ausbilden25 der Einkapselungsmasse7' um die Dies1' und3' herum. Die Einkapselungsmasse7' besteht im Allgemeinen aus einem Kunststoffmaterial, aber andere Materialien wie beispielsweise Keramikmaterialien und Metalle können, falls gewünscht, verwendet werden. Insbesondere sind wärmehärtende Formmassen eine Art von Kunststoffmaterial auf der Grundlage von Epoxidharzen. Diese Arten von Massen wurden historisch im Rahmen der Elektronik-Gehäusetechnik verwendet. Thermoplaste wie beispielsweise ein hochreines Fluorpolymer sind eine andere Art von Kunststoffmaterialien, die als Einkapselungsmasse7' verwendet werden können. Es sollte beachtet werden, dass eine freiliegende Seite des Flip-Chip-Substrats11' von einer Bedeckung mit Einkapselungsmasse7' frei bleiben kann. Um das Flip-Chip-Substrat11' nicht mit Einkapselungsmasse7' zu bedecken, kann in einem Formpresswerkzeug eine oberste Folie verwendet werden, oder es kann eine Spritzgusstechnologie angewendet werden. Eine andere Möglichkeit bestünde darin, die anhängende Formmasse nach dem Formen bis auf die Substrat-Kontakte herunter zu schleifen. - In
9 wird der Formenträger33 nach dem Ausbilden der Einkapselungsmasse7' gelöst. Als Teil des Lösens des Formenträgers33 , kann das Klebemittel15 ebenfalls entfernt werden, und eine dielektrische Schicht39 kann aufgebracht und strukturiert werden. Das Aufbringen der dielektrischen Schicht39 kann beispielsweise mithilfe von Aufschleudern und Fotolithografie oder mithilfe von Laminieren und Laserstrukturieren ausgeführt werden. Die dielektrische Schicht39 kann auch später aufgebracht oder gleichzeitig mit dem Bohren der TEVs strukturiert werden. - Das Verfahren
30 beinhaltet außerdem wie in10 gezeigt ein Bohren27 eines Satzes durch die Einkapselung verlaufende Vias (TEVs)19 von einer ersten Seite der elektronischen Baueinheit zu dem Flip-Chip-Substrat11' , das sich auf einer zweiten Seite der elektronischen Baueinheit befindet. Die TEVs19 werden durch Bohren von Löchern durch die Einkapselungsmasse7' und möglicherweise durch das dielektrische Material, sofern dies nicht zuvor strukturiert wurde, wie in10 gezeigt, und anschließendes Füllen der gebohrten Löcher mit einem elektrisch leitenden Material, wie in11 gezeigt, ausgebildet. Das Ausbilden der TEV-Löcher kann beispielsweise mithilfe eines mechanischen Bohrers, eines Lasers oder mithilfe von chemischem Ätzen ausgeführt werden. Beim Ausführen des Bohrens können Via-Sperren auf dem Flip-Chip-Substrat11' verwendet werden, um einen Endpunkt für das Bohren bereitzustellen. - Das Verfahren
30 beinhaltet dann, wie in11 gezeigt, ein Füllen29 der TEVs19 mit einem elektrisch leitenden Material und ein Aufbringen31 der Umverteilungsschicht17 , wodurch ein Satz Kontakte auf dem Die1' mit den TEVs19 auf einer ersten Seite der elektronischen Baueinheit10' verbunden wird. Das Füllen29 der TEVs19 mit einem elektrisch leitenden Material und das Aufbringen31 der Umverteilungsschicht17 können als einzelne Teile oder gleichzeitig in einem einzigen Schritt ausgeführt werden. Die Umverteilungsschicht17 verbindet die TEVs19 elektrisch mit Lotkugel-Positionen und kann außerdem On-Chip-Verbindungen sowie Verbindungen zwischen mehreren Chips in einer gegebenen Ebene bereitstellen. - In
12 kann eine Lötmittelsperre oder ein Rückseitenschutz (BSP) wie beispielsweise eine Schutzschicht16 auf die Umverteilungsschicht17 aufgebracht werden, wodurch die elektronische Baueinheit10' eine einheitliche schwarze Rückseite erhält, die beispielsweise die Umverteilungsschicht17 und die TEVs19 schützt. Diese Lötmittelsperre oder dieser BSP kann mithilfe eines Aufschleuder-, Laminier-, Spritzbeschichtungs- oder Druckprozesses aufgebracht werden. - Schließlich werden in
13 Lotkugeln13' auf das Flip-Chip-Substrat11' aufgebracht oder haftend auf ihm befestigt, und die einzelnen Baueinheiten, sofern sie nicht bereits voneinander getrennt sind, können an diesem Zeitpunkt getrennt werden. Die Lotkugeln13' können beispielsweise herkömmliche Lotkugeln, Halbkugeln, Kugeln mit Polymerkern oder Land Grid Arrays (LGAs) sein und können beispielsweise durch Löten haftend befestigt werden. - Neben dem Herstellen einer kleineren, effizienteren Baueinheit ermöglicht die Flip-Chip-Wafer-Level-Baueinheit
10' ein getrenntes Testen und Einbrennen des Flip-Chip-Bauelements18 zwischen den Fertigungsprozessen. Das heißt: Das Flip-Chip-Bauelement18 kann separat gefertigt, geprüft und eingebrannt werden, bevor mit dem Herstellen der Flip-Chip-Wafer-Level-Baueinheit10' fortgefahren wird. - Die
14 bis23 zeigen einen alternativen Prozessablauf. In14 wird ein Formenträger33 mit lösbarem Klebeband35 bereitgestellt. Das heißt, ein lösbares Klebeband35 wird auf den Formenträger33 aufgebracht. Beispielsweise kann eine Klebefolie als lösbares Klebeband35 verwendet und auf den Formenträger33 laminiert werden. - In
15 wird das Flip-Chip-Bauelement18 mithilfe des zuvor aufgebrachten lösbaren Klebebands35 auf den Formenträger33 geklebt. Genauer ausgedrückt wird das Flip-Chip-Substrat11' mithilfe des lösbaren Klebebands35 auf den Formenträger33 geklebt. - Ähnlich wie bei dem hier zuvor beschriebenen Prozessablauf wird dann in
16 der Die1' mithilfe des Klebemittels15 an dem Die3' befestigt. Das Klebemittel15 wird auf eine Seite des Die3' oder alternativ des Die1' aufgebracht. Bevorzugt wird das Klebemittel15 auf die Seite des Die3' aufgebracht, die der Seite des Die3' entgegengesetzt ist, die auf das Flip-Chip-Substrat11' geklebt ist, oder einfacher ausgedrückt: Das Klebemittel15 wird bevorzugt auf die Rückseite des Die3' aufgebracht. Der Die1' kann auf den Die3' geklebt werden, indem ein Klebemittel15 wie beispielsweise eine Die-Klebefolie (DAF) zwischen den Dies1' und3' aufgebracht wird. Das Klebemittel15 kann beispielsweise mithilfe von Laminieren, Drucken oder Verteilen des Klebemittels aufgebracht werden. Die Dies1' und3' werden dann mithilfe des zuvor aufgebrachten Klebemittels15 zusammengeklebt. Auf diese Weise wird der Die1' mithilfe der Haftung der Dies1' und3' auf den Formenträger33 geklebt. Wenn erforderlich, kann das Klebemittel15 durch Hinzufügen von Energie gehärtet werden. Beispielsweise können zum Härten des Klebemittels15 chemisches, thermisches oder ultraviolettes Licht (UV-Licht) hinzugefügt werden. Die Dies1' und3' werden bevorzugt wie gezeigt positioniert, sodass die entsprechenden Kontakte entgegengesetzt zueinander liegen. - Wie in
17 gezeigt, wird die Einkapselungsmasse7' auf den Dies1' und3' und um diese herum ausgebildet, und der Formenträger33 wird zusammen mit dem lösbaren Klebemittel35 entfernt. Die Einkapselungsmasse7' besteht im Allgemeinen aus einem Kunststoffmaterial, aber andere Materialien wie beispielsweise Keramikmaterialien und Metalle können, falls gewünscht, verwendet werden. Insbesondere sind wärmehärtende Formmassen eine Art von Kunststoffmaterial auf der Grundlage von Epoxidharzen. Diese Arten von Massen wurden historisch im Rahmen der Elektronik-Gehäusetechnik verwendet. Thermoplaste wie beispielsweise ein hochreines Fluorpolymer sind eine andere Art von Kunststoffmaterialien, die als Einkapselungsmasse7' verwendet werden können. - In
18 können anschließend die Kontakte oder aufgebrachten Pfosten des Die1' freigelegt werden, beispielsweise durch Schleifen der Einkapselungsmasse7' bis die Pfosten freiliegen und die Einkapselungsmasse7' mit der Oberfläche des Die1' eine im Wesentlichen ebene Oberfläche ist. Alternativ können die Kontakte oder die aufgebrachten Pfosten durch Laserbohren durch die Einkapselungsmasse7' freigelegt werden. Als eine weitere Option kann die mit den Kontakten versehene Seite des Die1' relativ frei von Einkapselungsmasse7' gelassen werden. Um das Flip-Chip-Substrat11' nicht mit Einkapselungsmasse7' zu bedecken, kann in einem Formpresswerkzeug eine oberste Folie verwendet werden, oder es kann eine Spritzgusstechnologie angewendet werden. - In
19 wird die dielektrische Schicht39 aufgebracht und zumindest zum Teil strukturiert. Das Aufbringen der dielektrischen Schicht39 kann beispielsweise mithilfe von Aufschleudern oder mithilfe von Laminieren und Laserstrukturieren ausgeführt werden. Die dielektrische Schicht39 kann auch später aufgebracht oder gleichzeitig mit dem Bohren der TEVs strukturiert werden. - In
20 werden die TEVs19 gebohrt, und in21 werden sie mit einem elektrisch leitenden Material gefüllt. Die TEVs19 verlaufen von einer ersten Seite der elektronischen Baueinheit zu dem Flip-Chip-Substrat11' , das sich auf einer zweiten Seite der elektronischen Baueinheit befindet. Die TEVs19 werden durch Bohren von Löchern durch die Einkapselungsmasse7' und möglicherweise die dielektrische Schicht39 und anschließendes Füllen der gebohrten Löcher mit einem elektrisch leitenden Material ausgebildet. Das Ausbilden der TEV-Löcher kann beispielsweise mithilfe eines mechanischen Bohrers, eines Lasers oder mithilfe von chemischem Ätzen ausgeführt werden. Beim Ausführen des Bohrens können Via-Sperren auf dem Flip-Chip-Substrat11' verwendet werden, um einen Endpunkt für das Bohren bereitzustellen. - In
21 wird die Umverteilungsschicht17 aufgebracht, um die TEVs19 elektrisch mit dem Die1' zu verbinden. Das Füllen29 der TEVs19 mit einem elektrisch leitenden Material und das Aufbringen31 der Umverteilungsschicht17 können als einzelne Teile oder gleichzeitig in einem einzigen Schritt ausgeführt werden. Die Umverteilungsschicht17 verbindet die TEVs19 elektrisch mit Lotkugel-Positionen und kann außerdem On-Chip-Verbindungen sowie Verbindungen zwischen mehreren Chips in einer gegebenen Ebene bereitstellen. - In
22 kann eine Lötmittelsperre oder ein Rückseitenschutz (BSP) wie beispielsweise eine Schutzschicht16 auf die Umverteilungsschicht17 aufgebracht werden, wodurch die elektronische Baueinheit10' eine einheitliche schwarze Rückseite erhält, die beispielsweise die Umverteilungsschicht17 und die TEVs19 schützt. Diese Lötmittelsperre oder dieser BSP kann mithilfe eines Aufschleuder-, Laminier- oder Druckprozesses aufgebracht werden. - Schließlich werden in
23 Lotkugeln13' auf das Flip-Chip-Substrat11' aufgebracht oder haftend auf ihm befestigt, und die einzelnen Baueinheiten können, sofern sie nicht bereits voneinander getrennt sind, an diesem Zeitpunkt getrennt werden. Wie vorstehend erörtert, können die Lotkugeln13' beispielsweise herkömmliche Lotkugeln, Halbkugeln oder Land Grid Arrays (LGAs) sein und können beispielsweise durch Löten haftend befestigt werden. - Zusätzliche Dies können gemäß der vorstehenden Beschreibung angeordnet werden. Beispielsweise kann, wie in
24 gezeigt, die Flip-Chip-Wafer-Level-Baueinheit240 derart konstruiert sein, dass die Dies41 und43 und der Die3' aufeinandergesetzt sind. Auf diese Weise kann eine Vielzahl von Dies in eine solche elektronische Baueinheit eingeführt werden. Insbesondere kann man, anstatt mithilfe des Klebemittels15 einen einzelnen Die auf den Die3' zu kleben, mehrere Dies auf diesen kleben. - Die vorliegende Erfindung kann in anderen spezifischen Formen ausgeführt werden, ohne von ihrem Wesensgehalt oder ihren wesentlichen Merkmalen abzuweichen. Die beschriebenen Ausführungsformen sind in jeder Hinsicht lediglich als veranschaulichend und nicht als einschränkend anzusehen. Der Schutzbereich der Erfindung wird daher eher durch die angefügten Ansprüche als durch die vorstehende Beschreibung angezeigt. Alle Änderungen, deren Bedeutung und Umfang mit den Ansprüchen gleichwertig sind, sollen daher in deren Schutzbereich eingeschlossen sein.
Claims (21)
- Elektronische Baueinheit, die umfasst: ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine um den ersten Die und den zweiten Die herum ausgebildete Einkapselungsmasse; einen Satz durch die Einkapselung verlaufende Vias (TEVs), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet.
- Elektronische Baueinheit nach Anspruch 1, die außerdem einen Satz zusätzliche auf den ersten Die des Flip-Chip-Bauelements aufgesetzte Dies umfasst.
- Elektronische Baueinheit nach Anspruch 1, wobei ein Satz Kontakte des ersten Die entgegengesetzt zu dem Satz Kontakte des zweiten Die angeordnet ist.
- Elektronische Baueinheit nach Anspruch 1, wobei die Umverteilungsschicht eine Dünnschicht ist.
- Elektronische Baueinheit nach Anspruch 1, die außerdem eine Schutzschicht umfasst, die die Umverteilungsschicht und die TEVs bedeckt.
- Elektronische Baueinheit nach Anspruch 1, die außerdem auf dem Flip-Chip-Substrat haftend befestigte Lotkugeln umfasst.
- Elektronische Baueinheit nach Anspruch 1, wobei der Abstand zwischen dem Satz Kontakte auf dem zweiten Die und einer Oberfläche der ersten Seite der elektronischen Baueinheit weniger als etwa 20 μm beträgt.
- Elektronische Baueinheit nach Anspruch 1, die außerdem eine dielektrische Schicht zwischen dem zweiten Die und der Umverteilungsschicht umfasst.
- Verfahren zum Herstellen einer elektronischen Baueinheit, wobei das Verfahren umfasst: Bereitstellen eines Flip-Chip-Bauelements mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; Kleben des ersten Die an einen zweiten Die; Ausbilden einer Einkapselungsmasse um den ersten Die und den zweiten Die herum; Bohren eines Satzes durch die Einkapselung verlaufende Vias (TEVs) von einer ersten Seite der elektronischen Baueinheit zu dem Flip-Chip-Substrat, das sich auf einer zweiten Seite der elektronischen Baueinheit befindet; Füllen des Satzes TEVs mit einem elektrisch leitenden Material und Aufbringen einer Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet.
- Verfahren nach Anspruch 9, das außerdem das Aufbringen einer Schutzschicht umfasst, die die Umverteilungsschicht und die TEVs bedeckt.
- Verfahren nach Anspruch 9, das außerdem das haftende Befestigen von Lotkugeln auf dem Flip-Chip-Substrat umfasst.
- Verfahren nach Anspruch 9, das außerdem das getrennte Prüfen und Einbrennen des Flip-Chip-Bauelements umfasst.
- Verfahren nach Anspruch 9, das außerdem umfasst: Kleben des zweiten Die mithilfe eines lösbaren Klebemittels an einen Formenträger und Entfernen des Formenträgers von dem zweiten Die.
- Verfahren nach Anspruch 9, das außerdem umfasst: Kleben des Flip-Chip-Bauelements mithilfe eines lösbaren Klebemittels an einen Formenträger und Entfernen des Formenträgers von dem Flip-Chip-Bauelement.
- Verfahren nach Anspruch 14, das außerdem das Verbinden eines Satzes Pfosten mit dem Satz Kontakte auf dem zweiten Die umfasst.
- Verfahren nach Anspruch 13, wobei die Pfosten Kupfer aufweisen.
- Verfahren nach Anspruch 14, das außerdem umfasst: Ausbilden der Einkapselungsmasse über dem zweiten Die und Freilegen der Pfosten.
- Verfahren nach Anspruch 17, wobei das Freilegen der Pfosten das Schleifen der Einkapselungsmasse umfasst bis die Pfosten freiliegen, wobei die Einkapselungsmasse eine im Wesentlichen ebene Oberfläche bildet.
- Verfahren nach Anspruch 17, wobei das Freilegen der Pfosten ein Laserbohren der Einkapselungsmasse umfasst.
- Speichervorrichtung, die umfasst: ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine um den ersten Die und den zweiten Die herum ausgebildete Einkapselungsmasse; einen Satz durch die Einkapselung verlaufende Vias (TEVs), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet, wobei mindestens einer aus der Gruppe, die aus dem ersten Die und dem zweiten Die besteht, eine Speicherfunktion aufweist.
- Elektronische Baueinheit, die umfasst: eine erste elektronische Baueinheit und eine zweite elektronische Baueinheit, die umfasst: ein Flip-Chip-Bauelement mit einem ersten Die, der mit einem Flip-Chip-Substrat verbunden ist; einen zweiten Die, der auf den ersten Die aufgesetzt ist; eine um den ersten Die und den zweiten Die herum ausgebildete Einkapselungsmasse; einen Satz durch die Einkapselung verlaufende Vias (TEVs), durch die ein Satz elektrische Verbindungen von einer ersten Seite der elektronischen Baueinheit zu einer zweiten Seite der elektronischen Baueinheit durch die Einkapselungsmasse zu dem Flip-Chip-Substrat bereitgestellt wird, und eine Umverteilungsschicht, die einen Satz Kontakte auf dem zweiten Die elektrisch mit dem Satz TEVs auf der ersten Seite der elektronischen Baueinheit verbindet, wobei die erste elektronische Baueinheit mit der zweiten elektronischen Baueinheit aufeinandergesetzt ist, um eine elektronische Package-on-Package-Baueinheit (PoP-Baueinheit) auszubilden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/731,123 | 2012-12-31 | ||
US13/731,123 US8729714B1 (en) | 2012-12-31 | 2012-12-31 | Flip-chip wafer level package and methods thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013113469A1 true DE102013113469A1 (de) | 2014-07-03 |
DE102013113469B4 DE102013113469B4 (de) | 2023-04-27 |
Family
ID=50692228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013113469.6A Active DE102013113469B4 (de) | 2012-12-31 | 2013-12-04 | Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren |
Country Status (4)
Country | Link |
---|---|
US (2) | US8729714B1 (de) |
CN (1) | CN103915414B (de) |
DE (1) | DE102013113469B4 (de) |
TW (2) | TWI517342B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105407A1 (de) * | 2016-03-23 | 2017-09-28 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer elektronischen Vorrichtung und elektronische Vorrichtung |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9263394B2 (en) * | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9502364B2 (en) * | 2014-08-28 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor package and method of forming the same |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
CN104538375A (zh) * | 2014-12-30 | 2015-04-22 | 华天科技(西安)有限公司 | 一种扇出PoP封装结构及其制造方法 |
US9583472B2 (en) | 2015-03-03 | 2017-02-28 | Apple Inc. | Fan out system in package and method for forming the same |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9679873B2 (en) | 2015-06-18 | 2017-06-13 | Qualcomm Incorporated | Low profile integrated circuit (IC) package comprising a plurality of dies |
US9373605B1 (en) * | 2015-07-16 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | DIE packages and methods of manufacture thereof |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
KR20170085833A (ko) * | 2016-01-15 | 2017-07-25 | 삼성전기주식회사 | 전자 부품 패키지 및 그 제조방법 |
TWI579984B (zh) * | 2016-02-05 | 2017-04-21 | Siliconware Precision Industries Co Ltd | 電子封裝件及其製法 |
TWI585910B (zh) * | 2016-02-05 | 2017-06-01 | 力成科技股份有限公司 | 扇出型背對背晶片堆疊封裝構造及其製造方法 |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US9960328B2 (en) * | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
CN107871732A (zh) * | 2016-09-23 | 2018-04-03 | 深圳市中兴微电子技术有限公司 | 封装结构 |
US9859255B1 (en) * | 2016-10-01 | 2018-01-02 | Intel Corporation | Electronic device package |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10134716B2 (en) * | 2017-03-16 | 2018-11-20 | Intel Corporatin | Multi-package integrated circuit assembly with through-mold via |
US11735570B2 (en) * | 2018-04-04 | 2023-08-22 | Intel Corporation | Fan out packaging pop mechanical attach method |
US10622321B2 (en) * | 2018-05-30 | 2020-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structures and methods of forming the same |
TWI726500B (zh) * | 2019-11-25 | 2021-05-01 | 東捷科技股份有限公司 | 封裝結構的製造方法 |
DE102022102494A1 (de) * | 2022-02-02 | 2023-08-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauelementepackage und verfahren |
CN114420676B (zh) * | 2022-03-31 | 2022-06-14 | 长电集成电路(绍兴)有限公司 | 一种降低翘曲的芯片级封装结构及其制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6356958B1 (en) * | 1999-02-08 | 2002-03-12 | Mou-Shiung Lin | Integrated circuit module has common function known good integrated circuit die with multiple selectable functions |
US8115301B2 (en) * | 2006-11-17 | 2012-02-14 | Stats Chippac, Inc. | Methods for manufacturing thermally enhanced flip-chip ball grid arrays |
SG149710A1 (en) * | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
US8395267B2 (en) * | 2008-10-30 | 2013-03-12 | Nxp B.V. | Through-substrate via and redistribution layer with metal paste |
JP5097792B2 (ja) * | 2009-08-17 | 2012-12-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 |
US8446017B2 (en) * | 2009-09-18 | 2013-05-21 | Amkor Technology Korea, Inc. | Stackable wafer level package and fabricating method thereof |
JPWO2011037034A1 (ja) * | 2009-09-24 | 2013-02-21 | 旭硝子株式会社 | 離型フィルムおよび発光ダイオードの製造方法 |
US8883559B2 (en) * | 2009-09-25 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP |
US9401330B1 (en) * | 2009-10-13 | 2016-07-26 | Altera Corporation | IC package with non-uniform dielectric layer thickness |
JP5327654B2 (ja) * | 2010-03-18 | 2013-10-30 | マーベル ワールド トレード リミテッド | インタポーザを備える装置および方法 |
US8350381B2 (en) * | 2010-04-01 | 2013-01-08 | Infineon Technologies Ag | Device and method for manufacturing a device |
US8895440B2 (en) | 2010-08-06 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV |
US8866302B2 (en) | 2011-01-25 | 2014-10-21 | Infineon Technologies Ag | Device including two semiconductor chips and manufacturing thereof |
US9385009B2 (en) * | 2011-09-23 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP |
US8723309B2 (en) * | 2012-06-14 | 2014-05-13 | Stats Chippac Ltd. | Integrated circuit packaging system with through silicon via and method of manufacture thereof |
CN102751254A (zh) | 2012-07-18 | 2012-10-24 | 日月光半导体制造股份有限公司 | 半导体封装件、应用其的堆迭封装件及其制造方法 |
US20140057394A1 (en) * | 2012-08-24 | 2014-02-27 | Stmicroelectronics Pte Ltd. | Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made |
-
2012
- 2012-12-31 US US13/731,123 patent/US8729714B1/en active Active
-
2013
- 2013-11-14 TW TW102141481A patent/TWI517342B/zh active
- 2013-11-14 TW TW104135597A patent/TWI587472B/zh not_active IP Right Cessation
- 2013-12-04 DE DE102013113469.6A patent/DE102013113469B4/de active Active
- 2013-12-31 CN CN201310749734.5A patent/CN103915414B/zh active Active
-
2014
- 2014-03-26 US US14/225,647 patent/US20140206142A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105407A1 (de) * | 2016-03-23 | 2017-09-28 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer elektronischen Vorrichtung und elektronische Vorrichtung |
US10886426B2 (en) | 2016-03-23 | 2021-01-05 | Osram Oled Gmbh | Method for producing an electronic device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
TW201605009A (zh) | 2016-02-01 |
CN103915414A (zh) | 2014-07-09 |
CN103915414B (zh) | 2017-10-24 |
TWI517342B (zh) | 2016-01-11 |
TWI587472B (zh) | 2017-06-11 |
US20140206142A1 (en) | 2014-07-24 |
US8729714B1 (en) | 2014-05-20 |
TW201444048A (zh) | 2014-11-16 |
DE102013113469B4 (de) | 2023-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013113469B4 (de) | Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren | |
DE102016015805B3 (de) | Multi-stack-package-on-package-strukturen | |
DE102018116729B3 (de) | Halbleiter-Bauelement-Package und Verfahren | |
DE102016101685B4 (de) | Verfahren zur herstellung eines integrierten fan-out-packages | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102015106053B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102019103993B4 (de) | Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür | |
DE112005001949B4 (de) | Verfahren zum Bereitstellen von Stapelchipelementen | |
DE102019105763A1 (de) | Integriertes photonisches package undverfahren zu dessen herstellung | |
DE102011086354A1 (de) | Multichip-baugruppe auf waferebene | |
DE102012104731B4 (de) | Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser | |
DE102015105990A1 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE102020104147B4 (de) | Halbleiter-bauelemente und verfahren zu deren herstellung | |
DE102019118492A1 (de) | Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben | |
DE102016100523B4 (de) | Multi-Stack-Package-on-Package-Strukturen | |
DE102011008457A1 (de) | Siliziumplättchen-Stapelpaket auf Waferebene | |
DE102012104761A1 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements | |
DE102019109592A1 (de) | Die-stapel und deren ausbildungsverfahren | |
DE102019117199A1 (de) | Fan-out-packages und verfahren zu deren herstellung | |
DE102020119295A1 (de) | Halbleiterbauelemente und verfahren zur herstellung | |
DE102012106892A1 (de) | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis | |
DE102013102230A1 (de) | Halbleiterpackages und Verfahren zu deren Ausbildung | |
DE102020130996A1 (de) | Halbleiter-package und verfahren zu dessen herstellung | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102018108932B4 (de) | Package mit Info-Struktur und Verfahren zu dessen Ausbildung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE |
|
R081 | Change of applicant/patentee |
Owner name: TAHOE RESEARCH, LTD., IE Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE Owner name: INTEL CORPORATION, SANTA CLARA, US Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: TAHOE RESEARCH, LTD., IE Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CA, US |
|
R082 | Change of representative |
Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |