JP5097792B2 - 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 - Google Patents

円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 Download PDF

Info

Publication number
JP5097792B2
JP5097792B2 JP2010095358A JP2010095358A JP5097792B2 JP 5097792 B2 JP5097792 B2 JP 5097792B2 JP 2010095358 A JP2010095358 A JP 2010095358A JP 2010095358 A JP2010095358 A JP 2010095358A JP 5097792 B2 JP5097792 B2 JP 5097792B2
Authority
JP
Japan
Prior art keywords
external electrode
layer
internal electrode
wafer level
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010095358A
Other languages
English (en)
Other versions
JP2011040713A (ja
Inventor
ショップ リ，シュン
ギュ イム，スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100003866A external-priority patent/KR101067133B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011040713A publication Critical patent/JP2011040713A/ja
Application granted granted Critical
Publication of JP5097792B2 publication Critical patent/JP5097792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法に関する。
最近、電子産業では、各製品の軽薄短小化、多機能化及び高性能化が進んでいるが、これらの製品の低価供給を実現するための技術中の一つがパッケージ技術である。このようなパッケージ技術の中でも、ウェーハ上でパッケージングを行うウェーハレベルパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ；ＷＬＰ）が最近注目されている。
一般に、ウェーハレベルパッケージには信号の安定性のためにキャパシタが内蔵されるが、図１は従来の技術に係る２次元平板構造のキャパシタを備えたウェーハレベルパッケージを示す断面図である。
図１に示すように、従来の技術に係る２次元平板構造のキャパシタを備えたウェーハレベルパッケージ１０は、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層１８が形成されたウェーハチップ１２と、前記絶縁層１８に形成された下部電極３４と、前記下部電極３４上に形成された誘電体層３８と、一側が前記ボンディングパッドに連結された状態で前記絶縁層１８上に延長されるが、前記誘電体層３８の上部に延長される再配線層３６と、前記再配線層３６をカバーするように前記絶縁層１８に形成される保護層２８と、前記再配線層３６の他端に形成されたメタルポスト３０と、前記メタルポスト３０に形成された半田ボール１４とを含んでなる。
この際、誘電体層３８の上部に延長される再配線層３６は、キャパシタ部３２の上部電極の役割を同時に果たす。すなわち、キャパシタ部３２は、下部電極３４、再配線層３６、及び誘電体層３８を含んでなり、２次元平板構造を有する。
ところが、このような構造のウェーハレベルパッケージ１０に備えられるキャパシタ部３２は、２次元平板構造を有するから、静電容量を高めるためには誘電定数の大きい誘電体層３８を使用し、あるいは下部電極３４と上部電極の面積を増加させ、あるいは電極間の距離を減らすしかなくて、静電容量を高めるのには限界があった。
また、このような２次元平板構造のキャパシタ部３２は、製作のために別途の追加工程（例えば、スパッタリング及びパターニング工程など）を行わなければならない費用上の問題があった。また、キャパシタ部３２の厚さ増加は、ウェーハレベルパッケージ１０の工程時間の増加や材料浪費などの問題を生じさせるおそれがある。
そこで、本発明は、上述した問題点を解決するために案出されたもので、その目的とするところは、静電容量を増大させることが可能な構造の円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。
本発明の他の目的は、パッケージの厚さが増加せず、キャパシタ製作のための電極形成を別途に行わなくてもよい、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。
上記目的を達成するために、本発明の好適な実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージは、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップと、前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長される再配線層と、前記再配線層に連結され、内部に中空部を有する円筒状の外部電極と、前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、前記外部電極と前記内部電極との間に形成される誘電体層と、前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成され、前記内部電極の上面を露出させる第１オープン部を有する樹脂封止部とを含むことを特徴とする。
ここで、前記再配線層は、前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことが好ましい。
また、前記再配線層は、前記絶縁層の他側に延長されてその上部にメタルポストを備え、前記樹脂封止部は、前記メタルポストをカバーするように形成されるが、前記メタルポストの上面を露出させる第２オープン部を有することが好ましい。
本発明の好適な実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの製造方法は、（Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、（Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有する円形の外部電極部、及び前記中空部内に前記外部電極部と分離されるように形成された円形の内部電極部を有する再配線層を形成する段階と、（Ｃ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、（Ｄ）前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成し、前記樹脂封止部には前記内部電極の上面を露出させる第１オープン部を加工する段階とを含むことを特徴とする。
この際、前記（Ｃ）段階は、（Ｃ１）前記絶縁層の上部に感光性レジストを塗布する段階と、（Ｃ２）前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第１開口部及び第２開口部を形成する段階と、（Ｃ３）前記第１開口部及び前記第２開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、（Ｃ４）前記感光性レジストを除去する段階と、（Ｃ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことが好ましい。
また、前記（Ｃ５）段階において、前記誘電材料は、スクリーンプリント工程によって充填されることが好ましい。
更に、前記（Ｂ）段階において、前記再配線層は、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、前記（Ｃ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、前記（Ｄ）段階において、前記樹脂封止部は、前記メタルポストをカバーするように形成され、前記樹脂封止部には、前記メタルポストの上面を露出させる第２オープン部が加工されることが好ましい。
本発明の特徴及び利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。
これに先立ち、本明細書及び請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されるべきである。
本発明によれば、キャパシタ部が円筒状に形成されるから、２次元平板構造に比べて電極面積が増加して静電容量を大きくすることができ、これによりキャパシタ部のノイズ低減効果が増大する。
そして、本発明によれば、メタルポストに相当する高さでキャパシタ部を形成することにより、キャパシタ部によりパッケージの厚さが増加しなくなる。
また、本発明によれば、従来のメタルポスト形成工程を用いて円筒型キャパシタ部を形成する方法を提供することにより、工程時間及び工程費用を節減することができる。
更に、本発明によれば、円筒型キャパシタ部の大きさ及び外部電極と内部電極間の隙間をフォトリソグラフィーのパターニング技法によって簡単に調整することにより、キャパシタ部の静電容量を容易に調節することができる。
従来の技術に係る２次元平板構造のキャパシタを備えたウェーハレベルパッケージの断面図である。 本発明の好適な実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（１）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（１）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（２）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（２）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（３）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（３）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（４）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（４）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（５）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（５）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（６）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（６）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（７）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（７）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図（８）である。 図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す平面図（８）である。
本発明の目的、特定の利点及び新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、各図面の構成要素に参照番号を付するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
＜円筒型キャパシタを備えたウェーハレベルパッケージの構造：実施例＞
図２は、本発明の好適な実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図２を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ａについて説明する。
図２に示すように、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ａは、ウェーハチップ１０２、再配線層１０８（１０８ａ、１０８ｂ、１０８ｃ）、キャパシタ部、及び樹脂封止部１１８を含んでなる。
ウェーハチップ１０２は、集積回路（図示せず）が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにチップ本体の上面に絶縁層１０６が形成された構造を有する。
再配線層１０８は、ウェーハチップ１０２に形成されたボンディングパッド１０４から他の位置のより大きい配線を誘導するためのもので、ボンディングパッド１０４から絶縁層１０６上の一側に延長されるように形成される。ここで、再配線層１０８の延長された部分は、キャパシタ部の電極が連結される箇所であって、内部に中空部を有する円形の外部電極部１０８ｂ、及び前記中空部の内部に前記外部電極部１０８ｂと分離されるように形成された円形の内部電極部１０８ａを含んでなる。この際、再配線層１０８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）などの導電性金属からなる。
キャパシタ部は、円筒状をし、再配線層１０８に連結される。キャパシタ部は、内部に中空部を有する円筒状の外部電極１１４ｂ、前記中空部内に外部電極１１４ｂと分離されるように形成された円筒状の内部電極１１４ａ、及び外部電極１１４ｂと内部電極１１４ａとの間に形成される誘電体層１１６とを含んでなる。
樹脂封止部１１８は、再配線層１０８及びキャパシタ部を外部環境から保護するためのもので、再配線層１０８を含んで内部電極１１４ａ、外部電極１１４ｂ、及び誘電体層１１６をカバーするように絶縁層１０６の上部に形成される。このような樹脂封止部１１８は、フォトレジスト（ｐｈｏｔｏ−ｒｅｓｉｓｔ）、ポリイミド、エポキシ、及びエポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）からなってもよい。この際、樹脂封止部１１８には、内部電極１１４ａが外部の電極部（図示せず）と連結できるように内部電極１１４ａの上面を露出させる第１オープン部１２０ａを備えることが好ましい。すなわち、本実施例では、外部電極１１４ｂがウェーハチップ１０２から電圧を印加され、内部電極１１４ａが内部電極１１４ａの上面に連結される外部の電極部から電圧を印加される。
一方、本発明では、再配線層１０８がボンディングパッド１０４を基準として絶縁層１０６上の他側に延長されるように形成されるが、前記再配線層１０８の他端部、すなわちポスト部１０８ｃ上には、応力分散のための円筒状のメタルポスト１１４ｃが備えられることが好ましい。この際、メタルポスト１１４ｃも樹脂封止部１１８によってカバーされ、樹脂封止部１１８には、メタルポスト１１４ｃが外部システム連結用の外部接続端子に連結できるように、メタルポスト１１４ｃの上面を露出させる第２オープン部１２０ｂを備えられることが好ましい。
一方、メタルポスト１１４ｃの上部には、腐食防止及び酸化防止のために表面処理層（図示せず）またはＵＢＭ（Ｕｎｄｅｒ Ｂａｌｌ Ｍｅｔａｌ）が形成されることが好ましい。ここで、表面処理層は、例えばニッケル（Ｎｉ）メッキ層またはニッケル合金メッキ層で形成され、あるいは前記ニッケルメッキ層または前記ニッケル合金メッキ層の上部にパラジウム（Ｐｄ）メッキ層、金（Ａｕ）メッキ層、または順次前記パラジウムメッキ層及び前記金メッキ層が形成されてなる構造であって、薄い厚さを有する。
＜円筒型キャパシタを備えたウェーハレベルパッケージの製造方法：実施例＞
図３Ａ及び図３Ｂ〜図１０Ａ及び図１０Ｂは、図２に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して本実施例に係る円筒型キャパシタの製造方法について説明する。
まず、図３Ａ及び図３Ｂに示すように、集積回路（図示せず）が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにチップ本体の上面に絶縁層１０６が形成された構造のウェーハチップ１０２を準備する。
次に、図４Ａ及び図４Ｂに示すように、ボンディングパッド１０４に連結されて絶縁層１０６上に延長される再配線層１０８を形成する。
この際、再配線層１０８は、ボンディングパッド１０４を基準として両側に延長されるように形成される。ここで、ボンディングパッド１０４の一側に延長される部分は、キャパシタ部の電極と連結される箇所であって、内部に中空部を有する円形の外部電極部１０８ｂと、前記中空部の内部に前記外部電極部１０８ｂと分離されるように形成された内部電極部１０８ａとを含んでなる。また、他側に延長される部分は、ポストに連結されるポスト部１０８ｃを構成する。
次いで、図５Ａ及び図５Ｂに示すように、ウェーハチップ１０２の上部にドライフィルム（ＤＦ）などの感光性レジスト１１０を塗布し、内部電極部１０８ａを露出させる第１開口部１１２ａ、外部電極部１０８ｂを露出させる第２開口部１１２ｂ、及びポスト部１０８ｃを露出させる第３開口部１１２ｃを形成する。
この際、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃは、所定のマスクパターン（図示せず）を用い、再配線層１０８の内部電極部１０８ａ、外部電極部１０８ｂ及びポスト部１０８ｃを除いて紫外線に晒して露光し、炭酸ナトリウム（Ｎａ-２ＣＯ３）または炭酸カリウム（Ｋ２Ｏ３）などの現像液を用いて未露光の感光性レジスト１１０を除去することにより形成される。
その後、図６Ａ及び図６Ｂに示すように、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃの内部にメッキ工程を施す。これにより、第１開口部１１２ａには、内部電極１１４ａが形成され、第２開口部１１２ｂには、外部電極１１４ｂが形成され、第３開口部１１２ｃには、メタルポスト１１４ｃが形成される。
この際、内部電極１１４ａ、外部電極１１４ｂ及びメタルポスト１１４ｃは、例えば金、銀、銅、錫よりなる群から選択された１種、または２種以上からなる合金で形成される。
次いで、図７Ａ及び図７Ｂに示すように、感光性レジスト１１０を除去する。この際、感光性レジスト１１０は、例えばＮａＯＨまたはＫＯＨなどの剥離液を用いて剥離される。剥離液のＯＨ−とドライフィルムレジストのカルボキシル基（ＣＯＯＨ＋）との結合過程において、露光された感光性レジスト１１０が捲れることにより、剥離が生ずる。
次いで、図８Ａ及び図８Ｂに示すように、内部電極１１４ａと外部電極１１４ｂとの間に誘電材料を充填し、アニーリング工程を行って誘電体層１１６を形成する。この際、誘電材料は、スクリーンプリント工程によって充填できる。
その後、図９Ａ及び図９Ｂに示すように、内部電極１１４ａ、外部電極１１４ｂ及びメタルポスト１１４ｃをカバーするように、樹脂封止部１１８をウェーハチップ１０２の上部に形成する。この際、樹脂封止部１１８は、プリント方法、成形（ｍｏｌｄｉｎｇ）方法及びスピンコート（ｓｐｉｎ ｃｏａｔｉｎｇ）法の中から選ばれたいずれかの方法によって形成でき、例えばエポキシモールディングコンパウンドからなってもよい。
最後に、図１０Ａ及び図１０Ｂに示すように、内部電極１１４ａの上面を露出させる第１オープン部１２０ａ、及びメタルポスト１１４ｃの上面を露出させる第２オープン部１２０ｂを樹脂封止部１１８に加工する。この際、第１オープン部１２０ａと第２オープン部１２０ｂは、例えばレーザーダイレクトアブレーション（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ａｂｌａｔｉｏｎ：ＬＤＡ）工程によって形成できる。
このような製造工程によって、図２に示した円筒型キャパシタを備えたウェーハレベルパッケージ１００ａが製造される。
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は本発明を具体的に説明するためのものに過ぎない。本発明に係る円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法は、これに限定されないことは言うまでもない。当該分野における通常の知識を有する者であれば、本発明の技術的思想から逸脱することなく、各種の変更例または修正例に想到し得ることは明らかであろう。
本発明の単純な変形または変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
本発明は、ウェーハ上でパッケージングを行うウェーハレベルパッケージに適用可能である。
１０２ ウェーハチップ
１０４ ボンディングパッド
１０６ 絶縁層
１０８ 再配線層
１０８ａ 内部電極部
１０８ｂ 外部電極部
１０８ｃ ポスト部
１１０ 感光性レジスト
１１１ 外周配線層
１１２ａ、１１２ｂ、１１２ｃ 開口部
１１４ａ 内部電極
１１４ｂ 外部電極
１１４ｃ メタルポスト
１１６ 誘電体層
１１８ 樹脂封止部
１２０ａ、１２０ｂ オープン部

Claims (7)

  1. 上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップと、
    前記ボンディングパッドに連結された状態で前記絶縁層の一側へ延長される再配線層と、
    前記再配線層に連結されるように形成され、内部に中空部を有する円筒状の外部電極と、
    前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、
    前記外部電極と前記内部電極との間に形成される誘電体層と、
    前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成され、前記内部電極の上面を露出させる第１オープン部を有する樹脂封止部とを含んでなることを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージ。
  2. 前記再配線層が、
    前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、
    前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことを特徴とする請求項１に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。
  3. 前記再配線層が、前記絶縁層の他側に延長されてその上部にメタルポストを備え、前記樹脂封止部が、前記メタルポストをカバーするように形成されるが、前記メタルポストの上面を露出させる第２オープン部を有することを特徴とする請求項１に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。
  4. （Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、
    （Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有する円形の外部電極部、及び前記中空部内に前記外部電極部と分離されるように形成された円形の内部電極部を有する再配線層を形成する段階と、
    （Ｃ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、
    （Ｄ）前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成し、前記樹脂封止部には前記内部電極の上面を露出させる第１オープン部を加工する段階とを含むことを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
  5. 前記（Ｃ）段階が、
    （Ｃ１）前記絶縁層の上部に感光性レジストを塗布する段階と、
    （Ｃ２）前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第１開口部及び第２開口部を形成する段階と、
    （Ｃ３）前記第１開口部及び前記第２開口部にメッキ工程を施し、内部電極及び外部電極を形成する段階と、
    （Ｃ４）前記感光性レジストを除去する段階と、
    （Ｃ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことを特徴とする請求項４に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
  6. 前記（Ｃ５）段階において、前記誘電材料が、スクリーンプリント工程によって充填されることを特徴とする請求項５に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
  7. 前記（Ｂ）段階において、前記再配線層が、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、
    前記（Ｃ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、
    前記（Ｄ）段階において、前記樹脂封止部が、前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させる第２オープン部が加工されることを特徴とする請求項４に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
JP2010095358A 2009-08-17 2010-04-16 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 Expired - Fee Related JP5097792B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20090075760 2009-08-17
KR10-2009-0075760 2009-08-17
KR10-2010-0003866 2010-01-15
KR1020100003866A KR101067133B1 (ko) 2009-08-17 2010-01-15 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011286286A Division JP5209110B2 (ja) 2009-08-17 2011-12-27 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011040713A JP2011040713A (ja) 2011-02-24
JP5097792B2 true JP5097792B2 (ja) 2012-12-12

Family

ID=43588100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095358A Expired - Fee Related JP5097792B2 (ja) 2009-08-17 2010-04-16 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法

Country Status (2)

Country Link
US (2) US8378452B2 (ja)
JP (1) JP5097792B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009029114B4 (de) * 2009-09-02 2017-06-01 Robert Bosch Gmbh Mikromechanisches System
US20110291264A1 (en) 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof
JP5603191B2 (ja) * 2010-09-28 2014-10-08 株式会社テラプローブ 半導体装置の製造方法
KR101167805B1 (ko) * 2011-04-25 2012-07-25 삼성전기주식회사 패키지 기판 및 이의 제조방법
CN103959463B (zh) * 2011-10-01 2017-03-15 英特尔公司 片上电容器及其组装方法
US8729714B1 (en) * 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9917196B1 (en) * 2016-10-14 2018-03-13 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
MY202342A (en) * 2017-06-08 2024-04-24 Intel Corp Over-molded ic package with in-mold capacitor
WO2023163742A1 (en) * 2022-02-24 2023-08-31 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor module with outer electrode extension
EP4283693A1 (en) * 2022-05-27 2023-11-29 Melexis Technologies NV Trench capacitors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188448A (ja) * 1998-12-22 2000-07-04 Sony Corp 配線基板及びその製造方法
JP4367070B2 (ja) * 2003-09-29 2009-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US7821108B2 (en) * 2008-07-04 2010-10-26 Micron Technology, Inc. Systems and methods for lowering interconnect capacitance through adjustment of relative signal levels
TWI338357B (en) * 2008-07-17 2011-03-01 Unimicron Technology Corp Chip package carrier and manufacturing method thereof
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors

Also Published As

Publication number Publication date
JP2011040713A (ja) 2011-02-24
US20130147014A1 (en) 2013-06-13
US20110037145A1 (en) 2011-02-17
US9153641B2 (en) 2015-10-06
US8378452B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5097792B2 (ja) 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法
US7102219B2 (en) Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP5599276B2 (ja) 半導体素子、半導体素子実装体及び半導体素子の製造方法
US20160315028A1 (en) Multi-chip package structure, wafer level chip package structure and manufacturing process thereof
US11101231B2 (en) Semiconductor package and method of manufacturing the same
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP2006203079A (ja) 半導体装置および半導体装置の製造方法
JP2006108690A (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
US20070207608A1 (en) Semiconductor device and manufacturing process thereof
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
KR101374148B1 (ko) 반도체 패키지 및 이의 제조 방법
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
CN103299410A (zh) 电子元器件模块及电子元器件单元
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP5209110B2 (ja) 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP3877691B2 (ja) 半導体装置
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees