DE102016015805B3 - Multi-stack-package-on-package-strukturen - Google Patents
Multi-stack-package-on-package-strukturen Download PDFInfo
- Publication number
- DE102016015805B3 DE102016015805B3 DE102016015805.0A DE102016015805A DE102016015805B3 DE 102016015805 B3 DE102016015805 B3 DE 102016015805B3 DE 102016015805 A DE102016015805 A DE 102016015805A DE 102016015805 B3 DE102016015805 B3 DE 102016015805B3
- Authority
- DE
- Germany
- Prior art keywords
- die
- package
- component
- vias
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims abstract description 54
- 238000005538 encapsulation Methods 0.000 claims abstract description 49
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 238000005476 soldering Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 93
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 229920002577 polybenzoxazole Polymers 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000001654 germ layer Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon nitride Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
- H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Package, das Folgendes umfasst:einen ersten Bauelement-Die (58);ein erstes Verkapselungsmaterial (66), das den ersten Bauelement-Dies verkapselt, wobei eine Unterseite des ersten Bauelement-Dies koplanar mit einer Unterseite des ersten Verkapselungsmaterials ist;erste dielektrische Schichten (68), die unter dem ersten Bauelement-Die (58) liegen;erste Umverteilungsleitungen (70), die sich in den ersten dielektrischen Schichten (68) befinden und elektrisch mit dem ersten Bauelement-Die (58)gekoppelt sind;zweite dielektrischen Schichten (50), die über dem ersten Bauelement-Die liegen (58);zweite Umverteilungsleitungen (52), die sich in den zweiten dielektrischen Schichten (50) befinden und elektrisch mit den ersten Umverteilungsleitungen (70) gekoppelt sind;ein zweiter Bauelement-Die (34), der über den zweiten Umverteilungsleitungen (52) liegt und elektrisch mit ihnen gekoppelt ist, wobei keine Lötregion den zweiten Bauelement-Die (34) mit den zweiten Umverteilungsleitungen (52) verbindet;ein zweites Verkapselungsmaterial (48), das den zweiten Bauelement-Die (34)verkapselt;einen dritten Bauelement-Die (234), der elektrisch mit den zweiten Umverteilungsleitungen (52) gekoppelt ist; undein drittes Verkapselungsmaterial (90), das den dritten Bauelement-Die (234) verkapselt,wobei der dritte Bauelement-Die (234) über dem zweiten Bauelement-Die (34) liegt und das Package des Weiteren Lötregionen (84) umfasst, die den dritten Bauelement-Die (234) elektrisch mit den zweiten Umverteilungsleitungen (52) koppeln.
Description
- HINTERGRUND
- In einem konventionellen Integrated Fan-out (InFO)-Prozess wird ein oberes Package, in dem ein erster Bauelement-Die gebondet ist, an ein unteres Package gebondet. In dem unteren Package kann sich auch ein Bauelement-Die verkapselt befinden. Mittels des InFO-Prozesses wird der Integrationsgrad der Packages erhöht.
- In einem InFo-Prozess des Standes der Technik wird zuerst das untere Package gebildet, was das Verkapseln eines Bauelement-Die und mehrerer durchgeformter Durchkontaktierungen mit einer Vergussmasse enthält. Es werden Umverteilungsleitungen gebildet, die mit dem Bauelement-Die und den durchgeformten Durchkontaktierungen verbunden sind. Ein oberes Package, das Bauelement-Dies enthalten kann, die an ein zusätzliches Package-Substrat gebondet sind, wird dann durch Lötverbindungen an das untere Package gebondet.
-
DE 11 2011 104 502 T5 offenbart eine Vorrichtung mit einem Substrat, auf dem eine Vielzahl von Bauelemente-Dies ausgebildet sind, die über Durchkontaktierungen miteinander elektrisch verbunden sind. -
US 2015 / 0 303 174 A1 -
WO 2012/ 012 338 A1 3A ,3B drei Chips gestapelt mit Umverteilungen über und unter den ersten beiden Chips 304A und 304B und den dritten Chip 308 mit Lot 312 darauf montiert. Durchkontakte gehen durch ein einziges Verkapselungsmaterial des Substrates 306. - Figurenliste
- Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
-
1 bis11A veranschaulichen die Querschnittansichten von Zwischenstufen bei der Herstellung eines Package, das Multi-Stack-Dies gemäß einigen Ausführungsformen enthält. -
12 veranschaulicht die Querschnittansicht eines Beispiel-Packages, das Multi-Stack-Dies enthält. -
11B und13 bis16 veranschaulichen die Querschnittansichten von Packages, die Multi-Stack-Dies gemäß einigen Ausführungsformen enthalten. -
17 veranschaulicht einen Prozessablauf zum Bilden eines Package gemäß einigen Ausführungsformen. - DETAILLIERTE BESCHREIBUNG
- Die vorliegende Erfindung bezieht sich auf ein Package nach Anspruch 1. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
- Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
- Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
- Es werden ein Multi-Stack-Package und das Verfahren zum Bilden des Package gemäß verschiedenen beispielhaften Ausführungsformen bereitgestellt. Es werden einige Variationen von einigen Ausführungsformen besprochen. In allen der verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszahlen zum Bezeichnen gleicher Elemente verwendet. In der gesamten Beschreibung bezieht sich der Begriff „Multi-Stack-Package“ auf ein Package, in dem zwei oder mehr Ebenen von Bauelement-Dies, die in einem Verkapselungsmaterial verkapselt sind, keine Lötregionen dazwischen aufweisen. Des Weiteren werden in der gesamten Beschreibung die Flächen von Bauelement-Dies, die Metallpföstchen aufweisen, als die Vorderflächen der jeweiligen Bauelement-Dies bezeichnet, und die Flächen, die den Vorderflächen gegenüber liegen, werden als Rückflächen bezeichnet. Die Rückflächen sind gemäß einigen Ausführungsformen auch die Flächen von Halbleitersubstraten der jeweiligen Bauelement-Dies.
- Die
1 bis11A veranschaulichen die Querschnittansichten von Zwischenstufen bei der Herstellung eines Package gemäß einigen Ausführungsformen. In der anschließenden Besprechung werden die in den1 bis11A gezeigten Prozessschritte anhand des in17 gezeigten Prozessablaufs600 besprochen. - Die
1 und2 veranschaulichen die Bildung von Durchkontaktierungen32 . Der entsprechende Schritt ist in dem in17 gezeigten Prozessablauf als Schritt602 gezeigt. Wie in1 zu sehen, wird ein Träger20 bereitgestellt, und eine Klebeschicht22 wird über dem Träger20 angeordnet. Der Träger20 kann ein leerer Glasträger, eine leerer Keramikträger oder dergleichen sein und kann eine Form eines Halbleiterwafers mit einer in der Draufsicht runden Form haben. Der Träger20 wird mitunter als ein Trägerwafer bezeichnet. Die Klebeschicht22 kann zum Beispiel aus einem Licht-zu-Wärme-Umwandlungs (Lightto-Heat Conversion, LTHC)-Material gebildet werden, obgleich auch andere Arten von Klebstoffen verwendet werden können. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann sich die Klebeschicht22 unter der Wärme von Licht zersetzen und kann dadurch den Träger20 von der darauf gebildeten Struktur lösen. - Wie ebenfalls in
1 zu sehen, wird die dielektrische Schicht24 über der Klebeschicht22 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht24 eine Polymerschicht, die aus einem Polymer besteht, das ein lichtempfindliches Polymer sein kann, wie zum Beispiel Polybenzoxazol (PBO)-Polyimid oder dergleichen. Gemäß einigen Ausführungsformen wird die dielektrische Schicht24 durch ein Nitrid, wie zum Beispiel Siliziumnitrid, ein Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) oder dergleichen gebildet. - Eine leitfähige Keimschicht
26 wird über der dielektrischen Schicht24 zum Beispiel durch physikalisches Aufdampfen (PVD) ausgebildet. Die leitfähige Keimschicht26 kann eine metallische Keimschicht sein, die Kupfer, Aluminium, Titan, Legierungen davon oder mehrere Schichten davon enthält. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die leitfähige Keimschicht26 eine erste Metallschicht, wie zum Beispiel eine (nicht gezeigte) Titanschicht, und eine zweite Metallschicht, wie zum Beispiel eine (nicht gezeigte) Kupferschicht, über der ersten Metallschicht. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält die leitfähige Keimschicht26 eine einzelne Metallschicht, wie zum Beispiel eine Kupferschicht, die aus im Wesentlichen reinem Kupfer oder einer Kupferlegierung gebildet werden kann. - Wie in
1 gezeigt, wird eine Maskenschicht28 (wie zum Beispiel ein Photoresist) über der leitfähigen Keimschicht26 aufgebracht und wird dann unter Verwendung einer Photolithografiemaske strukturiert. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Maskenschicht28 durch einen Trockenfilm gebildet, der auf die leitfähige Keimschicht26 laminiert wird. Gemäß einigen Ausführungsformen wird die Maskenschicht28 aus einem Photoresist gebildet, der durch Aufschleudern aufgebracht wird. Im Ergebnis des Strukturierens (Belichtung und Entwicklung) werden Öffnungen30 in der Maskenschicht28 gebildet, durch die hindurch einige Abschnitte der leitfähigen Keimschicht26 frei gelegt werden. - Durchkontaktierungen
32 werden in den Öffnungen30 durch Plattierung gebildet, bei der es sich um Elektroplattierung oder chemische Plattierung handeln kann. Die Durchkontaktierungen32 werden auf die frei gelegten Abschnitte der leitfähigen Keimschicht26 plattiert. Die Durchkontaktierungen32 sind leitfähig und können metallische Durchkontaktierungen sein, die Kupfer, Aluminium, Wolfram, Nickel oder Legierungen davon enthalten. Zu den Draufsichtformen von Durchkontaktierungen32 gehören beispielsweise Rechtecke, Quadrate, Kreise und dergleichen. Die Höhen der Durchkontaktierungen32 werden durch die Dicke der anschließend angeordneten Bauelement-Dies34 (3 ) bestimmt, wobei die Höhen der Durchkontaktierungen32 gemäß einigen Ausführungsformen der vorliegenden Offenbarung geringfügig größer als die, oder gleich der, Dicke der Bauelement-Dies34 sind. - Nach dem Plattieren der Durchkontaktierungen
32 wird die Maskenschicht28 entfernt. Infolge dessen werden die Abschnitte der leitfähigen Keimschicht26 , die zuvor durch die Maskenschicht28 bedeckt waren, frei gelegt. Als Nächstes wird ein Ätzschritt ausgeführt, um die frei gelegten Abschnitte der leitfähigen Keimschicht26 zu entfernen, wobei das Ätzen ein anisotropes oder isotropes Ätzen sein kann. Die Abschnitte der leitfähigen Keimschicht26 (1 ), die durch Durchkontaktierungen32 überlappt werden, bleiben hingegen ungeätzt. Die entstehenden Durchkontaktierungen32 sind in2 gezeigt. In der gesamten Beschreibung werden die verbleibenden darunterliegenden Abschnitte der leitfähigen Keimschicht26 als die unteren Abschnitte der Durchkontaktierungen32 bezeichnet und nicht separat gezeigt. Die leitfähige Keimschicht26 und die darüberliegenden Abschnitte der Durchkontaktierungen32 können gegebenenfalls klar erkennbare Grenzflächen haben. Zum Beispiel kann die Kupferschicht in der leitfähigen Keimschicht26 mit den Durchkontaktierungen32 ohne klar erkennbare Grenzflächen fusioniert werden. Die Titanschicht in der leitfähigen Keimschicht26 könnte von den Kupfer-haltigen Durchkontaktierungen32 klar unterscheidbar sein. Als ein Ergebnis des Ätzens der leitfähigen Keimschicht26 wird die dielektrische Schicht24 frei gelegt. -
3 veranschaulicht die Platzierung von Bauelement-Dies34 über der dielektrischen Schicht24 . Der entsprechende Schritt ist in dem in17 gezeigten Prozessablauf als Schritt604 gezeigt. Die Bauelement-Dies34 können mittels Die-Attach-Filmen38 , bei denen es sich um Klebefilme handelt, an die dielektrische Schicht24 angehaftet werden. Die Ränder der Die-Attach-Filme38 enden zusammen mit den jeweiligen Rändern von Bauelement-Dies34 (bzw. sind auf diese ausgerichtet). Bauelement-Dies34 können Halbleitersubstrate36 enthalten, die Rückflächen (nach unten weisende Flächen) haben, die in physischem Kontakt mit den jeweiligen darunterliegenden Die-Attach-Filmen38 stehen. Die Bauelement-Dies34 enthalten des Weiteren integrierte Schaltkreis-Bauelemente40 (wie zum Beispiel aktive Bauelemente oder passive Bauelemente) auf den Vorderflächen (den nach oben weisenden Flächen) der jeweiligen Halbleitersubstrate36 . Die Bauelement-Dies34 können Speicher-Dies sein, wie zum Beispiel Static Random Access Memory (SRAM)-Dies, Dynamic Random Access Memory (DRAM)-Dies, Flash-Speicher-Dies usw. Die Bauelement-Dies34 können zueinander identisch sein. - Gemäß einigen Ausführungsformen haben die Bauelement-Dies
34 keine Durchkontaktierungen in den Halbleitersubstraten36 . Gemäß alternativen Ausführungsformen haben die Bauelement-Dies34 Durchkontaktierungen42 , die sich in das Halbleitersubstrat36 erstrecken. In den Ausführungsformen, in denen es Durchkontaktierungen42 gibt, können gegebenenfalls Durchkontaktierungen32 ausgebildet werden, da die Durchkontaktierungen42 als die elektrischen Verbindungen fungieren können, die die leitfähigen Strukturelemente miteinander verbinden, die über und unter den Bauelement-Dies34 liegen. Dementsprechend brauchen Durchkontaktierungen32 nicht ausgebildet zu werden, und die entsprechenden Herstellungskosten können eingespart werden. Gemäß einigen Ausführungsformen dienen einige oder alle der Durchkontaktierungen42 allein zum elektrischen Verbinden der leitfähigen Strukturelemente, die über und unter den Bauelement-Dies34 liegen, miteinander, und sind nicht elektrisch mit aktiven oder passiven Bauelementen40 , wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerständen usw., verbunden oder gekoppelt. Wenn in dieser Beschreibung Strukturelemente (wie zum Beispiel Durchkontaktierungen32 und42 ) in Strichlinie gezeigt sind, so wird damit angedeutet, dass diese Strukturelemente vorhanden sein können, aber nicht müssen. - Die Bauelement-Dies
34 können Metallpföstchen44 nahe ihren Oberseiten enthalten. Die Metallpföstchen44 sind elektrisch mit integrierten Schaltkreisen40 im Inneren der Bauelement-Dies34 gekoppelt. Gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung werden die Metallpföstchen44 durch dielektrische Schichten46 bedeckt, wobei die Oberseiten der dielektrischen Schichten46 höher sind als die Oberseiten der Metallpföstchen44 . Die dielektrischen Schichten46 erstrecken sich des Weiteren in die Lücken zwischen den Metallpföstchen44 . Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung sind die Oberseiten der Metallpföstchen44 mit den Oberseiten der jeweiligen dielektrischen Schichten46 koplanar. Die dielektrischen Schichten46 können gemäß einigen beispielhaften Ausführungsformen aus einem Polymer gebildet werden, wie zum Beispiel Polybenzoxazol (PBO) oder Polyimid. Die Metallpföstchen44 können Kupferpföstchen sein und können auch andere leitfähige bzw. metallische Materialien enthalten, wie zum Beispiel Aluminium, Nickel oder dergleichen. - Wie in
4 zu sehen, wird Verkapselungsmaterial48 auf die Bauelement-Dies34 und Durchkontaktierungen32 gegossen. Der entsprechende Schritt ist in dem in17 gezeigten Prozessablauf als Schritt606 gezeigt. Das Verkapselungsmaterial48 füllt die Lücken zwischen benachbarten Bauelement-Dies34 und umgibt jeden der Bauelement-Dies34 und jede der Durchkontaktierungen32 . Das Verkapselungsmaterial48 kann eine Vergussmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz enthalten. Nach dem Verkapselungsprozess sind die Oberseiten des Verkapselungsmaterials48 höher als die Oberseiten der Metallpföstchen44 und Durchkontaktierungen32 . - Als Nächstes wird ein Planarisierungsschritt, wie zum Beispiel ein chemisch-mechanischer Polier (CMP)-Schritt oder ein Schleifschritt, ausgeführt, um das Verkapselungsmaterial
48 zu planarisieren, bis die Durchkontaktierungen32 frei liegen. Die Metallpföstchen44 der Bauelement-Dies34 werden ebenfalls im Ergebnis der Planarisierung frei gelegt. Aufgrund der Planarisierung sind die Oberseiten der Durchkontaktierungen32 im Wesentlichen bündig (koplanar) mit den Oberseiten der Metallpföstchen44 und sind im Wesentlichen bündig (koplanar) mit den Oberseiten des Verkapselungsmaterials48 . - Wie in
5 zu sehen, werden mehrere dielektrische Schichten50 und die jeweiligen Umverteilungsleitungen (Redistribution Lines, RDLs)52 über dem Verkapselungsmaterial48 , den Durchkontaktierungen32 und den Metallpföstchen44 gebildet. Der entsprechende Schritt ist in dem in17 gezeigten Prozessablauf als Schritt608 gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten50 aus einem oder mehreren Polymeren, wie zum Beispiel PBO, Polyimid oder dergleichen gebildet. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten50 aus einem oder mehreren anorganischen dielektrischen Materialien, wie zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, gebildet. - Die RDLs
52 werden elektrisch mit den Metallpföstchen44 und den Durchkontaktierungen32 gekoppelt und können die Metallpföstchen44 und die Durchkontaktierungen32 miteinander verbinden. Die RDLs52 können metallische Leiterbahnen (Metallleitungen) und Durchkontaktierungen enthalten, die unter den metallischen Leiterbahnen liegen und mit ihnen verbunden sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDLs52 durch einen Plattierungsprozess gebildet, wobei jede der RDLs52 eine (nicht gezeigte) Keimschicht und ein plattiertes metallisches Material über der Keimschicht enthält. Die Keimschicht und das plattierte metallische Material können aus dem gleichen Material oder aus verschiedenen Materialien gebildet werden. - Wie in
5 zu sehen, enthalten die dielektrischen Schichten50 eine obere dielektrische Schicht über den RDLs52 , wobei einige metallische Kontaktinseln von RDLs52 durch Öffnungen54 in der oberen dielektrischen Schicht50 hindurch frei liegen. - Als Nächstes, wie in
6 zu sehen, werden Durchkontaktierungen56 über den dielektrischen Schichten50 und den RDLs52 gebildet. Der entsprechende Schritt ist als Schritt610 in dem in17 gezeigten Prozessablauf gezeigt. Der Herstellungsprozess kann Folgendes enthalten: Ausbilden einer (nicht gezeigten) Keimschicht über den dielektrischen Schichten50 , die sich in Öffnungen54 erstreckt (5 ), Ausbilden einer (nicht gezeigten) strukturierten Maskenschicht mit Öffnungen54 , die zu den Öffnungen in der strukturierten Maskenschicht hin frei liegen, Plattieren von Durchkontaktierungen56 in den Öffnungen in der strukturierten Maskenschicht, Entfernen der strukturierten Maskenschicht, und Ätzen der Keimschicht. - Die Keimschicht aus Durchkontaktierungen
56 kann eine Titanschicht und eine Kupferschicht über der Titanschicht enthalten. Das plattierte Material kann eine gleichmäßige Zusammensetzung haben und kann aus Kupfer oder einer Kupferlegierung gebildet werden. Das plattierte Material enthält einige Abschnitte über der Oberseite der oberen dielektrischen Schicht50 und weitere Abschnitte, die sich in Öffnungen54 hinein erstrecken (5 ). -
6 veranschaulicht auch die Adhäsion des Bauelement-Dies58 auf der dielektrischen Schichten50 zum Beispiel durch den Die-Attach-Film60 . Der entsprechende Schritt ist als Schritt612 in dem in17 gezeigten Prozessablauf gezeigt. Die Rückfläche des Bauelement-Dies58 , die die Rückfläche des Halbleitersubstrats in dem Bauelement-Die58 sein kann, steht mit dem Die-Attach-Film60 in Kontakt. Der Bauelement-Die58 kann ein Logik-Die sein, wie zum Beispiel ein Zentraler-Verarbeitungseinheit (CPU)-Die, eine Grafischer-Verarbeitungseinheit (GPU)-Die oder dergleichen. Der Bauelement-Die58 enthält Metallpföstchen62 in der dielektrischen Oberflächenschicht64 . Die dielektrische Oberflächenschicht64 kann zum Beispiel aus PBO oder anderen dielektrischen Materialien gebildet werden. -
7 veranschaulicht die Verkapselung der Durchkontaktierungen56 und der Bauelement-Dies58 mit dem Verkapselungsmaterial66 . Der entsprechende Schritt ist als Schritt614 in dem in17 gezeigten Prozessablauf gezeigt. Das Verkapselungsmaterial66 kann eine Vergussmasse sein. Nach dem Auftragen und Aushärten des Verkapselungsmaterials66 wird eine Planarisierung ausgeführt, um überschüssiges Verkapselungsmaterial66 zu entfernen, dergestalt, dass Durchkontaktierungen56 und Metallpföstchen62 frei gelegt werden. - Als Nächstes, wie in
8 zu sehen, werden die dielektrischen Schichten68 und RDLs70 über dem Verkapselungsmaterial66 und den Bauelement-Dies58 gebildet. Der entsprechende Schritt ist als Schritt616 in dem in17 gezeigten Prozessablauf gezeigt. Die dielektrischen Schichten68 können auch aus Polymeren gebildet werden, wie zum Beispiel PBO oder Polyimid. Die RDLs70 sind elektrisch mit den Durchkontaktierungen56 und den Metallpföstchen62 gekoppelt. Des Weiteren können die RDLs70 auch die Durchkontaktierungen56 elektrisch mit den Metallpföstchen62 verbinden. - Wie des Weiteren in
8 zu sehen, werden gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung Lötmetallisierungen (Under-Bump-Metallurgies, UBMs)72 und elektrische Verbinder74 gebildet. Die elektrischen Verbinder74 sind elektrisch mit RDLs70 und52 , Metallpföstchen62 und44 und/oder Durchkontaktierungen32 ,42 und56 gekoppelt. Die Ausbildung elektrischer Verbinder74 kann das Anordnen von Lotperlen über RDLs70 und das anschließende Wiederaufschmelzen der Lotperlen enthalten. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält die Ausbildung von elektrischen Verbindern74 das Ausführen eines Plattierungsprozesses, um Lötregionen über den RDLs70 zu bilden, und das anschließende Wiederaufschmelzen der Lötregionen. Die elektrischen Verbinder74 können auch Metallpföstchen oder Metallpföstchen und Lotkappen enthalten, die ebenfalls durch Plattieren gebildet werden können. - In der gesamten Beschreibung wird die Struktur über der Klebeschicht
22 als Waferebenen-Package76 bezeichnet, das ein Verbundwafer sein kann. Als Nächstes wird das Package76 von dem Träger20 entbondet. Gemäß einigen beispielhaften Entbondungsprozessen, wie in9 gezeigt, wird der Träger78 an dem Package76 angebracht, um die elektrischen Verbinder74 zu schützen. Der entsprechende Schritt ist als Schritt618 in dem in17 gezeigten Prozessablauf gezeigt. Der Träger78 kann ein Zertrennungsband sein, das auf einem (nicht gezeigten) Zertrennungsrahmen befestigt ist. Das Entbonden wird zum Beispiel ausgeführt, indem man ein UV-Licht oder einen Laser auf die Klebeschicht22 projiziert (8 ). Wenn zum Beispiel die Klebeschicht22 aus LTHC-Material besteht, so bewirkt die durch das Licht oder den Laser erzeugte Wärme, dass das LTHC-Material zersetzt wird, woraufhin der Träger20 von dem Waferebenen-Package76 abgelöst wird. Die resultierende Struktur ist in9 gezeigt. -
10 veranschaulicht das Strukturieren zum Herstellen von Öffnungen80 in der dielektrischen Schicht24 . Der entsprechende Schritt ist als Schritt620 in dem in17 gezeigten Prozessablauf gezeigt. Wenn zum Beispiel die dielektrische Schicht24 eine Polymerschicht ist, so kann sie unter Verwendung eines Laserbohrers strukturiert werden, um die Abschnitte zu entfernen, die die Durchkontaktierungen32 überlappen, dergestalt, dass die Durchkontaktierungen32 durch die Öffnungen80 frei gelegt werden. -
11A veranschaulicht das Bonden des Package200 an das Package76 , wodurch das PoP-Package82 gebildet wird. Der entsprechende Schritt ist als Schritt622 in dem in17 gezeigten Prozessablauf gezeigt. Die Packages76 und200 werden auch als ein primäres Package bzw. ein sekundäres Package bezeichnet. Das Bonden wird durch Lötregionen84 ausgeführt, die die Durchkontaktierungen32 mit den metallischen Kontaktinseln in dem darüber liegenden Package200 verbinden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Package200 ein oder mehrere Bauelement-Dies234 , die Speicher-Dies, wie zum Beispiel SRAM-Dies, DRAM-Dies oder dergleichen sein können. Die Bauelement-Dies234 können auch mit den Bauelement-Dies34 identisch sein. Die Speicher-Dies sind gemäß einigen beispielhaften Ausführungsformen ebenfalls an das Package-Substrat202 gebondet. Das Verkapselungsmaterial90 verkapselt die Bauelement-Dies234 , wobei das Verkapselungsmaterial90 eine Vergussmasse, eine Formunterfüllung usw. sein kann. Nach dem Bonden des sekundären Package200 an das primäre Package76 wird eine Unterfüllung86 in die Lücke zwischen dem sekundären Package200 und dem primären Package76 gefüllt und dann ausgehärtet. Dann kann ein Die-Sägevorgang ausgeführt werden, um das Package82 in einzelne Packages88 zu zersägen, die zueinander identisch sind. Der entsprechende Schritt ist als Schritt624 in dem in17 gezeigten Prozessablauf gezeigt. - Im Ergebnis des Die-Sägevorgangs sind die jeweiligen Ränder des Verkapselungsmaterials
48 , des Verkapselungsmaterials66 , der dielektrischen Schichten50 und der dielektrischen Schichten68 aufeinander ausgerichtet. Die Ränder des Verkapselungsmaterials90 und des Package-Substrats202 können gegebenenfalls auf die Ränder des darunterliegenden Package76 ausgerichtet sein. - Gemäß einigen Ausführungsformen, in denen Durchkontaktierungen
42 gebildet werden, wird nach dem Ausbilden der in9 gezeigten Struktur eine Rückseitenschleifen ausgeführt, um Die-Attach-Filme38 und einige Abschnitte der Halbleitersubstrate36 zu entfernen, bis Durchkontaktierungen42 frei liegen. Als Nächstes werden, wie in11B gezeigt, RDLs43 über - und in elektrischer Kopplung mit - Durchkontaktierungen42 gebildet. Durchkontaktierungen32 können gemäß einigen Ausführungsformen gegebenenfalls gebildet werden, wenn Durchkontaktierungen42 gebildet werden. Gemäß einigen Ausführungsformen fungieren die Durchkontaktierungen42 als die Zwischenverbindung zwischen RDLs43 und RDLs52 (durch (nicht gezeigte) Metallleitungen und Durchkontaktierungen zwischen Durchkontaktierungen42 und Metallpföstchen44 ). Durchkontaktierungen42 brauchen allein für die Zwischenverbindung von RDLs43 und52 verwendet zu werden und sind mit keinerlei passiven oder aktiven Bauelementen in den Bauelement-Dies34 elektrisch gekoppelt. Dies hat den Vorteil, dass die Gesamtzahl der Durchkontaktierungen verringert werden kann, da die Durchkontaktierungen42 kleiner gebildet werden können als die Durchkontaktierungen32 . Des Weiteren werden die Kosten eingespart, die anderenfalls zum Herstellen von Durchkontaktierungen32 anfallen. - In dem in den
11A und11B gezeigten Package bilden die Bauelement-Dies58 ,34 und234 ein Multi-Stack-Package, das zwei Verkapselungsregionen bzw. -materialien enthält, die durch Zwischendielektrikumschichten50 und RDLs52 getrennt sind. Das Stapeln der Bauelement-Dies34 über dem verkapselten Bauelement-Die58 führt zu einem sehr dünnen Package, da keine Lötverbindungen zwischen den Bauelement-Dies34 und dem Bauelement-Die58 verwendet. Des Weiteren können zwei oder mehr Bauelement-Dies34 in demselben Verkapselungsmaterial48 angeordnet sein, und darum wird die Höhe des Package88 weiter reduziert. Der Platzbedarf (die Fläche in der Draufsicht) des Package88 wird jedoch nicht vergrößert, da der Bauelement-Die58 eine größere Fläche in der Draufsicht hat als die Bauelement-Dies34 . - Die
12 veranschaulicht die Querschnittansicht eines Beispiel-Packages, das Multi-Stack-Dies enthält. Die13 bis16 veranschaulichen Packages88 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie die gleichen Komponenten, die in den Ausführungsformen, die in den1 bis11A und11B gezeigt sind, durch gleiche Bezugszahlen bezeichnet sind. Die Details bezüglich des Herstellungsprozesses und der Materialien der in12 bis16 gezeigten Komponenten sind somit in der Besprechung der in1 bis11A und11B gezeigten Ausführungsformen zu finden. In jeder dieser Ausführungsformen können die Bauelement-Dies234 mit den Bauelement-Dies34 identisch oder von ihnen verschieden sein. Des Weiteren werden in dem in jeder der12 bis16 gezeigten Package entweder Durchkontaktierungen32 oder Durchkontaktierungen42 gebildet, oder sowohl Durchkontaktierungen32 als auch Durchkontaktierungen42 werden gebildet. -
12 veranschaulicht ein Package88 , das keine Lötregionen zwischen verschiedenen Ebenen der Bauelement-Dies58 ,34 und234 aufweist. Die Bauelement-Dies234 sind durch RDLs92 , die in den dielektrischen Schichten94 gebildet sind, elektrisch mit den Bauelement-Dies34 gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann der Herstellungsprozess der Struktur in12 das Verkapseln der Bauelement-Dies234 in Verkapselungsmaterial90 enthalten, gefolgt vom Bilden von RDLs92 und dielektrischen Schichten94 . Die anschließenden Schritte sind im Wesentlichen in den1 bis8 gezeigt. Unter Verwendung des Packages in12 wird die Dicke des resultierenden Package88 weiter reduziert, da es keine Lötregion in dem resultierenden Package gibt. -
13 veranschaulicht das Package88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den11A und11B , außer das das primäre Package76 eine einzige Ebene des Bauelement-Dies58 hat, während das sekundäre Package200 mehrere gestapelte Bauelement-Dies34 und234 enthält. -
14 veranschaulicht das Package88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den11A und11B , außer dass sowohl das primäre Package76 als auch das sekundäre Package200 mehrere gestapelte Bauelement-Dies enthalten. Zum Beispiel enthält das primäre Package76 den Bauelement-Die58 und Bauelement-Dies34 , die ein Multi-Stack-Package bilden. Das sekundäre Package200 enthält den Bauelement-Die234 und Bauelement-Dies334 , die ein Multi-Stack-Package bilden. Die Bauelement-Dies234 können mit den Bauelement-Dies334 identisch oder von den Bauelement-Dies334 verschieden sein. Die Bauelement-Die334 sind des Weiteren in dem Verkapselungsmaterial348 verkapselt. -
15 veranschaulicht das Package88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in den11A und11B , außer dass das sekundäre Package200 die Bauelement-Dies434 enthält, die durch Drahtbondungen an das jeweilige Package-Substrat202 gebondet sind. Die Bauelement-Dies34 können von den Bauelement-Dies234 verschieden sein. Zum Beispiel können die Bauelement-Dies34 DRAM-Dies sein, während die Bauelement-Dies234 Flash-Speicher-Dies sein können. -
16 veranschaulicht das Package88 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich den Ausführungsformen in15 , außer dass die Bauelement-Dies34 in15 durch Die-Stapel 34' ersetzt sind, wobei jeder der Die-Stapel 34' mehrere miteinander verbondete Bauelement-Dies534 enthält. Die Die-Stapel 34' werden im Voraus gebildet, bevor sie zum Bilden des Package88 verwendet werden. Die Bauelement-Dies534 in den Stapeln 34' sind durch Lötregionen536 verbondet. Des Weiteren enthalten die Bauelement-Dies534 Durchkontaktierungen538 , die die jeweiligen Halbleitersubstrate durchdringen. - Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Merkmale. Durch das Bilden von Multi-Stack-Packages entfallen entweder die Lötregionen, die in konventionellen Package-on-Package (PoP)-Strukturen verwendet werden, oder werden wenigstens zahlenmäßig reduziert. Dementsprechend wird die Dicke des resultierenden Package verringert.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package einen ersten Bauelement-Die und ein erstes Verkapselungsmaterial, das den ersten Bauelement-Die verkapselt. Eine Unterseite des ersten Bauelement-Die ist mit einer Unterseite des ersten Verkapselungsmaterials koplanar. Erste dielektrische Schichten liegen unter dem ersten Bauelement-Die. Erste Umverteilungsleitungen befinden sich in den ersten dielektrischen Schichten und sind elektrisch mit dem ersten Bauelement-Die gekoppelt. Zweite dielektrische Schichten liegen über dem ersten Bauelement-Die. Zweite Umverteilungsleitungen befinden sich in den zweiten dielektrischen Schichten und sind elektrisch mit den ersten Umverteilungsleitungen gekoppelt. Ein zweiter Bauelement-Die liegt über den zweiten Umverteilungsleitungen und ist elektrisch mit ihnen gekoppelt. Keine Lötregion verbindet den zweiten Bauelement-Die mit den zweiten Umverteilungsleitungen. Ein zweites Verkapselungsmaterial verkapselt den zweiten Bauelement-Die. Ein dritter Bauelement-Die ist elektrisch mit den zweiten Umverteilungsleitungen gekoppelt. Ein drittes Verkapselungsmaterial verkapselt den dritten Bauelement-Die.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren Folgendes: Anordnen eines ersten Bauelement-Dies über einem Träger, Verkapseln des ersten Bauelement-Dies in einem ersten Verkapselungsmaterial, Ausführen einer ersten Planarisierung zum Freilegen erster Metallpföstchen in dem ersten Bauelement-Die, Bilden erster dielektrischer Schichten über dem ersten Bauelement-Die und dem ersten Verkapselungsmaterial, und Bilden erster Umverteilungsleitungen in den ersten dielektrischen Schichten. Die ersten Umverteilungsleitungen werden elektrisch mit den ersten Metallpföstchen gekoppelt. Das Verfahren enthält des Weiteren Folgendes: Anhaften eines zweiten Bauelement-Dies an eine Oberseite der ersten dielektrischen Schichten, Ausbilden einer ersten Durchkontaktierung über den ersten dielektrischen Schichten, Verkapseln des zweiten Bauelement-Dies und der ersten Durchkontaktierung in einem zweiten Verkapselungsmaterial, Ausführen einer zweiten Planarisierung zum Freilegen der ersten Durchkontaktierung und der zweiten Metallpföstchen in dem zweiten Bauelement-Die, Bilden zweiter dielektrischer Schichten über dem zweiten Bauelement-Die, und Bilden zweiter Umverteilungsleitungen in den zweiten dielektrischen Schichten. Die zweiten Umverteilungsleitungen werden elektrisch mit den zweiten Metallpföstchen und der ersten Durchkontaktierung gekoppelt.
- Bezugszeichenliste
-
- 20
- Träger
- 22
- Klebeschicht (LTHC Schicht)
- 24
- Polymerschicht
- 26
- Keimschicht
- 28
- Photoresist
- 30
- Öffnungen in 28
- 32
- Durchkontaktierungen in 30
- 34
- Bauelement-Dies
- 36
- Halbleitersubstrat von 34
- 38
- Die-Attach-Film
- 40
- integerierte Schaltkreis-Bauelemente in 34
- 42
- Durchkontaktierung durch 34
- 43
- RDLs zu Durchkontaktierung 42
11B - 44
- Metallpföstchen von 34
- 46
- Dielektrische Schichten
- 48
- Verkapselungsmaterial
- 50
- dielektrische Schichten
- 52
- Umverteilungsleitungen (RDLs)
- 54
- Öffnungen in 50
- 56
- Durchkontaktierung
- 58
- Bauelement-Dies auf 50
- 60
- Die-Attach-Film
- 62
- Metallpföstchen von 58
- 64
- dielektrische Oberflächenschicht von 58
- 66
- Verkapselungsmaterial
- 68
- Dielektrische Schichten
- 70
- RDLs
- 72
- Lötmetallisierungen (UBMs)
- 74
- Elektrische Verbinder
- 76
- Waferebenen-Package, primäres Package
- 78
- Träger, Zertrennungsband
- 80
- Öffnungen in 24
- 82
- PoP-Package aus 76 und 200
- 84
- Lötregionen zum Bonden von 76 und 200
- 86
- Unterfüllung zwischen 76 und 200
- 88
- einzelne Packages
- 90
- Verkapselung von 200
- 92
- RDLs
- 94
- Dielektrische Schichten
- 200
- sekundäres Package
- 202
- Package-Substrat
- 234
- Bauelement-Dies in 200
- 334
- Bauelement-Die in 200
- 348
- Verkapselungsmaterial
- 434
- Bauelement-Dies in 200
- 534
- Bauelement-Dies des Die-Stapel 34'
- 536
- Lötregionen von 34'
- 538
- Durchkontaktierungen in 34'
- 600
- Prozessablauf
- 602
- bis 624 Schritte von 600
Claims (7)
- Package, das Folgendes umfasst: einen ersten Bauelement-Die (58); ein erstes Verkapselungsmaterial (66), das den ersten Bauelement-Dies verkapselt, wobei eine Unterseite des ersten Bauelement-Dies koplanar mit einer Unterseite des ersten Verkapselungsmaterials ist; erste dielektrische Schichten (68), die unter dem ersten Bauelement-Die (58) liegen; erste Umverteilungsleitungen (70), die sich in den ersten dielektrischen Schichten (68) befinden und elektrisch mit dem ersten Bauelement-Die (58)gekoppelt sind; zweite dielektrischen Schichten (50), die über dem ersten Bauelement-Die liegen (58); zweite Umverteilungsleitungen (52), die sich in den zweiten dielektrischen Schichten (50) befinden und elektrisch mit den ersten Umverteilungsleitungen (70) gekoppelt sind; ein zweiter Bauelement-Die (34), der über den zweiten Umverteilungsleitungen (52) liegt und elektrisch mit ihnen gekoppelt ist, wobei keine Lötregion den zweiten Bauelement-Die (34) mit den zweiten Umverteilungsleitungen (52) verbindet; ein zweites Verkapselungsmaterial (48), das den zweiten Bauelement-Die (34)verkapselt; einen dritten Bauelement-Die (234), der elektrisch mit den zweiten Umverteilungsleitungen (52) gekoppelt ist; und ein drittes Verkapselungsmaterial (90), das den dritten Bauelement-Die (234) verkapselt, wobei der dritte Bauelement-Die (234) über dem zweiten Bauelement-Die (34) liegt und das Package des Weiteren Lötregionen (84) umfasst, die den dritten Bauelement-Die (234) elektrisch mit den zweiten Umverteilungsleitungen (52) koppeln.
- Package nach
Anspruch 1 , das des Weiteren eine Durchkontaktierung (32) umfasst, die das zweite Verkapselungsmaterial (48) durchdringt, wobei die Durchkontaktierung den dritten Bauelement-Die (234) elektrisch mit den zweiten Umverteilungsleitungen (52) koppelt. - Package nach
Anspruch 1 , wobei der zweite Bauelement-Die (34) Folgendes umfasst: ein Halbleitersubstrat (36); und Durchkontaktierungen (42), die das Halbleitersubstrat durchdringen, wobei die Durchkontaktierungen (42) die zweiten Umverteilungsleitungen (52) elektrisch mit dem dritten Bauelement-Die (234) koppeln. - Package nach
Anspruch 3 , wobei die Durchkontaktierungen (42) elektrisch von allen aktiven und passiven Bauelementen in dem zweiten Bauelement-Die (34) entkoppelt sind. - Package nach
Anspruch 4 , wobei keine Durchkontaktierung das zweite Verkapselungsmaterial (48) durchdringt. - Package nach einem der vorangehenden Ansprüche, wobei jeweilige Ränder der ersten dielektrischen Schichten (68), der zweiten dielektrischen Schichten (50), des ersten Verkapselungsmaterials (66) und des zweiten Verkapselungsmaterials (48) aufeinander ausgerichtet sind.
- Package nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: einen Die-Attach-Film (60), der sich zwischen dem ersten Bauelement-Die (58) und den zweiten dielektrischen Schichten (50) befindet und diese miteinander verbindet, wobei der erste Bauelement-Die (58) und der zweite Bauelement-Die (34) Vorderflächen haben, die den ersten dielektrischen Schichten (68) zugewandt sind.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562253401P | 2015-11-10 | 2015-11-10 | |
US62/253,401 | 2015-11-10 | ||
US14/972,622 | 2015-12-17 | ||
US14/972,622 US9735131B2 (en) | 2015-11-10 | 2015-12-17 | Multi-stack package-on-package structures |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102016015805B3 true DE102016015805B3 (de) | 2021-06-17 |
Family
ID=58663785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016015805.0A Active DE102016015805B3 (de) | 2015-11-10 | 2016-01-14 | Multi-stack-package-on-package-strukturen |
Country Status (4)
Country | Link |
---|---|
US (5) | US9735131B2 (de) |
CN (1) | CN106684048B (de) |
DE (1) | DE102016015805B3 (de) |
TW (1) | TWI670777B (de) |
Families Citing this family (380)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087821B2 (en) | 2013-07-16 | 2015-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonding with through substrate via (TSV) |
US10177115B2 (en) | 2014-09-05 | 2019-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming |
US10269767B2 (en) * | 2015-07-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same |
TWI582919B (zh) * | 2015-12-31 | 2017-05-11 | 力成科技股份有限公司 | 無基板扇出型多晶片封裝構造及其製造方法 |
KR20170085833A (ko) * | 2016-01-15 | 2017-07-25 | 삼성전기주식회사 | 전자 부품 패키지 및 그 제조방법 |
US9659911B1 (en) * | 2016-04-20 | 2017-05-23 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
US9935080B2 (en) * | 2016-04-29 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-layer Package-on-Package structure and method forming same |
US10283479B2 (en) | 2016-05-20 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structures and methods of forming the same |
DE102016110862B4 (de) * | 2016-06-14 | 2022-06-30 | Snaptrack, Inc. | Modul und Verfahren zur Herstellung einer Vielzahl von Modulen |
US9825007B1 (en) | 2016-07-13 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with molding layer and method for forming the same |
US11469215B2 (en) * | 2016-07-13 | 2022-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with molding layer and method for forming the same |
US10083949B2 (en) | 2016-07-29 | 2018-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using metal-containing layer to reduce carrier shock in package formation |
KR101973431B1 (ko) * | 2016-09-29 | 2019-04-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10290590B2 (en) * | 2016-11-29 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Stacked semiconductor device and method of manufacturing the same |
CN108288616B (zh) | 2016-12-14 | 2023-04-07 | 成真股份有限公司 | 芯片封装 |
US11625523B2 (en) | 2016-12-14 | 2023-04-11 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips |
US10199356B2 (en) | 2017-02-24 | 2019-02-05 | Micron Technology, Inc. | Semiconductor device assembles with electrically functional heat transfer structures |
US11569176B2 (en) * | 2017-03-21 | 2023-01-31 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and method of manufacturing thereof |
US10217719B2 (en) * | 2017-04-06 | 2019-02-26 | Micron Technology, Inc. | Semiconductor device assemblies with molded support substrates |
US10096576B1 (en) * | 2017-06-13 | 2018-10-09 | Micron Technology, Inc. | Semiconductor device assemblies with annular interposers |
US10283428B2 (en) | 2017-06-30 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method manufacturing the same |
US10727198B2 (en) | 2017-06-30 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method manufacturing the same |
US11158595B2 (en) * | 2017-07-07 | 2021-10-26 | Texas Instruments Incorporated | Embedded die package multichip module |
US10957679B2 (en) | 2017-08-08 | 2021-03-23 | iCometrue Company Ltd. | Logic drive based on standardized commodity programmable logic semiconductor IC chips |
US10636757B2 (en) * | 2017-08-29 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit component package and method of fabricating the same |
US10276404B2 (en) * | 2017-08-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package |
US10630296B2 (en) | 2017-09-12 | 2020-04-21 | iCometrue Company Ltd. | Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells |
US11211314B2 (en) | 2017-09-21 | 2021-12-28 | Intel Corporation | Interposer for electrically connecting stacked integrated circuit device packages |
US10692826B2 (en) | 2017-09-27 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and method for forming the same |
DE102018122621B4 (de) | 2017-09-27 | 2024-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterstruktur und Verfahren zu deren Herstellung |
US11101209B2 (en) * | 2017-09-29 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution structures in semiconductor packages and methods of forming same |
US10566267B2 (en) * | 2017-10-05 | 2020-02-18 | Texas Instruments Incorporated | Die attach surface copper layer with protective layer for microelectronic devices |
US10636775B2 (en) * | 2017-10-27 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and manufacturing method thereof |
US11251157B2 (en) | 2017-11-01 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure with hybrid bonding structure and method of fabricating the same and package |
KR101973445B1 (ko) * | 2017-11-07 | 2019-04-29 | 삼성전기주식회사 | 팬-아웃 센서 패키지 및 카메라 모듈 |
US10090232B1 (en) | 2017-11-13 | 2018-10-02 | Macronix International Co., Ltd. | Bumpless fan-out chip stacking structure and method for fabricating the same |
TWI647808B (zh) * | 2017-11-13 | 2019-01-11 | 旺宏電子股份有限公司 | 無銲墊外扇晶粒堆疊結構及其製作方法 |
US10867954B2 (en) | 2017-11-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect chips |
DE102018124695A1 (de) * | 2017-11-15 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrieren von Passivvorrichtungen in Package-Strukturen |
US10679947B2 (en) | 2017-11-21 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package and manufacturing method thereof |
US10910321B2 (en) | 2017-11-29 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of making the same |
US10510634B2 (en) | 2017-11-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method |
US10811377B2 (en) | 2017-12-14 | 2020-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure with a barrier layer and method for forming the same |
CN108389823A (zh) * | 2018-01-31 | 2018-08-10 | 浙江卓晶科技有限公司 | 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 |
CN108389822A (zh) * | 2018-01-31 | 2018-08-10 | 浙江卓晶科技有限公司 | 一种三维扇出型集成封装结构及其封装工艺 |
US10608642B2 (en) | 2018-02-01 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells |
US10623000B2 (en) | 2018-02-14 | 2020-04-14 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips |
US10573573B2 (en) | 2018-03-20 | 2020-02-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package and package-on-package structure having elliptical conductive columns |
EP3547360A1 (de) * | 2018-03-29 | 2019-10-02 | Siemens Aktiengesellschaft | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe |
US20190312019A1 (en) * | 2018-04-10 | 2019-10-10 | Intel Corporation | Techniques for die tiling |
US10847505B2 (en) * | 2018-04-10 | 2020-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip semiconductor package |
TWI655739B (zh) * | 2018-04-19 | 2019-04-01 | 南亞電路板股份有限公司 | 封裝結構及其形成方法 |
US10483226B2 (en) | 2018-04-20 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming the same |
US10546845B2 (en) | 2018-04-20 | 2020-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package on package structure |
US10672681B2 (en) | 2018-04-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor packages |
US10790254B2 (en) | 2018-05-09 | 2020-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure |
US11380616B2 (en) * | 2018-05-16 | 2022-07-05 | Intel IP Corporation | Fan out package-on-package with adhesive die attach |
US10510629B2 (en) | 2018-05-18 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method of forming same |
US10748831B2 (en) | 2018-05-30 | 2020-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor packages having thermal through vias (TTV) |
US10685937B2 (en) | 2018-06-15 | 2020-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package having dummy structures and method of forming same |
US10867943B2 (en) | 2018-06-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die structure, die stack structure and method of fabricating the same |
US10978373B2 (en) | 2018-06-19 | 2021-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device methods of manufacture |
US10504852B1 (en) | 2018-06-25 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional integrated circuit structures |
US10504873B1 (en) | 2018-06-25 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3DIC structure with protective structure and method of fabricating the same and package |
US11075133B2 (en) | 2018-06-29 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Underfill structure for semiconductor packages and methods of forming the same |
US11728334B2 (en) | 2018-06-29 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structures and method of forming the same |
US10867962B2 (en) | 2018-06-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging process and manufacturing method |
US11075151B2 (en) * | 2018-06-29 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package with controllable standoff |
US10916488B2 (en) | 2018-06-29 | 2021-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package having thermal conductive pattern surrounding the semiconductor die |
TWI700798B (zh) * | 2018-07-12 | 2020-08-01 | 南韓商三星電子股份有限公司 | 半導體封裝 |
US11114433B2 (en) | 2018-07-15 | 2021-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC structure and method of fabricating the same |
US10950554B2 (en) | 2018-07-16 | 2021-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same |
US11424197B2 (en) | 2018-07-27 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same |
US11056459B2 (en) | 2018-08-14 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
US10700030B2 (en) | 2018-08-14 | 2020-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package having varying conductive pad sizes |
US10777516B2 (en) * | 2018-08-20 | 2020-09-15 | Sj Semiconductor (Jiangyin) Corporation | Fan-out antenna packaging structure and packaging method |
US11031344B2 (en) | 2018-08-28 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package having redistribution layer structure with protective layer and method of fabricating the same |
US11114311B2 (en) * | 2018-08-30 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
US11171090B2 (en) | 2018-08-30 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US10879161B2 (en) | 2018-08-31 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages having a seed layer structure protruding from an edge of metal structure |
US11309294B2 (en) | 2018-09-05 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out packages and methods of forming the same |
US11309334B2 (en) | 2018-09-11 | 2022-04-19 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells |
KR102536269B1 (ko) | 2018-09-14 | 2023-05-25 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US11004827B2 (en) * | 2018-09-18 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method of semiconductor package |
US10914895B2 (en) | 2018-09-18 | 2021-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US10796990B2 (en) | 2018-09-19 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure, package structure, and manufacturing method thereof |
US10797031B2 (en) | 2018-09-20 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
US10734348B2 (en) | 2018-09-21 | 2020-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded semiconductor devices and methods of forming the same |
US10504824B1 (en) | 2018-09-21 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US10867955B2 (en) | 2018-09-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure having adhesive layer surrounded dam structure |
US10658348B2 (en) | 2018-09-27 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices having a plurality of first and second conductive strips |
US10867890B2 (en) | 2018-09-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mutli-chip package with encapsulated conductor via |
US10790162B2 (en) | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11062975B2 (en) | 2018-09-27 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures |
DE102019117917B4 (de) | 2018-09-27 | 2023-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung |
US11393771B2 (en) | 2018-09-27 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures in semiconductor packaged device and method of forming same |
DE102019101999B4 (de) | 2018-09-28 | 2021-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleitervorrichtung mit mehreren polaritätsgruppen |
US10867879B2 (en) | 2018-09-28 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US10861841B2 (en) | 2018-09-28 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with multiple polarity groups |
DE102018130035B4 (de) | 2018-09-28 | 2020-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package und verfahren |
US10840197B2 (en) * | 2018-10-30 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11031381B2 (en) | 2018-10-30 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical transceiver and manufacturing method thereof |
US10656351B1 (en) | 2018-10-30 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Package structure for optical fiber and method for forming the same |
US10796976B2 (en) | 2018-10-31 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
US11164825B2 (en) | 2018-10-31 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | CoWos interposer with selectable/programmable capacitance arrays |
US11616046B2 (en) | 2018-11-02 | 2023-03-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
US11211334B2 (en) * | 2018-11-18 | 2021-12-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
KR102513085B1 (ko) * | 2018-11-20 | 2023-03-23 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US11088109B2 (en) | 2018-11-21 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packages with multi-thermal interface materials and methods of fabricating the same |
US11289424B2 (en) | 2018-11-29 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and method of manufacturing the same |
US11139223B2 (en) | 2018-11-29 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US10867929B2 (en) * | 2018-12-05 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
US11962928B2 (en) | 2018-12-17 | 2024-04-16 | Meta Platforms Technologies, Llc | Programmable pixel array |
US11888002B2 (en) | 2018-12-17 | 2024-01-30 | Meta Platforms Technologies, Llc | Dynamically programmable image sensor |
US11328936B2 (en) | 2018-12-21 | 2022-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of package structure with underfill |
US11183487B2 (en) | 2018-12-26 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11101214B2 (en) | 2019-01-02 | 2021-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure with dam structure and method for forming the same |
US11094625B2 (en) | 2019-01-02 | 2021-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package with improved interposer structure |
US10811390B2 (en) | 2019-01-21 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure and method of fabricating the same and package |
US11088110B2 (en) | 2019-01-28 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, circuit board structure and manufacturing method thereof |
US10818651B2 (en) | 2019-01-29 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure |
WO2020159566A1 (en) * | 2019-01-30 | 2020-08-06 | Huawei Technologies Co., Ltd. | Multi-tier processor/memory package |
US11121052B2 (en) | 2019-01-31 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out device, 3D-IC system, and method |
US11088100B2 (en) * | 2019-02-21 | 2021-08-10 | Powertech Technology Inc. | Semiconductor package and manufacturing method thereof |
US11107791B2 (en) * | 2019-03-14 | 2021-08-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
US10867963B2 (en) | 2019-03-14 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure and method of fabricating the same |
US11037898B2 (en) | 2019-03-19 | 2021-06-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
US11600590B2 (en) * | 2019-03-22 | 2023-03-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and semiconductor package |
US11728278B2 (en) | 2019-03-25 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Board substrates, three-dimensional integrated circuit structures and methods of forming the same |
US11139249B2 (en) * | 2019-04-01 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of forming the same |
US11152330B2 (en) | 2019-04-16 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package structure and method for forming the same |
US10923421B2 (en) | 2019-04-23 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
US10923438B2 (en) | 2019-04-26 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for forming the same |
US11088086B2 (en) | 2019-04-26 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
US11562982B2 (en) | 2019-04-29 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming the same |
US11088068B2 (en) | 2019-04-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of manufacturing the same |
KR102653213B1 (ko) | 2019-05-13 | 2024-04-01 | 삼성전기주식회사 | 반도체 패키지 |
US10840190B1 (en) | 2019-05-16 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11024616B2 (en) | 2019-05-16 | 2021-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
US10886245B2 (en) | 2019-05-30 | 2021-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure, 3DIC structure and method of fabricating the same |
DE102019128274A1 (de) * | 2019-05-30 | 2020-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package-in-Package-gebildetes System |
US10790164B1 (en) | 2019-06-13 | 2020-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming package structure |
US10998293B2 (en) | 2019-06-14 | 2021-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor structure |
US11380620B2 (en) | 2019-06-14 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including cavity-mounted device |
US10937736B2 (en) * | 2019-06-14 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid integrated circuit package and method |
US10867982B1 (en) | 2019-06-14 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid integrated circuit package and method |
US10879138B1 (en) | 2019-06-14 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packaging structure including interconnection to probe pad with probe mark and method of manufacturing the same |
US11145623B2 (en) | 2019-06-14 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming the same |
US11164848B2 (en) * | 2019-06-20 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method manufacturing the same |
US11088108B2 (en) | 2019-06-27 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure including ring-like structure and method for forming the same |
US11088079B2 (en) | 2019-06-27 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having line connected via portions |
US11056438B2 (en) | 2019-06-27 | 2021-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and method of forming the same |
US11101240B2 (en) | 2019-06-28 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation bonding film for semiconductor packages and methods of forming the same |
US11227838B2 (en) | 2019-07-02 | 2022-01-18 | iCometrue Company Ltd. | Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits |
KR20210007457A (ko) | 2019-07-11 | 2021-01-20 | 삼성전자주식회사 | 반도체 패키지 |
US10879192B1 (en) | 2019-07-17 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11239225B2 (en) | 2019-07-17 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structures and methods of manufacturing the same |
US11049802B2 (en) | 2019-07-18 | 2021-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US11587818B2 (en) | 2019-07-18 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chuck design and method for wafer |
US11239135B2 (en) | 2019-07-18 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
CN110400780A (zh) * | 2019-07-23 | 2019-11-01 | 杭州晶通科技有限公司 | 一种采用金属导电柱的扇出型堆叠封装结构及其制备方法 |
US11728238B2 (en) | 2019-07-29 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with heat dissipation films and manufacturing method thereof |
US11011448B2 (en) * | 2019-08-01 | 2021-05-18 | Intel Corporation | IC package including multi-chip unit with bonded integrated heat spreader |
US11569172B2 (en) * | 2019-08-08 | 2023-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices and methods of manufacture |
US11443981B2 (en) | 2019-08-16 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding method of package components and bonding apparatus |
US11062968B2 (en) | 2019-08-22 | 2021-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for forming the same |
US11094613B2 (en) | 2019-08-22 | 2021-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11069608B2 (en) | 2019-08-22 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11417619B2 (en) | 2019-08-22 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Package and manufacturing method thereof |
US11094635B2 (en) | 2019-08-22 | 2021-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for forming the same |
US11018070B2 (en) | 2019-08-22 | 2021-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die, manufacturing method thereof, and semiconductor package |
US11380653B2 (en) | 2019-08-27 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure and manufacturing method thereof |
US11227812B2 (en) | 2019-08-28 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and manufacturing method thereof |
US11309243B2 (en) | 2019-08-28 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package having different metal densities in different regions and manufacturing method thereof |
US11145633B2 (en) | 2019-08-28 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11387164B2 (en) | 2019-08-28 | 2022-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US11373981B2 (en) | 2019-08-28 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and manufacturing method thereof |
US11004828B2 (en) * | 2019-08-28 | 2021-05-11 | Micron Technology, Inc. | Methods and apparatus for integrated gang bonding and encapsulation of stacked microelectronic devices |
US11854967B2 (en) | 2019-08-29 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages |
US11393805B2 (en) | 2019-08-29 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor packages |
US11398444B2 (en) | 2019-08-29 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages having conductive pillars with inclined surfaces and methods of forming the same |
US11694984B2 (en) * | 2019-08-30 | 2023-07-04 | Advanced Semiconductor Engineering, Inc. | Package structure including pillars and method for manufacturing the same |
US11264343B2 (en) | 2019-08-30 | 2022-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure for semiconductor device and method of forming same |
US11443993B2 (en) | 2019-09-09 | 2022-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with cavity in interposer |
US11282759B2 (en) | 2019-09-09 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure having warpage control and method of forming the same |
US11610864B2 (en) | 2019-09-09 | 2023-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method of forming the same |
CN112466861A (zh) | 2019-09-09 | 2021-03-09 | 台湾积体电路制造股份有限公司 | 封装结构及其形成方法 |
US11063008B2 (en) | 2019-09-16 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US10886147B1 (en) | 2019-09-16 | 2021-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method for forming the same |
US11063022B2 (en) | 2019-09-17 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and manufacturing method of reconstructed wafer |
US11183482B2 (en) | 2019-09-17 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shift control method in manufacture of semiconductor device |
US11164855B2 (en) | 2019-09-17 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with a heat dissipating element and method of manufacturing the same |
US11088041B2 (en) | 2019-09-17 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages with shortened talking path |
US11637056B2 (en) | 2019-09-20 | 2023-04-25 | iCometrue Company Ltd. | 3D chip package based on through-silicon-via interconnection elevator |
US11410948B2 (en) | 2019-09-25 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11289399B2 (en) | 2019-09-26 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11841541B2 (en) | 2019-09-26 | 2023-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package assembly and manufacturing method thereof |
US11476201B2 (en) * | 2019-09-27 | 2022-10-18 | Taiwan Semiconductor Manufacturing Company. Ltd. | Package-on-package device |
US11282779B2 (en) | 2019-09-27 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and fabricating method thereof |
US11450641B2 (en) | 2019-09-27 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating package structure |
US11824040B2 (en) | 2019-09-27 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package component, electronic device and manufacturing method thereof |
DE102020108481B4 (de) | 2019-09-27 | 2023-07-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleiter-Die-Package und Herstellungsverfahren |
US11289398B2 (en) | 2019-09-27 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11355428B2 (en) | 2019-09-27 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
US11362064B2 (en) | 2019-09-28 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with shared barrier layer in redistribution and via |
US11107779B2 (en) | 2019-10-17 | 2021-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11315860B2 (en) | 2019-10-17 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing process thereof |
US10847429B1 (en) | 2019-10-17 | 2020-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of detecting photoresist scum, method of forming semiconductor package and photoresist scum detection apparatus |
US11145614B2 (en) | 2019-10-18 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US11569156B2 (en) | 2019-10-27 | 2023-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, electronic device including the same, and manufacturing method thereof |
US11404342B2 (en) | 2019-10-29 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure comprising buffer layer for reducing thermal stress and method of forming the same |
US11935291B2 (en) | 2019-10-30 | 2024-03-19 | Meta Platforms Technologies, Llc | Distributed sensor system |
US11239171B2 (en) * | 2019-11-07 | 2022-02-01 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor package including the same |
US11948089B2 (en) | 2019-11-07 | 2024-04-02 | Meta Platforms Technologies, Llc | Sparse image sensing and processing |
US11621244B2 (en) | 2019-11-15 | 2023-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11362251B2 (en) * | 2019-12-02 | 2022-06-14 | Facebook Technologies, Llc | Managing thermal resistance and planarity of a display package |
CN114868033A (zh) * | 2019-12-17 | 2022-08-05 | 布弗莱运营公司 | 用于封装片上超声装置的方法和设备 |
US11862594B2 (en) | 2019-12-18 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with solder resist underlayer for warpage control and method of manufacturing the same |
US11309226B2 (en) | 2019-12-18 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structures and methods of forming the same |
US11302600B2 (en) | 2019-12-18 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US11145562B2 (en) | 2019-12-19 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
US11450580B2 (en) | 2019-12-24 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of fabricating the same |
CN113035801A (zh) * | 2019-12-25 | 2021-06-25 | 台湾积体电路制造股份有限公司 | 存储器装置及其制造方法 |
US11551999B2 (en) | 2019-12-25 | 2023-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
US11545438B2 (en) | 2019-12-25 | 2023-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
US11664300B2 (en) | 2019-12-26 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fan-out packages and methods of forming the same |
US11791275B2 (en) | 2019-12-27 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing |
US11515173B2 (en) * | 2019-12-27 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacturing |
US11482461B2 (en) | 2019-12-31 | 2022-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method for making the same |
US11728233B2 (en) | 2020-01-10 | 2023-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with ring structure and method for forming the same |
US11817325B2 (en) | 2020-01-17 | 2023-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing a semiconductor package |
US11239193B2 (en) | 2020-01-17 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11616026B2 (en) | 2020-01-17 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US11282816B2 (en) * | 2020-01-17 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory packages and methods of forming same |
US11462418B2 (en) | 2020-01-17 | 2022-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
US11600526B2 (en) | 2020-01-22 | 2023-03-07 | iCometrue Company Ltd. | Chip package based on through-silicon-via connector and silicon interconnection bridge |
US11372160B2 (en) | 2020-01-31 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package, optical device, and manufacturing method of package |
US11315862B2 (en) | 2020-01-31 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11417629B2 (en) | 2020-02-11 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional stacking structure and manufacturing method thereof |
KR20210105255A (ko) * | 2020-02-18 | 2021-08-26 | 삼성전자주식회사 | 반도체 패키지, 및 이를 가지는 패키지 온 패키지 |
KR20210108075A (ko) * | 2020-02-25 | 2021-09-02 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
US11362065B2 (en) | 2020-02-26 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and manufacturing method thereof |
US11557568B2 (en) | 2020-02-26 | 2023-01-17 | Taiwan Semiconductor Manufacturing Company. Ltd. | Package and manufacturing method thereof |
US11215753B2 (en) | 2020-02-27 | 2022-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic semiconductor device and method |
US11417539B2 (en) | 2020-02-27 | 2022-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump structure and method of making the same |
KR20210109179A (ko) * | 2020-02-27 | 2021-09-06 | 삼성전자주식회사 | 반도체 패키지 |
US11495573B2 (en) | 2020-03-02 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11574857B2 (en) | 2020-03-23 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11362066B2 (en) | 2020-03-26 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11244939B2 (en) * | 2020-03-26 | 2022-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of forming the same |
US11373946B2 (en) | 2020-03-26 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11495506B2 (en) | 2020-03-30 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with separate electric and thermal paths |
US11410932B2 (en) | 2020-03-30 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing the same |
US11380611B2 (en) | 2020-03-30 | 2022-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip-on-wafer structure with chiplet interposer |
US11302683B2 (en) | 2020-04-01 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical signal processing package structure |
US11315855B2 (en) | 2020-04-01 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with photonic die and method |
US11347001B2 (en) | 2020-04-01 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of fabricating the same |
US11276670B2 (en) | 2020-04-17 | 2022-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method of semiconductor device |
US11495559B2 (en) | 2020-04-27 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits |
US11948930B2 (en) | 2020-04-29 | 2024-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of manufacturing the same |
US11929261B2 (en) | 2020-05-01 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of manufacturing the same |
US11222859B2 (en) | 2020-05-05 | 2022-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with bonding pad and method for forming the same |
US11609391B2 (en) | 2020-05-19 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11825228B2 (en) | 2020-05-20 | 2023-11-21 | Meta Platforms Technologies, Llc | Programmable pixel array having multiple power domains |
US11664350B2 (en) | 2020-05-20 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
US11694939B2 (en) | 2020-05-22 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package, integrated optical communication system |
US11728254B2 (en) | 2020-05-22 | 2023-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Giga interposer integration through chip-on-wafer-on-substrate |
US11404404B2 (en) * | 2020-05-27 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having photonic die and electronic die |
US11393763B2 (en) | 2020-05-28 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out (info) package structure and method |
US11515274B2 (en) | 2020-05-28 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11502015B2 (en) | 2020-05-28 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11233035B2 (en) | 2020-05-28 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
DE102020130962A1 (de) | 2020-05-29 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
US11894318B2 (en) | 2020-05-29 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
US11450615B2 (en) | 2020-06-12 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
US11552074B2 (en) | 2020-06-15 | 2023-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of fabricating the same |
US11715755B2 (en) | 2020-06-15 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for forming integrated high density MIM capacitor |
US11296065B2 (en) | 2020-06-15 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor packages and methods of forming same |
US20210407934A1 (en) * | 2020-06-25 | 2021-12-30 | Intel Corporation | Components for millimeter-wave communication |
US11581281B2 (en) | 2020-06-26 | 2023-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packaged semiconductor device and method of forming thereof |
US11309242B2 (en) | 2020-06-29 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package component, semiconductor package and manufacturing method thereof |
US20210407966A1 (en) * | 2020-06-29 | 2021-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
US11552054B2 (en) | 2020-06-29 | 2023-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
US11348874B2 (en) | 2020-07-08 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and forming methods thereof |
US11502056B2 (en) | 2020-07-08 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Joint structure in semiconductor package and manufacturing method thereof |
US11222867B1 (en) | 2020-07-09 | 2022-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and manufacturing method thereof |
US11335666B2 (en) | 2020-07-09 | 2022-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
US11587894B2 (en) * | 2020-07-09 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package and method of fabricating the same |
US11450612B2 (en) | 2020-07-09 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
US11705378B2 (en) | 2020-07-20 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
US11239136B1 (en) | 2020-07-28 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adhesive and thermal interface material on a plurality of dies covered by a lid |
US11482649B2 (en) | 2020-07-29 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method of semiconductor package |
US11355454B2 (en) | 2020-07-30 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11764179B2 (en) * | 2020-08-14 | 2023-09-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US11990443B2 (en) | 2020-08-17 | 2024-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor die package and method of manufacture |
US11532582B2 (en) | 2020-08-25 | 2022-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package and method of manufacture |
US11450626B2 (en) | 2020-08-25 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
US11469197B2 (en) | 2020-08-26 | 2022-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
US11527481B2 (en) * | 2020-09-04 | 2022-12-13 | Intel Corporation | Stacked semiconductor package with flyover bridge |
US11756871B2 (en) * | 2020-09-15 | 2023-09-12 | Sj Semiconductor (Jiangyin) Corporation | Fan-out packaging structure and method |
US11454888B2 (en) | 2020-09-15 | 2022-09-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
US11309291B2 (en) | 2020-09-20 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die stack structure and manufacturing method thereof |
US11868047B2 (en) | 2020-09-21 | 2024-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Polymer layer in semiconductor device and method of manufacture |
KR20220047066A (ko) | 2020-10-08 | 2022-04-15 | 삼성전자주식회사 | 반도체 패키지 장치 |
US11521907B2 (en) * | 2020-10-14 | 2022-12-06 | Infineon Technologies Ag | Hybrid embedded package |
US11721603B2 (en) | 2020-10-15 | 2023-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan out method utilizing a filler-free insulating material |
US11521905B2 (en) | 2020-10-21 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
US11600562B2 (en) | 2020-10-21 | 2023-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and method of manufacturing the same |
US11637072B2 (en) | 2020-11-06 | 2023-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of manufacturing the same |
US11362009B2 (en) | 2020-11-13 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
US20220157732A1 (en) * | 2020-11-13 | 2022-05-19 | Mediatek Inc. | Semiconductor package and method of forming the same |
US11830746B2 (en) | 2021-01-05 | 2023-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
US11923285B2 (en) * | 2021-01-05 | 2024-03-05 | Advanced Semiconductor Engineering, Inc. | Electronic device package and method of manufacturing the same |
US11587887B2 (en) | 2021-01-14 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US11804468B2 (en) | 2021-01-15 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacturing method of semiconductor package using jig |
US11742322B2 (en) | 2021-01-20 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out package having stress release structure |
US11600592B2 (en) | 2021-01-21 | 2023-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package |
US11682602B2 (en) | 2021-02-04 | 2023-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
US11996371B2 (en) * | 2021-02-12 | 2024-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chiplet interposer |
US20220262766A1 (en) * | 2021-02-12 | 2022-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through-Dielectric Vias for Direct Connection and Method Forming Same |
US11756933B2 (en) | 2021-02-12 | 2023-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inactive structure on SoIC |
US11728327B2 (en) | 2021-02-12 | 2023-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
KR20220117032A (ko) | 2021-02-16 | 2022-08-23 | 삼성전자주식회사 | 반도체 패키지 |
US11699631B2 (en) | 2021-02-24 | 2023-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US11791332B2 (en) | 2021-02-26 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked semiconductor device and method |
US11715723B2 (en) | 2021-02-26 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer on wafer bonding structure |
US11978715B2 (en) | 2021-02-26 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of chip package with protective lid |
US11764127B2 (en) | 2021-02-26 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11817380B2 (en) | 2021-02-26 | 2023-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of forming same |
US11532596B2 (en) | 2021-03-05 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of forming the same |
US11950432B2 (en) | 2021-03-05 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and method of manufacturing the same |
US11594460B2 (en) | 2021-03-11 | 2023-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of fabricating the same |
US11676942B2 (en) | 2021-03-12 | 2023-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of manufacturing the same |
US11705343B2 (en) | 2021-03-18 | 2023-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method of forming thereof |
US11728275B2 (en) | 2021-03-18 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11646255B2 (en) * | 2021-03-18 | 2023-05-09 | Taiwan Semiconductor Manufacturing Company Limited | Chip package structure including a silicon substrate interposer and methods for forming the same |
US11848246B2 (en) | 2021-03-24 | 2023-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit package and method |
US11830796B2 (en) | 2021-03-25 | 2023-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit substrate, package structure and method of manufacturing the same |
US11487060B2 (en) | 2021-03-25 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with nanostructures aligned with grating coupler and manufacturing method thereof |
US11756924B2 (en) | 2021-03-25 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a semiconductor chip having strength adjustment pattern in bonding layer |
US11798897B2 (en) | 2021-03-26 | 2023-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and methods of manufacturing the same |
US11990351B2 (en) | 2021-03-26 | 2024-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11823991B2 (en) | 2021-03-26 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Frames stacked on substrate encircling devices and manufacturing method thereof |
US11915991B2 (en) | 2021-03-26 | 2024-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof |
US11842946B2 (en) | 2021-03-26 | 2023-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package having an encapsulant comprising conductive fillers and method of manufacture |
US11705384B2 (en) | 2021-03-31 | 2023-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through vias of semiconductor structure and method of forming thereof |
US11756920B2 (en) | 2021-04-09 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11710690B2 (en) * | 2021-04-19 | 2023-07-25 | Unimicron Technology Corp. | Package structure and manufacturing method thereof |
US11676943B2 (en) | 2021-04-23 | 2023-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11764171B2 (en) | 2021-04-27 | 2023-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structure and method |
US11742323B2 (en) | 2021-04-27 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
US20220352082A1 (en) * | 2021-04-28 | 2022-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Package and Method |
US11764118B2 (en) | 2021-04-29 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of chip package with protective lid |
US11804445B2 (en) | 2021-04-29 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming chip package structure |
US11973005B2 (en) | 2021-05-05 | 2024-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Coplanar control for film-type thermal interface |
US11694941B2 (en) | 2021-05-12 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die package with multi-lid structures and method for forming the same |
US11984378B2 (en) | 2021-05-13 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package structure and method for forming the same |
US11705381B2 (en) | 2021-06-04 | 2023-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | High efficiency heat dissipation using thermal interface material film |
US11705406B2 (en) * | 2021-06-17 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method for forming the same |
US11594479B2 (en) | 2021-06-18 | 2023-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11756801B2 (en) | 2021-07-08 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stencil structure and method of fabricating package |
US11869822B2 (en) | 2021-07-23 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11823980B2 (en) * | 2021-07-29 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11984422B2 (en) | 2021-08-06 | 2024-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of forming same |
US11929293B2 (en) | 2021-08-19 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with lid structure |
US11784130B2 (en) | 2021-08-27 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of package with underfill |
US11854928B2 (en) | 2021-08-27 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11978722B2 (en) | 2021-08-27 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of package containing chip structure with inclined sidewalls |
US11823981B2 (en) | 2021-08-27 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11996345B2 (en) | 2021-08-27 | 2024-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US11901230B2 (en) | 2021-08-30 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
US11594420B1 (en) | 2021-08-30 | 2023-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
US11676916B2 (en) | 2021-08-30 | 2023-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of package with warpage-control element |
US11942451B2 (en) | 2021-08-30 | 2024-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
US11935760B2 (en) | 2021-08-30 | 2024-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure having thermal dissipation structure therein and manufacturing method thereof |
US11935871B2 (en) | 2021-08-30 | 2024-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of fabricating the same |
US11901256B2 (en) | 2021-08-31 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, semiconductor package, and methods of manufacturing the same |
US11676826B2 (en) | 2021-08-31 | 2023-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die package with ring structure for controlling warpage of a package substrate |
US20230307404A1 (en) * | 2022-03-28 | 2023-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
US12007611B2 (en) | 2022-08-26 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure having grating coupler and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012012338A1 (en) * | 2010-07-20 | 2012-01-26 | Marvell World Trad Ltd. | Embedded structures and methods of manufacture thereof |
DE112011104502T5 (de) * | 2010-12-22 | 2013-12-24 | Intel Corporation | Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben |
US20150303174A1 (en) * | 2014-04-17 | 2015-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1030369B1 (de) * | 1997-08-19 | 2007-12-12 | Hitachi, Ltd. | Mehrchipmodulstruktur und seine herstellung |
US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
US6538210B2 (en) * | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
US7459781B2 (en) | 2003-12-03 | 2008-12-02 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
US7919844B2 (en) | 2005-05-26 | 2011-04-05 | Aprolase Development Co., Llc | Tier structure with tier frame having a feedthrough structure |
US7830004B2 (en) * | 2006-10-27 | 2010-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging with base layers comprising alloy 42 |
US20080136004A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Chip Engineering Technology Inc. | Multi-chip package structure and method of forming the same |
US20080246126A1 (en) * | 2007-04-04 | 2008-10-09 | Freescale Semiconductor, Inc. | Stacked and shielded die packages with interconnects |
US8759964B2 (en) | 2007-07-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and fabrication methods |
US7767496B2 (en) * | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
US7989950B2 (en) * | 2008-08-14 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit packaging system having a cavity |
US8704350B2 (en) * | 2008-11-13 | 2014-04-22 | Samsung Electro-Mechanics Co., Ltd. | Stacked wafer level package and method of manufacturing the same |
US7838337B2 (en) * | 2008-12-01 | 2010-11-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming an interposer package with through silicon vias |
KR101583354B1 (ko) * | 2009-06-01 | 2016-01-07 | 삼성전자주식회사 | 반도체 소자 패키지의 형성방법 |
US9177926B2 (en) * | 2011-12-30 | 2015-11-03 | Deca Technologies Inc | Semiconductor device and method comprising thickened redistribution layers |
US8822281B2 (en) | 2010-02-23 | 2014-09-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier |
EP2557597A4 (de) | 2010-04-07 | 2014-11-26 | Shimadzu Corp | Strahlungsdetektor und verfahren zu seiner herstellung |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
TWI441312B (zh) * | 2010-05-31 | 2014-06-11 | Nat Univ Tsing Hua | 具有打線結構之三維立體晶片堆疊封裝結構 |
US8361842B2 (en) | 2010-07-30 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded wafer-level bonding approaches |
US8080445B1 (en) * | 2010-09-07 | 2011-12-20 | Stats Chippac, Ltd. | Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers |
US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
US8884431B2 (en) * | 2011-09-09 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures for semiconductor devices |
US8883561B2 (en) | 2011-04-30 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP |
KR101740483B1 (ko) * | 2011-05-02 | 2017-06-08 | 삼성전자 주식회사 | 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지 |
US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US8975741B2 (en) | 2011-10-17 | 2015-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for forming package-on-package structures |
US8916481B2 (en) * | 2011-11-02 | 2014-12-23 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
US9000584B2 (en) | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
US8680647B2 (en) | 2011-12-29 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with passive devices and methods of forming the same |
US9613830B2 (en) * | 2011-12-30 | 2017-04-04 | Deca Technologies Inc. | Fully molded peripheral package on package device |
KR101867955B1 (ko) * | 2012-04-13 | 2018-06-15 | 삼성전자주식회사 | 패키지 온 패키지 장치 및 이의 제조 방법 |
US9991190B2 (en) | 2012-05-18 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging with interposer frame |
US8703542B2 (en) | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
KR101947722B1 (ko) * | 2012-06-07 | 2019-04-25 | 삼성전자주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
US9443783B2 (en) * | 2012-06-27 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC stacking device and method of manufacture |
US8809996B2 (en) | 2012-06-29 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with passive devices and method of forming the same |
US8703539B2 (en) * | 2012-06-29 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple die packaging interposer structure and method |
US8878360B2 (en) * | 2012-07-13 | 2014-11-04 | Intel Mobile Communications GmbH | Stacked fan-out semiconductor chip |
US8703556B2 (en) | 2012-08-30 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a FinFET device |
US8975726B2 (en) * | 2012-10-11 | 2015-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | POP structures and methods of forming the same |
US8785299B2 (en) | 2012-11-30 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with a fan-out structure and method of forming the same |
US8803306B1 (en) | 2013-01-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package structure and methods for forming the same |
US8778738B1 (en) | 2013-02-19 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging devices and methods |
US9263511B2 (en) | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
US9048222B2 (en) | 2013-03-06 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating interconnect structure for package-on-package devices |
US8993380B2 (en) * | 2013-03-08 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for 3D IC package |
US8786069B1 (en) * | 2013-03-15 | 2014-07-22 | Invensas Corporation | Reconfigurable pop |
US9312198B2 (en) * | 2013-03-15 | 2016-04-12 | Intel Deutschland Gmbh | Chip package-in-package and method thereof |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US8877554B2 (en) | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
US8941225B2 (en) * | 2013-04-18 | 2015-01-27 | Sts Semiconductor & Telecommunications Co., Ltd. | Integrated circuit package and method for manufacturing the same |
KR102065008B1 (ko) * | 2013-09-27 | 2020-01-10 | 삼성전자주식회사 | 적층형 반도체 패키지 |
US9184128B2 (en) | 2013-12-13 | 2015-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC package and methods of forming the same |
US9735134B2 (en) * | 2014-03-12 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with through-vias having tapered ends |
WO2015147842A1 (en) | 2014-03-27 | 2015-10-01 | Intel Corporation | Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions |
US20160086930A1 (en) * | 2014-09-24 | 2016-03-24 | Freescale Semiconductor, Inc. | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor |
US9941207B2 (en) * | 2014-10-24 | 2018-04-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of fabricating 3D package with short cycle time and high yield |
US10201478B2 (en) * | 2015-02-05 | 2019-02-12 | Aasc Dispenser, Llc | Rotary pill dispenser and method of use |
US9786623B2 (en) * | 2015-03-17 | 2017-10-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming PoP semiconductor device with RDL over top package |
US9746889B2 (en) * | 2015-05-11 | 2017-08-29 | Qualcomm Incorporated | Package-on-package (PoP) device comprising bi-directional thermal electric cooler |
US11018120B2 (en) * | 2019-06-06 | 2021-05-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package with stress buffering layer and method for manufacturing the same |
-
2015
- 2015-12-17 US US14/972,622 patent/US9735131B2/en active Active
-
2016
- 2016-01-14 DE DE102016015805.0A patent/DE102016015805B3/de active Active
- 2016-07-07 TW TW105121518A patent/TWI670777B/zh active
- 2016-07-21 CN CN201610584902.3A patent/CN106684048B/zh active Active
-
2017
- 2017-08-14 US US15/676,202 patent/US10490540B2/en active Active
-
2019
- 2019-10-02 US US16/590,992 patent/US10784248B2/en active Active
-
2020
- 2020-09-21 US US17/026,825 patent/US11462530B2/en active Active
-
2021
- 2021-01-20 US US17/153,292 patent/US11462531B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012012338A1 (en) * | 2010-07-20 | 2012-01-26 | Marvell World Trad Ltd. | Embedded structures and methods of manufacture thereof |
DE112011104502T5 (de) * | 2010-12-22 | 2013-12-24 | Intel Corporation | Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben |
US20150303174A1 (en) * | 2014-04-17 | 2015-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same |
Also Published As
Publication number | Publication date |
---|---|
TWI670777B (zh) | 2019-09-01 |
US20210143143A1 (en) | 2021-05-13 |
US20200035661A1 (en) | 2020-01-30 |
CN106684048A (zh) | 2017-05-17 |
US10490540B2 (en) | 2019-11-26 |
US10784248B2 (en) | 2020-09-22 |
TW201730989A (zh) | 2017-09-01 |
US11462531B2 (en) | 2022-10-04 |
US20170133351A1 (en) | 2017-05-11 |
US20170345807A1 (en) | 2017-11-30 |
US11462530B2 (en) | 2022-10-04 |
US20210005594A1 (en) | 2021-01-07 |
US9735131B2 (en) | 2017-08-15 |
CN106684048B (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016015805B3 (de) | Multi-stack-package-on-package-strukturen | |
DE102016101685B4 (de) | Verfahren zur herstellung eines integrierten fan-out-packages | |
DE102015106723B4 (de) | Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102018116729B3 (de) | Halbleiter-Bauelement-Package und Verfahren | |
DE102015106576B4 (de) | Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren | |
DE102016100274B4 (de) | Verfahren und packages für struktur eines dreidimensionalen chip-stackings | |
DE102016100378B4 (de) | Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages | |
DE102013101192B4 (de) | Halbleitergehäuse | |
DE102016100523B4 (de) | Multi-Stack-Package-on-Package-Strukturen | |
DE102019109690A1 (de) | Halbleiterstrukturen und Verfahren zu deren Herstellung | |
DE102018130035B4 (de) | Package und verfahren | |
DE102019109592B4 (de) | Die-stapel und deren ausbildungsverfahren | |
DE102020101431A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102015105855A1 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102014114633A1 (de) | Gehäusestrukturen und Verfahren zu ihrer Ausbildung | |
DE102015110635A1 (de) | Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren | |
DE102019116376B4 (de) | Package mit integrierter Schaltung und Verfahren zu seinem Bilden | |
DE102013107244A1 (de) | Gestapelter Fan-Out-Halbleiterchip | |
DE102014112860A1 (de) | Ringstrukturen in Vorrichtungs-Die | |
DE102020104147A1 (de) | Halbleiter-bauelemente und verfahren zu deren herstellung | |
DE102019120381B4 (de) | Integriertes schaltungs-package und verfahren | |
DE102013104455A1 (de) | PoP-Gerät | |
DE102015106616A1 (de) | Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente | |
DE102019126582A1 (de) | Ipd-module mit flexiblem verbindungsschema bei der kapselung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R129 | Divisional application from |
Ref document number: 102016100523 Country of ref document: DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |